CN108631741A - 功率放大分配电路及多级型功率放大分配电路 - Google Patents

功率放大分配电路及多级型功率放大分配电路 Download PDF

Info

Publication number
CN108631741A
CN108631741A CN201810218431.3A CN201810218431A CN108631741A CN 108631741 A CN108631741 A CN 108631741A CN 201810218431 A CN201810218431 A CN 201810218431A CN 108631741 A CN108631741 A CN 108631741A
Authority
CN
China
Prior art keywords
phase
signal
terminal
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810218431.3A
Other languages
English (en)
Inventor
阿部敬之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017218917A external-priority patent/JP2018160882A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN108631741A publication Critical patent/CN108631741A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45034—One or more added reactive elements, capacitive or inductive elements, to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45621—Indexing scheme relating to differential amplifiers the IC comprising a transformer for phase splitting the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

功率放大分配电路包括：转换元件，具有1匝环形的第1电感器、以及沿第1电感器的一部分的形状的N匝环形的第2电感器，将输入信号转换为正相信号和反相信号；第1晶体管，其源极连接到第3电源，以栅极接受正相信号；第2晶体管，其源极连接到第4电源，以栅极接受反相信号；第1阻抗电路，连接在第1晶体管的栅极和第2晶体管的漏极之间；第2阻抗电路，连接在第2晶体管的栅极和第1晶体管的漏极之间；以及输出匹配电路，连接到第1晶体管的漏极和第2晶体管的漏极，输出第1分配信号和第2分配信号。

Description

功率放大分配电路及多级型功率放大分配电路
技术领域
本发明涉及功率放大分配电路及多级型功率放大分配电路。
背景技术
近年来，在以通信和雷达为代表的无线技术中，毫米波波段因所谓可以利用宽带信号而令人瞩目。例如，毫米波波段之中，60GHz频带用于高速通信，76GHz频带用于高分辨率雷达。而且，以将来进一步的性能提高为目的，还期待向超过100GHz的频带的扩展。
为了实现毫米波波段的高速通信、高分辨率雷达，所谓波束成形和MIMO(Multiple-Input Multiple-Output)的方式被用作无线信号的发送接收方式。在所谓波束成形和MIMO的方式中，将信号的功率放大，将放大的信号分配给多个系统，对于分配的各系统的信号进行信号处理。因此，在所谓波束成形和MIMO的方式中，在研究将信号的功率放大，分配给多个系统的电路。
例如，非专利文献1中，公开了放大毫米波波段的信号的功率，分配给多个系统的电路。
现有技术文献
非专利文献
非专利文献1：“A 65nm CMOS 4-Element Sub-34mW/Element 60GHz Phased-Array Transceiver”IEEE Int.Solid-State Circuits Conf.(ISSCC)Dig.Tech.Papers，2011，pp.20-24.
发明内容
可是，非专利文献1中公开的电路，是利用通过的信号的波长的工作原理，功率损耗伴随电路大小的扩大而增大，所以放大率低。
本发明的非限定性的实施例，有助于提供能够以高效率放大信号的功率、向多个系统分配的小型功率放大分配电路及多级型功率放大分配电路。
本发明的一方式的功率放大分配电路包括：转换元件，具有：1匝环形的第1电感器以及沿所述第1电感器的一部分形状的N匝(N为大于1的数)环形的第2电感器，所述第1电感器设有被输入输入信号的第1端子和连接到第1电源的第2端子，所述第2电感器设有输出正相信号的第3端子和输出反相信号的第4端子及连接到第2电源的第5端子，将所述输入信号转换为所述正相信号和所述反相信号；第1晶体管，其源极连接到第3电源，所述正相信号被输入到栅极；第2晶体管，其源极连接到第4电源，所述反相信号被输入到栅极；1阻抗电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间；第2阻抗电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间；以及输出匹配电路，连接到所述第1晶体管的漏极和所述第2晶体管的漏极，从第1输出端子和第2输出端子分别输出第1分配信号和第2分配信号。
再者，这些概括性的或具体的方式，可以通过系统、方法、集成电路、计算机程序或记录介质方式实现，也可以通过系统、装置、方法、集成电路、计算机程序和记录介质的任意的组合来实现。
根据本发明的一方式，可以实现能够以高效率放大信号的功率、向多个系统分配的小型功率放大分配电路。
从说明书和附图中将清楚本发明的一方式中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不需要为了获得一个或一个以上的同一特征而提供全部特征。
附图说明
图1是表示非专利文献1中公开的功率放大分配电路的结构的图。
图2是表示使用了交叉耦合电容器的差动放大电路的结构的图。
图3A是表示1匝的变压器型平衡转换器的一例子的平面图。
图3B是表示图3A的线X1-X2中的剖面图。
图4是表示本发明的实施方式1的功率放大分配电路的结构例子的电路图。
图5是表示本发明的实施方式1的功率放大分配电路的结构例子的电路图。
图6A是表示本发明的实施方式1的功率放大分配电路的特性比较的第1例子的图。
图6B是表示本发明的实施方式1的功率放大分配电路的特性比较的第2例子的图。
图7A是表示匝数比为1比2的变压器型平衡转换器的第1结构例子的平面图。
图7B是图7A的线X1-X2中的剖面图。
图8A是表示匝数比为1比2的变压器型平衡转换器的第2结构例子的平面图。
图8B是表示图8A的线X1-X2中的剖面图。
图9是表示本发明的实施方式2的功率放大分配电路的结构例子的图。
图10是表示本发明的实施方式2中的检测器的结构的第1例子的图。
图11是表示本发明的实施方式2中的检测器的结构的第2例子的图。
图12是表示本发明的实施方式2中的相位控制方法的第1例子的流程图。
图13是表示本发明的实施方式2中的相位控制方法的第2例子的流程图。
图14是表示本发明的实施方式2中的相位控制方法的第3例子的流程图。
图15是表示本发明的实施方式2中的相位调整顺序的控制方法的一例子的流程图。
图16是表示匝数比为1比1.5的变压器型平衡转换器的结构例子的平面图。
具体实施方式
图1是表示非专利文献1中公开的功率放大分配电路100的结构的图。
功率放大分配电路100具有放大电路101和威尔金森功率分配电路102-1～102-n。
放大电路101是单相输入输出放大电路，将输入信号Vin放大，将放大后的信号输出到威尔金森功率分配电路102-1。
威尔金森功率分配电路102-1将从放大电路101输入的信号分配给2系统，将分配的一方的信号输出到威尔金森功率分配电路102-2，将另一方的信号输出到威尔金森功率分配电路102-3。威尔金森功率分配电路102-2～威尔金森功率分配电路102-n同样地将输入的信号分配给2系统。
通过该结构，非专利文献1中公开的功率放大分配电路100将输入信号Vin放大，分配给X系统(x是2以上的整数)的输出信号(输出信号Vout1～输出信号Voutx)。
可是，威尔金森功率分配电路102-1～102-n是利用了通过的信号的波长的工作原理，功率损耗伴随电路大小的扩大而增大，所以放大率低。
作为评价放大电路的高频频带中的性能(例如，功率损耗的大小)的指标，有最大有效增益(MAG：MaximumAvailable Gain)和稳定系数(Kf)。
MAG表示该放大电路的结构中的理论上的最大放大率。Kf是定量地表示该放大电路是否振荡的系数。MAG和Kf使用放大电路的Y参数(Y11、Y12、Y21、Y22)，以下式(1)、式(2)表现。
MAG＝|Y21/Y12|*(Kf-(Kf^2-1)^(1/2))…(1)
Kf＝{2Re[Y11]Re[Y22]-Re[Y12*Y21]}/|Y21*Y12|...(2)
MAG的值越大，意味着该放大电路的理论上的功率损耗越少，能够将信号以高效率放大。此外，Kf的值越大，意味着越抑制该放大电路的振荡，可以稳定放大信号。
作为将毫米波波段的信号以高效率放大的结构，有使用了交叉耦合电容器的差动放大电路。图2是表示使用了交叉耦合电容器的差动放大电路200的结构的图。
差动放大电路200具有晶体管201、晶体管202、电容器203和电容器204。输入信号Vin和输入信号-Vin输入到差动放大电路200中。输入信号Vin的相位和输入信号-Vin的相位有180°不同。
晶体管201的源极端子接地。输入信号Vin输入到晶体管201的栅极端子。晶体管202的源极端子接地。输入信号-Vin输入到晶体管202的栅极端子。
电容器203具有电容值Cx，连接在晶体管201的漏极端子和晶体管202的栅极端子之间。电容器204具有电容值Cx，连接在晶体管202的漏极端子和晶体管201的栅极端子之间。
此外，晶体管201的栅极端子和晶体管202的栅极端子与未图示的输入匹配电路连接。通过输入匹配电路，供给晶体管201和晶体管202的栅极电压。
此外，晶体管201的漏极端子和晶体管202的漏极端子与未图示的输出匹配电路连接。通过输出匹配电路，供给晶体管201和晶体管202的漏极电压。
而且，输出信号Vout从晶体管201的漏极端子侧输出，输出信号-Vout从晶体管202的漏极端子侧输出。输出信号Vout的相位和输出信号-Vout的相位相差180°。
差动放大电路200的Y参数Y12、Y21分别由次式(3)、(4)表示。
Y12＝-jω(Cgd-Cx)...(3)
Y21＝gm-jω(Cgd-Cx)...(4)
其中，Cgd是晶体管201、晶体管202的栅极-漏极间的寄生电容的值，gm表示晶体管201、晶体管202的跨导。
在式(3)、(4)中，通过电容值Cx抵消寄生电容值Cgd，可以减小Y12、Y21。特别地，通过Y12变小，式(1)所示的MAG的值变大，差动放大电路200的理论上的最大放大率增加。此外，通过Y12变小，式(2)所示的Kf的值变大，所以差动放大电路200的稳定性提高。即，通过Y12变小，差动放大电路200的放大率和稳定性提高。
为了将图2所示的差动放大电路200适用于功率放大分配电路，在输入输出的两侧需要将单相信号转换为差动信号的平衡-不平衡转换器。在平衡-不平衡转换器中，有环形波导型那样的分布常数型的结构和变压器型那样的集中常数型的结构。
与图1所示的威尔金森功率分配电路102-1～102-n同样，分布常数型的结构的电路的大小和功率损耗大。另一方面，变压器型那样的集中常数型的平衡-不平衡转换器有小型并且低损耗的优点。
可是，采用变压器型那样的集中常数型的结构的平衡-不平衡转换器，因构造的非对称性、内在或连接目的地造成的外部的寄生分量，转换后的差动信号的相位误差变大。在考虑了这种相位误差的情况下，式(3)、式(4)中分别表示的Y12、Y21，分别置换为下式(5)、(6)。
Y12＝-jω(Cgd-Cx*EXP(jθb))...(5)
Y21＝gm1-jω(Cgd-Cx*EXP(jθa))...(6)
其中，θa、θb是相对理想的差动信号的相位误差。具体而言，θa、θb表示从180°起的相位误差。θa、θb分别为信号的频率f的函数。
信号的频率f的函数即θa和θb在特定的频率fs中为180°的情况下，EXP(jθb)和EXP(jθa)的值为-1。因此，式(5)、式(6)的Cx项(即，-Cx*EXP(jθb)和-Cx*EXP(jθa))为正，在频率fs中差动放大电路200内施加正反馈。由此，差动放大电路200不稳定，有可能振荡。
作为抑制相位误差的平衡-不平衡转换器的结构，例如，有图3A、图3B所示的结构。图3A是表示1匝的变压器型平衡转换器300的一例子的平面图。图3B是图3A的线X1-X2中的剖面图。图3B中的(a)～(e)与图3A中的(a)～(e)分别对应。
图3A所示的变压器型平衡转换器300由具有端子301和端子302的非平衡侧环形电感器303、以及具有端子304和端子305及端子306的平衡侧环形电感器307构成。
非平衡侧环形电感器303和平衡侧环形电感器307分别是对称性高的1匝环形的电感器。在图3A所示的平面图中，平衡侧环形电感器307的环的部分设置在非平衡侧环形电感器303的环的部分的内侧。如图3B所示，非平衡侧环形电感器303设置在第1层中，平衡侧环形电感器307设置在位于第1层的下层的第2层中。再者，非平衡侧环形电感器303和平衡侧环形电感器307既可以为相同的大小，也可以平衡侧环形电感器307大于非平衡侧环形电感器303。
端子301是输入单相的输入信号的端子，端子302是被供给DC电源的端子。端子304是输出正相的输出信号的端子，端子305是输出反相的输出信号的端子，端子306是被供给DC电源的中心抽头端子。再者，也可以对端子301供给DC电源，对端子302输入单相的输入信号。这种情况下，从端子305输出正相的输出信号，从端子304输出反相的输出信号。
图3A、图3B所示的变压器型平衡转换器300是，分别在平衡侧、非平衡侧使用了对称性高的1匝环形的电感器的结构，所以可以抑制相位误差，并且将单相信号转换为差动信号。
可是，在图3A、图3B所示的变压器型平衡转换器300中，被限定于1匝环形的电感器，难以使用N匝(N为2以上的整数)的环形的电感器，所以设计自由度低，难以在差动放大电路中设为最佳的阻抗条件。因此，差动放大电路的放大率降低。
鉴于这样的情况，本发明的目的在于，提供可以将信号的功率以高效率放大，并分配的小型功率放大分配电路。
以下，参照附图详细地说明本发明的实施方式。再者，以下说明的实施方式是一例子，本发明不由以下的实施方式限定。
(实施方式1)
图4是表示本发明的实施方式1的功率放大分配电路401的结构例子的电路图。功率放大分配电路401放大从输入端子Tin输入的输入信号，从输出端子Toutp输出正相的输出信号，从输出端子Toutn输出反相的输出信号。即，功率放大分配电路401是将1系统的输入信号分配为2系统的输出信号的分配电路。
图4所示的功率放大分配电路401具有变压器型平衡转换器402、晶体管403、晶体管404、阻抗电路405、阻抗电路406和输出匹配电路407。
变压器型平衡转换器402是将输入信号转换为正相的信号和反相的信号的单相-差动转换电路。此外，变压器型平衡转换器402还具有作为进行阻抗转换的输入匹配电路的功能。
变压器型平衡转换器402具有环形的电感器即非平衡侧电感器402a和环形的电感器即平衡侧电感器402b。平衡侧电感器402b具有沿非平衡侧电感器402a的一部分的形状(参照后述的图7A、图7B)。非平衡侧电感器402a和平衡侧电感器402b的匝数比为1比N(N为2以上的整数)。
非平衡侧电感器402a具有连接到输入端子Tin的端子T1、以及连接到地(GND)的端子T2。输入信号输入到端子T1，对端子T2，供给0[V]的电压。再者，端子T2也可以与供给0[V]以外的电压的DC电源连接。
平衡侧电感器402b具有输出正相的信号的端子T3、输出反相的信号的端子T4、以及供给DC电源Vg的端子(中心抽头端子)T5。
变压器型平衡转换器402通过非平衡侧电感器402a和平衡侧电感器402b的磁场耦合而构成，具有作为将从端子T1输入的输入信号转换为彼此反相的2个信号的平衡-不平衡转换器的功能。
即，变压器型平衡转换器402具有：1匝环形的非平衡侧电感器402a(第1电感器)，设置输入输入信号的端子T1(第1端子)和连接到DC电源(第1电源)的端子T2(第2端子)；以及沿非平衡侧电感器402a(第1电感器)的一部分的形状的N匝的环形的平衡侧电感器402b(第2电感器)，该电感器设置输出正相信号的端子T3(第3端子)和输出反相信号的端子T4(第4端子)以及连接到DC电源(第2电源)的端子T5(第5端子)，该变压器型平衡转换器402是将输入信号转换为正相信号和反相信号的转换元件。
再者，也可以对变压器型平衡转换器402的非平衡侧电感器402a和/或平衡侧电感器402b，连接电容器、电感器、电阻等另一电路元件，构成输入匹配电路。由此，变压器型平衡转换器402的设计自由度提高。
再者，有关变压器型平衡转换器402的结构例子，将后述。
晶体管403的栅极端子连接到平衡侧电感器402b的端子T3。然后，正相的信号从变压器型平衡转换器402输入到晶体管403的栅极端子。晶体管403的源极端子连接到地(GND)，被供给0[V]的电压。再者，晶体管403的源极端子也可以与供给0[V]以外的电压的DC电源连接。晶体管403的漏极端子连接到输出匹配电路407。
晶体管404的栅极端子连接到平衡侧电感器402b的端子T4。然后，反相的信号从变压器型平衡转换器402输入到晶体管404的栅极端子。晶体管404的源极端子连接到地(GND)，被供给0[V]的电压。再者，晶体管404的源极端子上也可以连接供给0[V]以外的电压的DC电源。晶体管404的漏极端子连接到输出匹配电路407。
阻抗电路405至少具有电容器，连接在晶体管403的栅极端子和晶体管404的漏极端子之间。然后，阻抗电路405从晶体管404的漏极端子向晶体管403的栅极端子反馈一定量的信号。阻抗电路405有阻抗值Zx。
阻抗电路406至少有电容器，连接在晶体管404的栅极端子和晶体管403的漏极端子之间。而且，阻抗电路406从晶体管403的漏极端子向晶体管404的栅极端子反馈一定量的信号。阻抗电路406有阻抗值Zx。
再者，阻抗电路405、阻抗电路406也可以是将电容器和电阻串联连接的结构。
输出匹配电路407被供给电源电压Vdd。而且，输出匹配电路407进行从晶体管403的漏极端子和晶体管404的漏极端子获取的信号的匹配，将信号从输出端子Toutp输出，将与输出端子Toutp的输出信号反相的信号从输出端子Toutn输出。从输出端子Toutp输出的输出信号和从输出端子Toutn输出的输出信号被用作2系统的分配信号。
例如，输出匹配电路407转换以晶体管403的漏极端子为基准的晶体管403的阻抗和以晶体管404的漏极端子为基准的晶体管404的阻抗，以使分别为期望的阻抗。此外，例如，输出匹配电路407转换晶体管403的漏极端子和晶体管404的漏极端子的阻抗，使得输入端子Tin的阻抗与输出端子Toutp的阻抗和输出端子Toutn的阻抗相等。
以上，图4所示的功率放大分配电路401包括：变压器型平衡转换器402(转换元件)；其源极连接到DC电源(第3电源)，正相信号输入到栅极的晶体管403(第1晶体管)；其源极连接到DC电源(第4电源)，反相信号输入到栅极的晶体管404(第2晶体管)；连接在晶体管403的栅极和晶体管404的漏极之间的阻抗电路405(第1阻抗电路)；连接在晶体管404的栅极和晶体管403的漏极之间的阻抗电路406(第2阻抗电路)；以及连接到晶体管403的漏极和晶体管404的漏极，将输出信号(第1分配信号)和与第1分配信号反相的输出信号(第2分配信号)分别从输出端子Toutp(第1输出端子)和输出端子Toutn(第2输出端子)输出的输出匹配电路407。而且，功率放大分配电路401将从输入端子Tin输入的输入信号放大，将相位不同的输出信号分别从输出端子Toutp和输出端子Toutn输出。
图4所示的功率放大分配电路401通过在输出端子Toutp和/或输出端子Toutn上连接另一功率放大分配电路401的输入端子Tin，可以增加分配的系统数。有关这样的结构例子，用图5说明。
图5是表示本实施方式1的功率放大分配电路411的结构例子的电路图。输入信号Vin输入到功率放大分配电路411。然后，功率放大分配电路411将x系统的输出信号(输出信号Vout1～输出信号Voutx(x为2以上的偶数))输出。即，功率放大分配电路411将1系统的输入信号分配为x系统的输出信号。
图5所示的功率放大分配电路411具有多个功率放大分配电路401(功率放大分配电路401-1～功率放大分配电路401-n)。而且，功率放大分配电路411具有在整个多个级中连接了功率放大分配电路401的多级型的结构。以下，将功率放大分配电路411的功率放大分配电路401从靠近输入侧的一方起顺序记载为第1级、第2级。
具体而言，输入信号Vin输入到第1级的功率放大分配电路401-1的输入端子Tin。而且，功率放大分配电路401-1的输出端子Toutp与第2级的功率放大分配电路401-2的输入端子Tin连接，功率放大分配电路401-1的输出端子Toutn与第2级的功率放大分配电路401-3的输入端子Tin连接。第3级以后的各功率放大分配电路401的输入端子Tin也同样地与前级的各功率放大分配电路401的输出端子Toutp或输出端子Toutn连接。
即，功率放大分配电路411是将功率放大分配电路401(401-1～401-n)连接多个的多级型功率放大分配电路，功率放大分配电路401-1(第1功率放大分配电路)的输出端子Toutp(第1输出端子)连接到功率放大分配电路401-2(第2功率放大分配电路)的输入端子Tin，功率放大分配电路401-1的输出端子Toutn(第2输出端子)连接到功率放大分配电路401-3(第3功率放大分配电路)的输入端子Tin。而且，功率放大分配电路411从功率放大分配电路401-(n+1-x/2)～401-n的输出端子Toutp和输出端子Toutn(即，未连接到其他的功率放大分配电路401的输入端子Tin的x个输出端子)输出x系统的分配信号。
根据图5所示的结构，功率放大分配电路411将输入信号分配为期望的系统数的输出信号。
通过该结构，可以省略威尔金森功率分配电路(参照图1)那样的分配电路，所以可小型并且低损耗地进行功率的放大和分配。此外，在输出侧(例如，功率放大分配电路401-1的输出端子Toutp和输出端子Toutn)，可以省略将差动信号转换为单相信号的平衡-不平衡转换器，所以可以减小式(5)和式(6)所示的相位误差θa及θb。作为结果，输入侧的变压器型平衡转换器402的设计自由度提高，可以实现具有功率放大率为最佳的平衡-不平衡转换器的功率放大分配电路。
再者，在图5中，表示了各级的功率放大分配电路401的数与前级的各功率放大分配电路401的输出端子Toutp和输出端子Toutn的数相同的例子，但各级的功率放大分配电路401的数也可以与前级的各功率放大分配电路401的输出端子Toutp和输出端子Toutn的数不同。
此外，在各级中，说明了前级的各功率放大分配电路401的输出端子Toutp和/或输出端子Toutn上，连接功率放大分配电路401的例子，但本发明不限定于此。前级的各功率放大分配电路401的输出端子Toutp和/或输出端子Toutn上，也可以连接平衡-不平衡转换器(例如，变压器型平衡转换器)。通过连接平衡-不平衡转换器，取代功率放大分配电路401，在可以省略功率放大的情况下，能够削减电路全体的功耗。
接着，用图6A、图6B说明图4所示的本实施方式的功率放大分配电路401的放大率的特性。
图6A是表示本实施方式1的功率放大分配电路401的特性比较的第1例子的图。图6A表示以60GHz频带工作来设计的功率放大分配电路401的特性。在图6A所示的特性中，作为一例，将功率放大分配电路401的变压器型平衡转换器402的匝数比设为1比2。
在图6A中，横轴表示输入输出的信号的频率。此外，图6A的纵轴用分贝(dB)表示使用以图6A的实线所示的功率放大分配电路401的最大的放大率进行了归一化的放大率。这种情况下，图6A的实线所示的功率放大分配电路401的最大的放大率为0dB。
图6A中的比较结构1是，在功率放大电路的输入端子和输出端子两者中，设有图3A、图3B所示的1匝的变压器型平衡转换器300的结构。具体而言，比较结构1是将图4所示的功率放大分配电路401中的变压器型平衡转换器402置换为1匝的变压器型平衡转换器(例如，图3A、图3B所示的1匝的变压器型平衡转换器300)，取代功率放大分配电路401中的输出匹配电路407，作为匹配电路，连接了将晶体管403的漏极端子和从晶体管404的漏极端子输出的差动信号转换为单相信号的1匝的变压器型平衡转换器的结构。
在输入侧具有图6A所示的1比2的匝数比的变压器型平衡转换器402的功率放大分配电路401的放大率的特性，在40GHz～80GHz的全频率中，表示出优于比较结构1的特性。
图6B是表示本实施方式1的功率放大分配电路401的特性比较的第2例子的图。图6B表示以60GHz频带工作那样设计的功率放大分配电路401的特性。在图6B中，作为一例，将功率放大分配电路401的变压器型平衡转换器402的匝数比设为1比2。
图6B中，横轴表示输入输出的信号的频率。此外，图6B的纵轴用分贝(dB)表示以图6B的实线所示的功率放大分配电路401的最大的放大率进行归一化的放大率。即，图6B的实线所示的功率放大分配电路401的最大的放大率为0dB。
图6B中的比较结构2是，在功率放大电路的输入端子和输出端子的两者中设有匝数比为1比2的变压器型平衡转换器的结构。
图6B所示的比较结构2的放大率的特性，在65.7GHz附近的频率中，暂时性地升高。这种放大率的暂时性的升高起因于比较结构2在65.7GHz附近的频率中发生振荡。另一方面，功率放大分配电路401的放大率的特性没有引起暂时性的升高。即，功率放大分配电路401抑制振荡，可以实现最佳的放大率。
接着，用图7A、图7B说明变压器型平衡转换器402的第1结构例子。
图7A是表示匝数比为1比2的变压器型平衡转换器402的第1结构例子的平面图。图7B是表示图7A的线X1-X2中的剖面图。图7B中的(a)～(g)与图7A中的(a)～(g)分别对应。此外，在图7A、图7B中，对与图4同样的结构附加相同的标号。
在半导体的工艺中，形成多个金属层。而且，有厚度因金属层而不同的情况。例如，在第1层、第2层和第3层构成的3层构造中，有第1层的厚度与第2层的厚度相同的情况，也有第1层的厚度和第2层的厚度不同的情况。
变压器型平衡转换器402通过将在不同的层中形成的环形电感器的布线部分用通孔(via)连接，构成为所望的匝数。
具体而言，非平衡侧电感器402a形成在最厚的金属层即第1层中。第1层是电阻值最低的层。而且，如前述，端子T1连接到输入端子Tin，端子T2连接到地或DC电源。再者，也可以端子T2连接到输入端子Tin，端子T1连接到地或DC电源。
平衡侧电感器402b，其一部分的布线形成在第1层中，另一部分的布线形成在比第1层位于下层的第2层中。具体而言，在平衡侧电感器402b的布线彼此之间平面上重叠的部分(图7A的框W1：以下，记载为第1交叉部)，平衡侧电感器402b的一方的布线形成在第2层中，平衡侧电感器402b的另一方的布线形成在第1层中。平衡侧电感器402b的第1层中形成的布线和第2层中形成的布线之间，用通孔701连接。在第1交叉部，通过通孔701将平衡侧电感器402b的布线下降到下层即第2层，在第1交叉部以外，通过通孔701将平衡侧电感器402b的布线升高到第1层。
如前述，对端子(中心抽头端子)T5，供给DC电源，从端子T3和端子T4，分别输出正相的信号和反相的信号。
非平衡侧电感器402a的最小直径也大于平衡侧电感器402b的最大直径。在平面观察中，平衡侧电感器402b形成在非平衡侧电感器402a的内侧。
通过该结构，使平衡侧和非平衡侧的非对称的电容性耦合减少，所以可以降低输出的差动信号的相位误差，提高设计自由度。
此外，除了布线的第1交叉部以外，在电阻值最低的第1层中形成非平衡侧电感器402a的布线和平衡侧电感器402b的布线，所以可以实现损耗小的平衡-不平衡转换器。
再者，在图7A、图7B的第1交叉部，是通过通孔701将一方的电感器的布线下降到第2层，在第1交叉部以外，升高到第1层的例子。在第1交叉部，也可以通过通孔将一方的电感器的布线升高到第1层之上的层。
此外，在毫米波波段等的高频频带，中心抽头端子T5和平衡侧电感器402b之间的连接点中的虚拟接地不充分。因此，因中心抽头端子T5的电感的影响，功率放大分配电路401有可能振荡。因此，例如，形成在最厚的金属层(图7A、图7B中的第1层)中，直至与所述连接点连接的中心抽头端子T5和平衡侧电感器402b或非平衡侧电感器402a的布线之间的距离为设计规则上最小间距(pitch)为止，从该处通过通孔701下降到第2层，在第2交叉部(图7A的框W2)以外，第1层中的中心抽头端子T5用的布线和平衡侧电感器402b或非平衡侧电感器402a的布线之间的距离，例如，在为设计规则上最小间距的部位，升高到第1层。
再者，中心抽头端子T5，也可以在第2交叉部中，通过通孔从第1层升高到上层，在第2交叉部以外，通过通孔下降到第1层。此外，中心抽头端子T5也可以是在所有层堆叠，在第2交叉部以外的部位删除交叉的层(图7A、图7B中为第1层)的结构。
接着，用图8A、图8B说明匝数比为1比2的变压器型平衡转换器402的第2结构例子。
图8A是表示匝数比为1比2的变压器型平衡转换器402的第2结构例子的平面图。图8B是图8A的线X1-X2中的剖面图。图8B中的(a)～(g)与图8A中的(a)～(g)分别对应。此外，图8A、图8B中，对与图4同样的结构附加相同的标号。
图8A、图8B所示的结构与图7A、图7B所示的结构的不同点是形成平衡侧电感器402b的布线的层不同。
具体而言，图7A、图7B中，第1层中形成的平衡侧电感器402b的布线，在图8A、图8B中形成在第2层中。而且，图7A、图7B中，第2层中形成的平衡侧电感器402b的布线，在图8A、图8B中形成在第3层中。
再者，也可以颠倒层的序号，例如，图7A、图7B中，第1层中形成的平衡侧电感器402b的布线形成在第3层中，图7A、图7B中，第2层中形成的平衡侧电感器402b的布线形成在第2层中。
由以上，对于非平衡侧电感器402a的直径和平衡侧电感器402b的直径之间的关系，自由度提高，所以可以进行更灵活的设计。
以上，本实施方式1的功率放大分配电路401将1系统的信号转换为差动信号的变压器型平衡转换器设置在差动放大电路的输入侧，差动放大电路放大从变压器型平衡转换器输出的差动信号，将放大的差动信号作为2系统的分配信号输出。
由以上，省略在差动放大电路的输出设置变压器型平衡转换器，可以输出分配信号，所以可以将信号的功率以高效率放大，向多个系统分配。此外，抑制电路的规模(size)增大，可以实现小型功率放大分配电路。
(实施方式2)
在本实施方式2中，说明在实施方式1中说明的功率放大分配电路的输出中，设置控制分配信号的相位的结构的例子。
图9是表示本实施方式2的功率放大分配电路811的结构例子的图。再者，图9中，对与图4和图5同样的结构附加相同的标号，并省略说明。
图9所示的功率放大分配电路811，在图5所示的功率放大分配电路411的输出侧，设置移相器(φ)801-1～801-x、方向耦合器(coupler)802-1～802-x、检测器(DET)803-1～803-(x-1)、终端(Ztenm)804-1、804-2和相位控制器(Phase Controller)805。
再者，在以下，将从功率放大分配电路411输出的X系统的输出信号的相位分别作为θ1～θx来说明。
移相器801-i(i为1以上x以下的整数)从相位控制器805获取表示调整的相位量(相位调整量Δθi)的控制信号。然后，移相器801-i基于控制信号，将从功率放大分配电路411输出的第i系统的输出信号的相位θi调整到相位θi_ad。这里，θi_ad＝θi+Δθi。然后，移相器801-i向方向耦合器802-i输出第i系统的相位调整后的信号。
方向耦合器802-i具有1个输入端口和3个输出端口，向3个输出端口分支输出从输入端口获取的信号。
方向耦合器802-1向终端804-1、检测器803-1输出从移相器801-1获取的第1系统的相位调整后的信号。此外，例如，向进行变频、解调处理的信号处理单元(未图示)输出第1系统的相位调整后的信号，作为从方向耦合器802-1剩余的1个输出端口的输出信号Vout1。
方向耦合器802-j向检测器803-(j-1)、检测器803-j输出从移相器801-j获取的第j系统的相位调整后的信号。此外，例如，向进行变频、解调处理的信号处理单元(未图示)输出第j系统的相位调整后的信号，作为从方向耦合器802-j剩余的1个输出端口的输出信号Voutj。
方向耦合器802-x向检测器803-(x-1)、终端804-2输出从移相器801-x获取的第X系统的相位调整后的信号。此外，例如，向进行变频、解调处理的信号处理单元(未图示)输出第X系统的相位调整后的信号，作为从方向耦合器802-x剩余的1个输出端口的输出信号Voutx。
检测器803-k(k为1以上x-1以下的整数)计算从方向耦合器802-k获取的第k系统的相位调整后的信号和从方向耦合器802-(k+1)获取的第k+1系统的相位调整后的信号之间的相位差，向相位控制器805输出表示算出的相位差的信号Vdck。再者，有关检测器803-1～803-(j-1)的结构例子，将后述。
终端804-1为了提高方向耦合器802-1的工作精度而设置。终端804-1端接从方向耦合器802-1输出的第1系统的相位调整后的信号。
终端804-2为了提高方向耦合器802-x的工作精度而设置。终端804-2端接从方向耦合器802-x输出的第X系统的相位调整后的信号。
相位控制器805基于从各检测器803-1～803-(x-1)输出的信号Vdc1～Vdc(x-1)，判定在移相器801-1～801-x中调整的相位量(相位调整量Δθ1～Δθx)，输出表示相位调整量的控制信号。
再者，有关相位控制方法的细节，将后述。
接着，将检测器803-k列举为例，说明检测器803-1～803-(j-1)的结构。
图10是表示本实施方式2中的检测器803-k的结构的第1例子的图。检测器803-k具有加法器901和非线性电路(nonliner)902。
加法器901将从方向耦合器802-k输出的第k系统的相位调整后的信号和从方向耦合器802-(k+1)输出的第k+1系统的相位调整后的信号相加。加法器901向非线性电路(nonliner)902输出相加后的信号。
非线性电路902利用相加的信号的二次失真，计算表示第k系统的相位调整后的信号和第k+1系统的相位调整后的信号之间的相位差的直流分量的信号Vdck，向相位控制器805(参照图9)输出。
具体而言，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下，加法器901中相加的信号的振幅最大，所以从该二次失真算出的Vdck最大。
另一方面，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下，加法器901中相加的信号的振幅最小，所以从该二次失真算出的Vdck最小。
第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号的情况，等价于在加法器901中相加的信号的振幅为零，即，输入到非线性电路902中的信号也为零。这样的情况下，非线性电路902将恒定的偏置电压Vsta作为直流分量的信号Vdck输出。
即，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下，Vdck-Vsta最大，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下，Vdck-Vsta为零。
图11是表示本实施方式2中的检测器803-k的结构的第2例子的图。检测器803-k具有乘法器1001和低通滤波器(Low-Pass Filter，以下，记载为LPF)1002。
乘法器1001将从方向耦合器802-k输出的第k系统的相位调整后的信号和从方向耦合器802-(k+1)输出的第k+1系统的相位调整后的信号相乘。乘法器1001将相乘后的信号输出到LPF1002。相乘后的信号中，包含直流分量和相位调整后的信号的频率的高次谐波分量。
LPF1002将从乘法器1001输出的乘法信号中包含的高次谐波分量除去，输出直流分量。而且，LPF1002将对算出的直流分量相加了固定的偏置电压Vsta的信号Vdck输出到相位控制器805(参照图9)。
具体而言，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下，乘法器1001中相乘后的信号的直流分量为最大，所以算出的Vdck为最大。
在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下，乘法器1001中相乘后的信号的直流分量为最小，所以算出的Vdck为最小。
在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号的相位差为90°或270°的情况下，乘法器1001中相乘的信号的直流分量为零，所以算出的Vdck为Vsta。
以上，根据图10、图11所示的检测器803-k的结构，计算表示输入到各检测器的2个信号的相位差的直流分量的信号，输出到相位控制器805。
而且，从图10、图11所示的检测器803-k输出的Vdck，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下为最大，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下为最小。
进而，从图11所示的检测器803-k输出的Vdck，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号的相位差为90°或270°的情况下，成为偏置电压即Vsta。
再者，在图11中，表示了检测器803-k具有LPF1002的例子，但本发明不限定于此。例如，也可以相位控制器805具有LPF，相位控制器805的LPF除去从检测器803-k输出的信号中包含的高次谐波分量。
接着，说明本实施方式2中的相位控制方法。再者，在以下，以使第k系统的输出信号的相位变动的量(相位调整量Δθ)增加或减少，使第k系统的输出信号和第k+1系统的输出信号的相位为同相的控制方法列举为一例来说明。
图12是表示本实施方式2中的相位控制方法的第1例子的流程图。图12所示的流程图是，基于从检测器803-k输出的Vdck在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下为最大、在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下为最小这样的点的流程图。因此，图12所示的流程图是，即使是图10、图11的任意一个的检测器803-k的结构也可以动作的流程图。
图12所示的流程图，在实施了初始流程1101后，根据初始流程1101中的判定结果，转移到第2流程1102或第3流程1103。
在步骤101(S101)中，相位控制器805将从检测器803-k输出的Vdck保持作为表示在后述的S102中调整相位前的相位差的信号Vdc-old。
在S102中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。
在S103中，相位控制器805将从检测器803-k输出的Vdck保持作为表示调整后的相位差的信号Vdc-new。此外，相位控制器805将当前时刻的相位调整量Δθ保持作为Δθo。
在S104中，相位控制器805判定Vdcnew是否大于Vdc-old。在Vdcnew大于Vdc-。ld的情况下(S104中为“是”)，流程转移到S105。在Vdc-new为Vdc-old以下的情况(S104中为“否”)，流程转移到S110。
在S105中，相位控制器805将Vdc-new保持作为表示在后述的S106中调整相位前的相位差的信号Vdc-old。
在S106中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。即，移相器801-k将相位调整后的信号的相位θk_ad进一步调整相当δθ。
在S107中，相位控制器805将从检测器803-k输出的Vdck保持作为表示在S106进行了相位调整后的相位差的信号Vdc-new。此外，相位控制器805将当前时刻的相位调整量Δθ保持作为Δθo。
在S108中，相位控制器805判定Vdcnew是否大于Vdc-old。在Vdcnew大于Vdc-old的情况下(S108中为“是”)，流程返回到S105。在Vdcnew为Vdc-old以下的情况下(S108中为“否”)，流程转移到S109。
在S109中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo-δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。然后，流程结束。
在Vdc-new为Vdc-old以下的情况(S104中为“否”)，在S110中，相位控制器805将Vdc-new保持作为表示在后述的S111中调整相位前的相位差的信号Vdc-old。
在S111中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。即，移相器801-k将相位调整后的信号的相位θk_ad进一步调整相当δθ。
在S112中，相位控制器805将从检测器803-k输出的Vdck保持作为表示在S111中进行了相位调整后的相位差的信号Vdc-new。此外，相位控制器805将当前时刻的相位调整量Δθ保持作为Δθo。
在S113中，相位控制器805判定Vdcnew是否小于Vdc-old。在Vdc-new小于Vdc-old的情况下(S113中为“是”)，流程返回到S110。在Vdc-new为Vdc-old以上的情况下(S113中为“否”)，流程转移到S114。
在S114中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo-δθ+180°的控制信号输出到移相器801-k。移相器801-k基于控制信号，调整第k系统的输出信号的相位，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。然后，流程结束。
如前述，从检测器803-k输出的Vdck，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号同相的信号(即，相位差为零)的情况下为最大，在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下为最小。
基于这样的相位差和Vdck之间的大小关系，在图12所示的相位控制方法中，在初始流程1101的S102中，将相位调整相当Δθ，在S104中，将表示相位调整后的相位差的Vdc-new和表示相位调整前的相位差的Vdc-old进行比较。
而且，在Vdc-new大于Vdc-old的情况下(S104中为“是”)，表示S102中的相位调整是Vdck变大的方向，即，相位差为接近零的方向的相位调整。因此，在第2流程1102中，使相位调整量Δθ每次增加δθ，直至Vdck为最大为止，即，直至相位差为零为止。
另一方面，在Vdc-new为Vdc-old以下的情况下(S104中为“否”)，表示S102中的相位调整为Vdck变小的方向，即，相位差变大的方向的相位调整。因此，在第3流程1103中，使相位调整量Δθ每次增加δθ，直至Vdck为最小为止，即，直至相位差为180°为止。而且，在S114中，通过对相位调整量Δθ相加180°，使相位差为零。
接着，说明与图12不同的相位控制方法。
图13是表示本实施方式2中的相位控制方法的第2例子的流程图。在图13中，对与图12同样的处理附加相同的标号，并省略说明。再者，与图12所示的流程同样，图13所示的流程图是，即使为图10、图11的任意一个的检测器803-k的结构也能够动作的流程图。
图13所示的流程图是，图12的第3流程1103置换为第3流程1203的流程图。以下，说明第3流程1203的各步骤。
在Vdc-new为Vdc-old以下的情况下(S104中为“否”)，在S210中，相位控制器805保持Vdc-new作为表示在S211中进行相位调整前的相位差的信号Vdc-old。
在S211中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo-δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。
在S212中，相位控制器805保持从检测器803-k输出的Vdck作为表示在S211中进行了相位调整后的相位差的信号Vdc-new。此外，相位控制器805保持当前时刻的相位调整量Δθ作为Δθo。
在S213中，相位控制器805判定Vdc-new是否大于Vdc-old。在Vdc-new大于Vdc-old的情况下(S213中为“是”)，流程返回到S210。在Vdc-new为Vdc-old以下的情况下(S213中为“否”)，流程转移到S214。
在S214中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。然后，流程结束。
在图13的流程图中，与图12同样，Vdc-new为Vdc-old以下的情况(S104中为“否”)，表示S102中的相位调整是Vdck变小的方向、即相位差变大的方向的相位调整。
而且，在图12的第3流程1103中，使相位调整量每次增加δθ，直至Vdck为最小为止，即直至相位差为180°为止，在S114中，通过对相位调整量相加180°而使相位差为零。在图13的第3流程1203中，考虑S102中的相位调整是Vdck变小的方向、即相位差变大的方向的相位调整，在S211中将相位调整量Δθ的变化量变更为-δθ。通过这种变更，在S211中，进行与S102中的相位调整相反方向、即Vdck变大的方向(即，相位差变小的方向)的相位调整。
以上，根据图12、图13所示的相位控制方法，可以调整2个信号的相位差，例如，可以输出同相位的输出信号。此外，在图12、图13所示的相位控制方法中，基于从检测器803-k输出的Vdck的最大值进行判定，所以信号噪声比高，可以进行高精度的相位控制。
接着，说明与图12、图13不同相位控制方法。
图14是表示本实施方式2中的相位控制方法的第3例子的流程图。图14所示的流程图是，基于从检测器803-k输出的Vdck在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为同相的信号(即，相位差为零)的情况下为最大、在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号为反相的信号(即，相位差为180°)的情况下为最小、在第k系统的相位调整后的信号和第k+1系统的相位调整后的信号的相位差为90°或270°的情况下为偏置电压即Vsta这样的点的流程图。因此，图14所示的流程图是能够在图11的检测器803-k的结构中动作的流程。
图14所示的流程图，在实施了初始流程1301后，根据初始流程中的判定结果，转移到第2流程1302、第3流程1303、第4流程1304的其中一个。
在S301中，相位控制器805判定从检测器803-k输出的Vdck与Vsta是否相等。在Vdck与Vsta相等的情况下(S301中为“是”)，流程转移到第2流程1302的S303。在Vdck与Vsta不相等的情况下(S301中为“否”)，流程转移到S302。
在Vdck与Vsta不相等的情况下(S301中为“否”)，在S302中，相位控制器805判定Vdck是否大于Vsta。在Vdck大于Vsta的情况下(S302中为“是”)，流程转移到第3流程1303的S306。在Vdck为Vsta以下的情况(S302中为“否”)，流程转移到第4流程1304的S310。
在Vdck与Vsta相等的情况下(S301中为“是”)，在S303中，相位控制器805将对第k系统的输出信号的相位θk相加90°的控制信号、即表示Δθ＝90°的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当90°，输出具有相位θk_ad＝θk+90°的第k系统的相位调整后的信号。
在S304中，相位控制器805判定Vdck是否大于Vsta。
在Vdck大于Vsta的情况下(S304中为“是”)，流程结束。在Vdck为Vsta以下的情况下(S304中为“否”)，在S305中，相位控制器805将对第k系统的输出信号的相位θk相加270°的控制信号、即表示Δθ＝270°的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当+270°，输出具有相位θk_ad＝θk+270°的第k系统的相位调整后的信号。
第2流程1302是，在Vdck与Vsta相等的情况下(S301中为“是”)，即，在相位差为90°或270°的情况下执行的流程。因此，在S303中，通过调整相当90°的相位，相位差为零或180°。而且，在S304中，判定Vdck是否大于Vsta。在Vdck大于Vsta的情况下(S304中为“是”)，即表示可以将相位差调整为零的情况。因此，不进行以后的处理，流程结束。另一方面，在Vdck为Vsta以下的情况(S304中为“否”)，即表示相位差被调整为180°的情况。因此，在S305中，通过调整相当270°的相位，可以将相位差调整为零。
在Vdck大于Vsta的情况下(S302中为“是”)，在S306中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。再者，在Δθo中，保持0作为初始值。
在S307中，相位控制器805将当前时刻的相位调整量Δθ作为Δθo保持。
在S308中，相位控制器805判定Vdck是否大于Vsta。在Vdck大于Vsta的情况下(S308中为“是”)，流程返回到S306。在Vdck为Vsta以下的情况(S308中为“否”)，流程转移到S309。
在S309中，相位控制器805将第k系统的输出信号的相位θk调整Δθ＝Δθo-90°的控制信号输出到移相器801-k。移相器801-k基于控制信号，调整第k系统的输出信号的相位，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。然后，流程结束。
在Vdck为Vsta以下的情况(S302中为“否”)，在S310中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+δθ的控制信号输出到移相器801-k。移相器801-k基于控制信号，将第k系统的输出信号调整相当Δθ，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。
在S311中，相位控制器805将当前时刻的相位调整量Δθ作为Δθo保持。
在S312中，相位控制器805判定Vdck是否小于Vsta。在Vdck小于Vsta的情况下(S312中为“是”)，流程返回到S310。在Vdck为Vsta以上的情况下(S312中为“否”)，流程转移到S313。
在S313中，相位控制器805将第k系统的输出信号的相位θk调整相当Δθ＝Δθo+90°的控制信号输出到移相器801-k。移相器801-k基于控制信号，调整第k系统的输出信号的相位，输出具有相位θk_ad＝θk+Δθ的第k系统的相位调整后的信号。然后，流程结束。
以上，根据图14所示的相位控制方法，可以调整2个信号的相位差，例如，可以输出同相位的输出信号。此外，在图14所示的相位控制方法中，根据从检测器803-k输出的Vdck和偏置电压即Vsta的比较来调整相位，所以可以简化电路结构。
再者，在图12～图14所示的相位控制方法中，表示了将2个信号调整为同相的例子，但本发明不限定于此。从检测器803输出的信号与2个信号的相位差对应，所以也可以进行向同相以外的相位关系的调整。
再者，图12～图14所示的相位控制方法是，将第k系统和第k+1系统的2个输出信号调整为同相(即，将相位差调整为零)的方法。在图11所示的功率放大分配电路411输出x系统的输出信号的情况下，通过顺序地将2个输出信号的相位调整为同相，可以将x系统的全部输出信号的相位调整为同相。
此时，通过对调整相位的顺序进行控制，可以高效率地将x系统的全部输出信号的相位调整为同相。在以下，说明调整相位的顺序的控制方法。
图15是表示本实施方式2中的相位调整顺序的控制方法的一例子的流程图。
在S401中，相位控制器805将第x/2系统和第x/2+1系统的2个输出信号调整为同相(同相)。具体而言，相位控制器805基于从检测器803-(x/2)输出的信号Vdc(x/2)，通过对移相器801-(x/2)或移相器801-(x/2+1)输出控制信号，进行第x/2系统和第x/2+1系统的2个输出信号的同相。在第x/2系统和第x/2+1系统的2个输出信号的同相完成的情况下，流程转移到S402和S403。S402和S403是并行执行的处理。
在S402中，相位控制器805将第x/2-1系统和第x/2系统的2个输出信号调整为同相(同相)。此时，相位控制器805以在S401中完成了同相的第x/2系统的输出信号为基准，调整第x/2-1系统的输出信号的相位。具体而言，相位控制器805基于从检测器803-(x/2-1)输出的信号Vdc(x/2-1)，通过对移相器801-(x/2-1)输出控制信号，以第x/2系统的输出信号为基准，进行第x/2-1系统和第x/2系统的2个输出信号的同相。
在S403中，相位控制器805将第x/2+1系统和第x/2+2系统的2个输出信号调整为同相(同相)。相位控制器805以在S401中完成了同相的第x/2+1系统的输出信号为基准，调整第x/2+2系统的输出信号的相位。具体而言，相位控制器805基于从检测器803-(x/2+1)输出的信号Vdc(x/2+1)，通过对移相器801-(x/2+2)输出控制信号，以第x/2+1系统的输出信号为基准，进行第x/2+1系统和第x/2+2系统的2个输出信号的同相。
S402以后和S403以后的处理流程的图示，除S404和S405之外都被省略，但与S402和S403同样，相位控制器805通过以完成了同相的系统的输出信号为基准，调整未进行同相的系统的输出信号的相位，顺序地进行输出信号的同相。然后，流程进入S404和S405。
在S404中，相位控制器805将第1系统和第2系统的2个输出信号调整为同相(同相)。此时，相位控制器805以在S404之前的处理(未图示)中完成了同相的第2系统的输出信号为基准，调整第1系统的输出信号的相位。具体而言，相位控制器805基于从检测器803-1输出的信号Vdc1，通过对移相器801-1输出控制信号，以第2系统的输出信号为基准，进行第1系统和第2系统的2个输出信号的同相。
在S405中，相位控制器805将第x-1系统和第x系统的2个输出信号调整为同相(同相)。相位控制器805以在S405之前的处理(未图示)中完成了同相的第x-1系统的输出信号为基准，调整第x系统的输出信号的相位。具体而言，相位控制器805基于从检测器803-(x-1)输出的信号Vdc(x-1)，通过对移相器801-x输出控制信号，以第x-1系统的输出信号为基准，进行第x-1系统和第x系统的2个输出信号的同相。
S404和S405的处理完成的情况下，流程结束。
以上，对于图15所示的相位调整顺序的控制方法，将功率放大分配电路411输出8系统的输出信号的情况(即，x＝8的情况)列举为例来说明。
首先，相位控制器805在8系统的输出信号之中，进行第4系统和第5系统的输出信号间的同相(S401)。接着，相位控制器805以完成了同相的第4系统的输出信号为基准，进行第3系统和第4系统的输出信号的同相(S402)，同时以完成了同相的第5系统的输出信号为基准，进行第5系统和第6系统的输出信号的同相(S403)。接着，相位控制器805以完成了同相的第3系统的输出信号为基准，进行第2系统和第3系统的输出信号的同相(省略图示)，以完成了同相的第6系统的输出信号为基准，进行第6系统和第7系统的输出信号的同相(省略图示)。然后，相位控制器805以完成了同相的第2系统的输出信号为基准，进行第1系统和第2系统的输出信号的同相(S404)，以完成了同相的第7系统的输出信号为基准，进行第7系统和第8系统的输出信号的同相(S405)。
如以上，根据图15所示的相位调整顺序的控制方法，以完成了同相的2个输出信号为基准，并行进行输出信号的同相，所以可以高效率进行全部输出信号的同相。
再者，图15所示的相位控制顺序的控制方法是进行全部输出信号的同相的例子，但本发明不限定于此。从检测器803输出的信号与检测器803连接的系统的信号的相位差对应，所以也可以进行向同相以外的相位关系的调整。
此外，图15所示的相位控制顺序的控制方法是，对图9所示的功率放大分配电路811的结构的控制方法，但例如通过变更检测器803连接的系统，可以进行效率高的控制。
将功率放大分配电路411输出8系统的输出信号的情况(即，x＝8的情况)列举为例来说明。
首先，相位控制器805在8系统的输出信号之中，进行第4系统和第6系统的输出信号间的同相。接着，相位控制器805以完成了同相的第4系统的输出信号为基准，进行第2系统和第4系统的输出信号的同相，以完成了同相的第6系统的输出信号为基准，进行第6系统和第8系统的输出信号的同相。接着，相位控制器805以完成了同相的第2系统的输出信号为基准，进行第1系统和第2系统的输出信号的同相，以完成了同相的第4系统的输出信号为基准，进行第3系统和第4系统的输出信号的同相，相位控制器805以完成了同相的第6系统的输出信号为基准，进行第5系统和第6系统的输出信号的同相，以完成了同相的第8系统的输出信号为基准，进行第7系统和第8系统的输出信号的同相。
以上，本实施方式2的功率放大分配电路811，对于功率放大分配电路411进行多个系统的分配信号的相位的控制。通过该结构，可以将多个系统的相位调整为任意的相位，所以通过进行波束成形和MIMO(Multiple-Input Multiple-Output；多输入多输出)这样的多个系统的信号的信号处理的方式，可以得到更合适的输出信号。
再者，在上述的本实施方式2中，说明了图5所示的功率放大分配电路411的输出侧，设有控制分配信号的相位的结构的例子，但在功率放大分配电路401的输出中，也可以进行分配信号的相位的控制。
再者，在上述实施方式1及2中，在N匝环形的电感器中，说明了N为2以上的整数，但不限定于此。例如，只要N为大于1的数，则不限定于整数。例如，也可以N＝1.5。
例如，图16是表示匝数比为1比1.5的变压器型平衡转换器408的结构例子的平面图。相对图7A、图7B所示的变压器型平衡转换器402的平衡侧电感器402b的匝数为2(N＝2)，图16所示的变压器型平衡转换器408的平衡侧电感器402b的匝数为1.5(N＝1.5)。此外，与图7B同样，平衡侧电感器402b的布线部分形成在第1层和第2层中。布线配置与图7B是同样的，所以省略这里的说明。
再者，中心抽头端子T5设置在平衡侧电感器402b的自感为1比0.5的位置，但没有该限制。
此外，在图16中，表示了平衡侧电感器402b形成在第1层和第2层中的例子，但本发明不限定于此。例如，与图8A、图8B所示的平衡侧电感器402b同样，图16的平衡侧电感器402b也可以形成在第2层和第3层中。
以上，一边参照附图一边说明了各种实施方式，但不言而喻，本发明不限定于这样的例子。只要是本领域技术人员，在权利要求书所记载的范畴内，显然可设想各种变更例或修正例，并认可它们当然属于本发明的技术范围。此外，在不脱离发明的宗旨的范围，也可以将上述实施方式中的各结构要素任意地组合。
<本发明的总结>
本发明的功率放大分配电路包括：转换元件，具有：1匝环形的第1电感器以及沿所述第1电感器的一部分形状的N(其中，N为大于1的数)匝环形的第2电感器，所述第1电感器设有被输入输入信号的第1端子和连接到第1电源的第2端子，所述第2电感器设有输出正相信号的第3端子和输出反相信号的第4端子及连接到第2电源的第5端子，将所述输入信号转换为所述正相信号和所述反相信号；第1晶体管，其源极连接到第3电源，所述正相信号被输入到栅极；第2晶体管，其源极连接到第4电源，所述反相信号被输入到栅极；第1阻抗电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间；第2阻抗电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间；以及输出匹配电路，连接到所述第1晶体管的漏极和所述第2晶体管的漏极，从第1输出端子和第2输出端子分别输出第1分配信号和第2分配信号。
在本发明的功率放大分配电路中，所述输出匹配电路通过进行所述第1晶体管的漏极的输出和所述第2晶体管的漏极的输出的阻抗转换，使所述第1端子的阻抗和所述第1输出端子的阻抗和所述第2输出端子的阻抗相等。
在本发明的功率放大分配电路中，所述第1阻抗电路和所述第2阻抗电路分别具有电容器。
在本发明的功率放大分配电路中，所述第1阻抗电路和所述第2阻抗电路分别具有串联连接到所述电容器的电阻。
本发明的功率放大分配电路还包括：连接到所述第1输出端子，输出调整了所述第1分配信号的相位的第1相位调整信号的第1移相器；连接到所述第1移相器，分支输出所述第1相位调整信号的第1方向耦合器；连接到所述第2输出端子，输出调整了所述第2分配信号的相位的第2相位调整信号的第2移相器；连接到所述第2移相器，分支输出所述第2相位调整信号的第2方向耦合器；连接到所述第1方向耦合器和所述第2方向耦合器，输出表示所述第1相位调整信号和所述第2相位调整信号的相位差的信号的检测器；以及连接到所述检测器、所述第1移相器和所述第2移相器，基于所述相位差，控制所述第1移相器和/或所述第2移相器调整的相位调整量的相位控制器。
本发明的功率放大分配电路还包括：连接到所述第1方向耦合器，端接所述第1相位调整信号的输出的一部分的第1终端元件；以及连接到所述第2方向耦合器，端接所述第2相位调整信号的输出的一部分的第2终端元件。
本发明的多级型功率放大分配电路为连接多个功率放大分配电路的多级型功率放大分配电路，所述多个功率放大分配电路分别包括：转换元件，具有：1匝环形的第1电感器以及沿所述第1电感器的一部分形状的N匝(N为大于1的数)环形的第2电感器，所述第1电感器设有被输入输入信号的第1端子和连接到第1电源的第2端子，所述第2电感器设有输出正相信号的第3端子和输出反相信号的第4端子及连接到第2电源的第5端子，将所述输入信号转换为所述正相信号和所述反相信号；第1晶体管，其源极连接到第3电源，所述正相信号被输入到栅极；第2晶体管，其源极连接到第4电源，所述反相信号被输入到栅极；第1阻抗电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间；第2阻抗电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间；以及输出匹配电路，连接到所述第1晶体管的漏极和所述第2晶体管的漏极，从第1输出端子和第2输出端子分别输出第1分配信号和第2分配信号，第1功率放大分配电路的所述第1输出端子连接到第2功率放大分配电路的所述第1端子，所述第1功率放大分配电路的所述第2输出端子连接到第3功率放大分配电路的所述第1端子，从未连接到所述多个功率放大分配电路的所述第1端子的X个输出端子，输出X系统的分配信号(X为以上的整数)。
本发明的功率放大分配电路还包括：连接到所述X个输出端子的每一个，分别输出调整了各系统的分配信号的相位的第1相位调整信号至第X相位调整信号的X个移相器；连接到所述X个移相器的每一个，分支输出所述第1相位调整信号至第X相位调整信号的X个方向耦合器；连接到第i方向耦合器(i为1以上X-1以下的整数)和第i+1方向耦合器，输出表示第i相位调整信号和第i+1相位调整信号的相位差的信号的第i检测器；以及连接到所述第i检测器、第i移相器和第i+1移相器，基于所述相位差，控制所述第i移相器和/或所述第i+1移相器调整的相位调整量的相位控制器。
本发明的功率放大分配电路还包括：连接到第1方向耦合器，端接第1相位调整信号的输出的一部分的第1终端元件；以及连接到第X方向耦合器，端接第X相位调整信号的输出的一部分的第2终端元件。
在本发明的功率放大分配电路中，所述相位控制器基于从所述第i检测器(i为2以上X-2以下的整数)输出的表示相位差的信号，控制所述第i移相器和/或所述第i+1移相器调整的相位调整量，在确定了所述第i移相器和/或所述第i+1移相器调整的相位调整量后，基于从第i-1检测器输出的表示相位差的信号，控制第i-1移相器调整的相位调整量，基于从第i+1检测器输出的表示相位差的信号，控制第i+2移相器调整的相位调整量。
工业实用性
本发明的功率放大分配电路对高分辨率雷达和高速通信是有用的。
标号说明
100、401、411、811 功率放大分配电路
101 放大电路
102-1～102-n 威尔金森功率分配电路
200 差动放大电路
201、202、403、404 晶体管
203、204 电容器
300、402、408 变压器型平衡转换器
301、302、304、305、306 端子
303、402a 非平衡侧电感器
307、402b 平衡侧电感器
405、406 阻抗电路
407 输出匹配电路
801-1～801-x 移相器(φ)
802-1～802-x 方向耦合器(coupler)
803-1～803-(x-1) 检测器(DET)
804-1～804-2 终端
805 相位控制器(Phase Controller)
901 加法器
902 非线性电路(nonlinear)
1001 乘法器
1002 低通滤波器(LPF)

Claims (10)

1.功率放大分配电路，包括：
转换元件，具有：1匝环形的第1电感器以及沿所述第1电感器的一部分形状的N匝环形的第2电感器，所述第1电感器设有被输入输入信号的第1端子和连接到第1电源的第2端子，所述第2电感器设有输出正相信号的第3端子和输出反相信号的第4端子及连接到第2电源的第5端子，将所述输入信号转换为所述正相信号和所述反相信号；
第1晶体管，其源极连接到第3电源，所述正相信号被输入到栅极；
第2晶体管，其源极连接到第4电源，所述反相信号被输入到栅极；
第1阻抗电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间；
第2阻抗电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间；以及
输出匹配电路，连接到所述第1晶体管的漏极和所述第2晶体管的漏极，从第1输出端子和第2输出端子分别输出第1分配信号和第2分配信号，
其中，N为大于1的数。
2.如权利要求1所述的功率放大分配电路，
所述输出匹配电路通过进行所述第1晶体管的漏极的输出和所述第2晶体管的漏极的输出的阻抗转换，使所述第1端子的阻抗和所述第1输出端子的阻抗及所述第2输出端子的阻抗相等。
3.如权利要求1所述的功率放大分配电路，
所述第1阻抗电路和所述第2阻抗电路分别具有电容器。
4.如权利要求3所述的功率放大分配电路，
所述第1阻抗电路和所述第2阻抗电路分别具有串联连接到所述电容器的电阻。
5.如权利要求1所述的功率放大分配电路，包括：
第1移相器，连接到所述第1输出端子，输出调整了所述第1分配信号的相位的第1相位调整信号；
第1方向耦合器，连接到所述第1移相器，分支输出所述第1相位调整信号；
第2移相器，连接到所述第2输出端子，输出调整了所述第2分配信号的相位的第2相位调整信号；
第2方向耦合器，连接到所述第2移相器，分支输出所述第2相位调整信号；
检测器，连接到所述第1方向耦合器和所述第2方向耦合器，输出表示所述第1相位调整信号和所述第2相位调整信号的相位差的信号；以及
相位控制器，连接到所述检测器、所述第1移相器、以及所述第2移相器，基于所述相位差，控制所述第1移相器和/或所述第2移相器调整的相位调整量。
6.如权利要求5所述的功率放大分配电路，还包括：
第1终端元件，连接到所述第1方向耦合器，端接所述第1相位调整信号的输出的一部分；以及
第2终端元件，连接到所述第2方向耦合器，端接所述第2相位调整信号的输出的一部分。
7.多级型功率放大分配电路，其为连接多个功率放大分配电路的多级型功率放大分配电路，
所述多个功率放大分配电路分别包括：
转换元件，具有：1匝环形的第1电感器以及沿所述第1电感器的一部分形状的N匝环形的第2电感器，所述第1电感器设有被输入输入信号的第1端子和连接到第1电源的第2端子，所述第2电感器设有输出正相信号的第3端子和输出反相信号的第4端子及连接到第2电源的第5端子，将所述输入信号转换为所述正相信号和所述反相信号；
第1晶体管，其源极连接到第3电源，所述正相信号被输入到栅极；
第2晶体管，其源极连接到第4电源，所述反相信号被输入到栅极；
第1阻抗电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间；
第2阻抗电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间；以及
输出匹配电路，连接到所述第1晶体管的漏极和所述第2晶体管的漏极，从第1输出端子和第2输出端子分别输出第1分配信号和第2分配信号，
第1功率放大分配电路的所述第1输出端子连接到第2功率放大分配电路的所述第1端子，
所述第1功率放大分配电路的所述第2输出端子连接到第3功率放大分配电路的所述第1端子，
从未连接到所述多个功率放大分配电路的所述第1端子的X个输出端子，输出X系统的分配信号，
其中，N为大于1的数，X为2以上的整数。
8.如权利要求7所述的多级型功率放大分配电路，包括：
X个移相器，连接到所述X个输出端子的每一个，分别输出调整了各系统的分配信号的相位的第1相位调整信号至第X相位调整信号；
X个方向耦合器，连接到所述X个移相器的每一个，分支输出所述第1相位调整信号至第X相位调整信号；
第i检测器，连接到第i方向耦合器和第i+1方向耦合器，输出表示第i相位调整信号和第i+1相位调整信号的相位差的信号；以及
相位控制器，连接到所述第i检测器、第i移相器、以及第i+1移相器，基于所述相位差，控制所述第i移相器和/或所述第i+1移相器调整的相位调整量，
其中，i为1以上X-1以下的整数。
9.如权利要求8所述的多级型功率放大分配电路，还包括：
第1终端元件，其连接到第1方向耦合器，端接第1相位调整信号的输出的一部分；以及
第2终端元件，其连接到第X方向耦合器，端接第X相位调整信号的输出的一部分。
10.如权利要求8所述的多级型功率放大分配电路，
所述相位控制器
基于从所述第i检测器输出的表示相位差的信号，控制所述第i移相器和/或所述第i+1移相器调整的相位调整量，
在确定了所述第i移相器和/或所述第i+1移相器调整的相位调整量后，基于从第i-1检测器输出的表示相位差的信号，控制第i-1移相器调整的相位调整量，基于从第i+1检测器输出的表示相位差的信号，控制第i+2移相器调整的相位调整量，
其中，i为2以上X-2以下的整数。
CN201810218431.3A 2017-03-21 2018-03-16 功率放大分配电路及多级型功率放大分配电路 Pending CN108631741A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-054613 2017-03-21
JP2017054613 2017-03-21
JP2017-218917 2017-11-14
JP2017218917A JP2018160882A (ja) 2017-03-21 2017-11-14 電力増幅分配回路及び多段型の電力増幅分配回路

Publications (1)

Publication Number Publication Date
CN108631741A true CN108631741A (zh) 2018-10-09

Family

ID=63581918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810218431.3A Pending CN108631741A (zh) 2017-03-21 2018-03-16 功率放大分配电路及多级型功率放大分配电路

Country Status (2)

Country Link
US (1) US10153739B2 (zh)
CN (1) CN108631741A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535502A (zh) * 2019-09-24 2019-12-03 天津大学 功率分配单元电路及用于集成收发机系统的功率分配结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057934A (ja) 2018-10-02 2020-04-09 株式会社村田製作所 電力増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760023B2 (en) * 2000-09-12 2010-07-20 Black Sand Technologies, Inc. Method and apparatus for stabilizing RF power amplifiers
US7973603B2 (en) * 2009-06-26 2011-07-05 Silicon Laboratories Inc. Low-noise amplifier suitable for use in a television receiver
US8554162B2 (en) * 2011-08-03 2013-10-08 St-Ericsson Sa High efficiency power amplifier
CN103259553A (zh) * 2012-02-17 2013-08-21 Imec公司 一种用于无线电设备的前端系统
US9065386B2 (en) * 2012-02-29 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Low voltage operation for a power amplifier
WO2015001851A1 (ja) * 2013-07-04 2015-01-08 株式会社村田製作所 電力増幅モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535502A (zh) * 2019-09-24 2019-12-03 天津大学 功率分配单元电路及用于集成收发机系统的功率分配结构
CN110535502B (zh) * 2019-09-24 2021-05-28 天津大学 功率分配单元电路及用于集成收发机系统的功率分配结构

Also Published As

Publication number Publication date
US20180278219A1 (en) 2018-09-27
US10153739B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
US9923538B2 (en) Multimode Josephson parametric converter: coupling Josephson ring modulator to metamaterial
TWI404087B (zh) 平衡-非平衡信號變壓器及形成方法
JP5812184B2 (ja) 方向性結合器
US10355678B2 (en) High-efficiency frequency doubler with a compensated transformer-based input balun
US6236272B1 (en) Traveling wave power combiner and radio base station
CN101572492A (zh) 变压器功率合成器
CN107039737B (zh) 用于定向耦合器的无源均衡器
US7288995B2 (en) Power amplifier of a transmitter
CN103151991B (zh) 用于电感峰化的放大器电感器共享
Bücher et al. A broadband 300 GHz power amplifier in a 130 nm SiGe BiCMOS technology for communication applications
JP2018160882A (ja) 電力増幅分配回路及び多段型の電力増幅分配回路
US20060284698A1 (en) Low-loss microstrip transmission line structure and a method for its implementation
CN108631741A (zh) 功率放大分配电路及多级型功率放大分配电路
CN106330128A (zh) 实现宽带巴伦的集成电路
US9666929B2 (en) Balun for converting between multiple differential signal pairs and a single ended signal
US8149066B2 (en) Integrated circuit distributed oscillator
US10804874B2 (en) Superconducting combiner or separator of DC-currents and microwave signals
US20030054791A1 (en) RF circuit
US6844792B1 (en) Single ended tuning of a differential power amplifier output
EP1343218A2 (en) In-band group delay equalizer and distortion compensation amplifier
CN107040223A (zh) 功率放大电路
US20180287581A1 (en) Tunable inductor circuit
JP2021019217A (ja) ４相電力分配器及び電子機器
US20060197627A1 (en) Low-loss directional bridge
CN215344509U (zh) 一种功率放大模块及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181009