CN108627867A - 一种数字化n-γ实时甄别系统 - Google Patents

Abstract

本发明公开了一种数字化n‑γ实时甄别系统，该系统包括探测器、数据采集卡、FPGA硬件平台、上位机；探测器用于将n射线和γ射线转换成电流信号；数据采集卡用于采集电流信号，并将电流信号转换成数字脉冲信号；FPGA硬件平台用于根据获取的数字脉冲信号，采用改进质心算法，计算数字脉冲信号的质心分析提供参量；还用于根据获取的数字脉冲信号，确定数字脉冲信号幅值和数字脉冲信号时间信息；所述上位机用于存储质心分析提供参量、数字脉冲信号幅值、数字脉冲信号时间信息，并根据存储信息绘制n‑γ甄别谱图。采用本发明提供的系统，能够很好实现改进质心算法，能够将n、γ射线区分开，且计算复杂度低、甄别能力强、可满足实时甄别要求。

Description

一种数字化n-γ实时甄别系统

技术领域

本发明涉及n-γ实时甄别技术领域，特别是涉及一种数字化n-γ实时甄别系统。

背景技术

大多数的中子辐射场均伴有γ射线，这主要源自于中子源自身的γ散射以及慢化中时俘获的γ射线。通常在n、γ射线混合辐射场进行粒子探测时，需要进行n-γ甄别，进行甄别的主要目的包括三个方面：一是在进行中子测量时排除γ射线影响；二是在进行γ射线测量时排除中子影响；三是进行n-γ联合分析时消除彼此影响。通常情况下，由于中子与周围环境能够发生非弹性散射以及慢化中子俘获等现象，因此中子测量中往往伴随着大量的γ射线。而大多数中子探测器对γ射线同样灵敏，因此为提高中子测量精度，须排除γ射线的干扰，虽然在中子测量过程中可以加铅等重金属屏蔽γ射线，但是中子在探测器中同样可以发生散射和中子俘获，所以测量中子过程中γ射线是不可避免的，因而n-γ甄别则成为中子测量时排除γ射线影响的关键技术。。

许多核技术及应用领域都需要对n、γ进行现场测量，如海关安检中的放射性物品检查、军控核查中的核材料识别、反恐中的炸药和毒品检测以及利用中子探测的探雷技术等。由于中子探测器往往对γ射线敏感，因此在进行n-γ实时测量或n-γ联合测量时，n-γ的实时甄别技术成为关键。

根据脉冲形状不同，进行n/γ甄别是常用的甄别方法之一。较早使用的方法有：电荷比较法(Charge ComparisonMethod,CCM)；上升时间法(Rise-Time Methods,RTM)；过零时间法(Zero-Crossing Methods,ZCM)等。除此之外，基于模拟电路的甄别方法还有饱和法、抵消法等传统方法。但是这些基于模拟电路的传统n-γ甄别系统需要过多硬件、结构复杂，并且成本较高，信号调试较困难，使用受到限制。近年来，随着计算机技术的不断发展，特别是高速模数转换器(FastAnalog to Digital Converter，FADC)的出现，使得数字化高速数据采集技术有了突飞猛进的进步。数字化高速数据采集技术能够将闪烁体探测器送出的整个n或γ核脉冲信号波形全部采样成离散的数字序列，通过FADC模-数转换后，完整地记录数字化脉冲。采集后的脉冲信号经调理后，送入DSP计算处理，即可称为数字化n-γ脉冲分析技术。围绕数字化n-γ脉冲甄别技术，国内外研究人员提出了数字化脉冲形状甄别法(Digital Pulse Shape Discrimination，DPSD)，即根据n和γ在探测器中衰减时间不同，进而采集到的脉冲信号形状的不同来判别粒子的类型。因此，目前的数字化n-γ甄别算法主要包括两类：一类是从基于模拟电路的传统算法发展起来的甄别算法，如电荷比较法、n-γ模型分析法、过零时间法等。这类算法较为简单，但直接移植后并没有充分利用数字信号处理中高精度的特点，因而甄别的可靠性不高。另一类是数字信号处理中的算法直接应用于n-γ甄别，如神经网络，模糊聚类等算法。这类算法能够获得较高准确度的甄别效果，但没有充分考虑核脉冲信号的特点，算法过于复杂，目前硬件发展水平无法完成实时化处理。

发明内容

本发明的目的是提拱了一种数字化n-γ实时甄别系统，能够很好实现改进质心算法，能够将n、γ脉冲区分开，且计算复杂度低、甄别能力强、可满足实时甄别要求。

为实现上述目的，本发明提供了如下方案：

一种数字化n-γ实时甄别系统，所述数字化n-γ实时甄别系统包括探测器、数据采集卡、FPGA硬件平台以及上位机；

所述探测器用于将n射线和γ射线转换成电流信号；所述电流信号为模拟脉冲信号；

所述数据采集卡，与所述探测器连接，用于采集所述电流信号，并将所述电流信号转换成数字脉冲信号；

所述FPGA硬件平台，与所述数据采集卡连接，用于根据获取的所述数字脉冲信号，采用改进质心算法，计算所述数字脉冲信号的质心分析提供参量；还用于根据获取的所述数字脉冲信号，确定数字脉冲信号幅值和数字脉冲信号时间信息；所述改进质心算法为在质心算法的基础上增加微调项walk的算法；所述数字脉冲信号幅值为所述数字脉冲信号的极大值；所述数字脉冲信号时间信息为所述数据采集卡中采样信号的先后顺序信息；

所述上位机，与所述FPGA硬件平台连接，用于存储所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并根据所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制n-γ甄别谱图。

可选的，所述数字化n-γ实时甄别系统还包括衰减器；所述衰减器设置在所述探测器与所述数据采集卡之间；所述衰减器的衰减率为1/10。

可选的，所述数据采集卡包括第一初始化、第一采集循环、写DRAM循环、读DRAM循环；

所述第一初始化具体包括：

初始化第一参数；所述第一参数包括设定阈值、阈值前采样点数8n、阈值后采样点数8m以及采集脉冲数C；

所述第一采集循环具体包括：

连续采集8个数据点为一组的采样数据，并将所述采样数据临时存储至临时寄存单元；所述第一采集循环使用NI5772采集模块进行采集，循环速率200MHz；所述临时寄存单元样包含8个数据点，所述临时寄存单元中的数据逐次后移，最后一个所述临时存储单元的采样数据不断丢弃以保证所述采样数据存储；

将所述采样数据中的每个所述数据点与所述设定阈值比较，判断所述数据点是否大于所述设定阈值；

若所述数据点大于所述设定阈值，表示一个有效的波形数据到来，输出上传信号和比较中断信号，直到触发阈值前8*n点和触发阈值后8*m个点上传完成后，结束所述上传信号和所述比较中断信号的输出；

所述写DRAM循环具体包括：

将所述有效的波形数据写入到DRAM中，所述DRAM大小为512MB；

所述读DRAM循环具体包括：

将所述DRAM中的有效的波形数据读出来，放到所述FPGA硬件平台上内建的FIFO和数据分析循环中。

可选的，所述数据采集卡配有抗混叠滤波器；所述数据采集卡的采样模式为直流采样；所述数据采集卡的采样频率为1.6G；所述数据采集卡的阻抗匹配50欧姆。

可选的，所述FPGA硬件平台包括第二初始化、数据分析循环以及DMA上传数据循环；

所述第二初始化具体包括：

初始化第二参数；所述第二参数包括设定触发阈值、甄别上限值、触发前采样点数、触发后采样点数、分析脉冲个数；

所述数据分析循环具体包括：

根据所述有效的波形数据，计算质心分析提供参量；所述质心分析提供参量包括∑(n·X(n))、∑X(n)、Timer、Max Data、Max Index；其中，X(n)所述有效的波形数据，n为数据点Index；

根据所述有效的波形数据，确定数字脉冲信号幅值和数字脉冲信号时间信息；

所述DMA上传数据循环具体包括：

DMA打包所述质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并将打包后的数据上传至上位机。

可选的，所述上位机包括计算循环、调节循环、第一绘制循环、第二绘制循环以及存储显示循环；

所述计算循环具体包括：

根据所述质心分析提供参量，计算质心；

根据所述质心，确定出质心-最大值图；

所述调节循环具体包括：

根据所述质心-最大值图，调节“Walk”参数，使“Walk”参数至最佳，确定判别粒子类型的甄别阈值；

所述第一绘制循环具体包括：

根据所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制脉冲幅度谱图；

所述第二绘制循环具体包括：

根据所述甄别阈值和所述脉冲幅度谱图，确定n-γ甄别谱图、n脉冲幅度谱图、γ脉冲幅度谱图；

所述存储显示循环具体包括：

根据粒子类型、时间信息按指定路径存储并显示所述n-γ甄别谱图、所述n脉冲幅度谱图、所述γ脉冲幅度谱图。

可选的，所述探测器为液体闪烁体探测器、塑料闪烁体探测器、气体探测器或半导体探测器。

可选的，所述探测器为BC501A液体闪烁体探测器；所述BC501A液体闪烁体探测器包括依次连接的闪烁体、光电倍增管以及高压电源；所述光电倍增管包括光阴极和打拿极；所述光阴极设置在所述光电倍增管内的一端，并与所述闪烁体连接；所述打拿极是光电倍增管，设置在所述光电倍增管内的另一端；所述高压电源用于为所述光电倍增管提供倍增压差；

n射线和γ射线进入所述BC501A液体闪烁体探测器后，与所述闪烁体作用产生荧光光子，所述荧光光子进入所述光电倍增管后与所述光阴极打出光电子，所述光电子经所述打拿极倍增后由最后一级的所述打拿极引出并形成电流信号。

可选的，所述数字化n-γ实时甄别系统还包括机箱和控制器；所述机箱用于承载所述数据采集卡和所述FPGA硬件平台；所述控制器，与所述数据采集卡、所述FPGA硬件平台均连接，用于控制所述数据采集卡和所述FPGA硬件平台的开启与关闭。

可选的，所述机箱采用NI公司生产的PXIe 1071；所述控制器采用NI公司生产的PXIe 8115。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明提供了一种数字化n-γ实时甄别系统，该系统包括探测器、数据采集卡、FPGA硬件平台以及上位机；所述探测器用于将n射线和γ射线转换成电流信号；所述电流信号为模拟脉冲信号；所述数据采集卡，与所述探测器连接，用于采集所述电流信号，并将所述电流信号转换成数字脉冲信号；所述FPGA硬件平台，与所述数据采集卡连接，用于根据获取的所述数字脉冲信号，采用改进质心算法，计算所述数字脉冲信号的质心分析提供参量；还用于根据获取的所述数字脉冲信号，确定数字脉冲信号幅值和数字脉冲信号时间信息；所述改进质心算法为在质心算法的基础上增加微调项walk的算法；所述数字脉冲信号幅值为所述数字脉冲信号的极大值；所述数字脉冲信号时间信息为所述数据采集卡中采样信号的先后顺序信息；所述上位机，与所述FPGA硬件平台连接，用于存储所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并根据所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制n-γ甄别谱图。采用本发明提供的数字化n-γ实时甄别系统，能够很好实现改进质心算法，能够将n、γ脉冲区分开，且计算复杂度低、甄别能力强、可满足实时甄别要求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例数字化n-γ实时甄别系统的结构示意图；

图2为本发明实施例数字化n-γ实时甄别系统的组成及工作流程；

图3为本发明数据采集卡采集原始脉冲图；

图4为本发明数字化n-γ实时甄别系统数据采集功能模块流程图；

图5为本发明数字化n-γ实时甄别系统质心分析功能模块流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在工程实践应用领域中，若要实现数字化n-γ射线的实时甄别，往往受限于甄别系统的总线宽度、FPGA处理速度等实际工作条件，这将使精度较高、置信度较高的算法无法实现，因而需要寻找一种可以在工程实践中能够实现的甄别算法，且不会给硬件设计带来较大的困难的甄别系统。

本发明的目的是提拱了一种数字化n-γ实时甄别系统，能够很好实现改进质心算法，能够将n、γ脉冲区分开，且计算复杂度低、甄别能力强、可满足实时甄别要求。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明的技术解决问题是：中子的发生总伴随着γ射线，因而进行n(中子)射线测量必须排除γ射线的影响。传统的n-γ甄别方法有上升时间法、电荷比较法等基于模拟技术的方法，需专用的电子插件，成本较高，结构复杂，信号调试困难且不稳定。随着高速ADC采样技术的不断发展，使得整个信号波形与幅度全部采样成离散的数字序列成为可能，随之发展起来了诸如神经网络法、小波变换法、模糊聚类法等离线n-γ甄别算法，因计算过于复杂而无法满足实时性要求。在核事故应急、安检、军控核查等场合中，需要实时进行中子、γ射线的甄别测量。在考虑实时性对甄别算法所要求的低复杂度和高准确度双重指标的基础上，本发明以改进质心算法为基础，提供了数字化n-γ实时甄别系统。

图1为本发明实施例数字化n-γ实时甄别系统的结构示意图，如图1所示，本发明提供的数字化n-γ实时甄别系统主要包括：探测器1、衰减器2、数据采集卡3、FPGA硬件平台4以及上位机5。

所述探测器1用于将n射线和γ射线转换成电流信号；所述电流信号为模拟脉冲信号。所述探测器1为液体闪烁体探测器、塑料闪烁体探测器、气体探测器或半导体探测器。优选的，所述探测器1为BC501A液体闪烁体探测器；所述BC501A液体闪烁体探测器包括依次连接的闪烁体、光电倍增管以及高压电源；所述光电倍增管包括光阴极和打拿极；所述光阴极设置在所述光电倍增管内的一端，并与所述闪烁体连接；所述打拿极是光电倍增管，设置在所述光电倍增管内的另一端；所述高压电源用于为所述光电倍增管提供倍增压差。

n射线和γ射线进入所述BC501A液体闪烁体探测器后，与所述闪烁体作用产生荧光光子，所述荧光光子进入所述光电倍增管后与所述光阴极打出光电子，所述光电子经所述打拿极倍增后由最后一级的所述打拿极引出并形成电流信号。

所述衰减器2设置在所述探测器1与所述数据采集卡3之间；所述衰减器2的衰减率为1/10。

所述数据采集卡3用于采集所述电流信号，并将所述电流信号转换成数字脉冲信号。所述数据采集卡3配有抗混叠滤波器；所述数据采集卡3的采样模式为直流采样；所述数据采集卡3的采样频率为1.6G；所述数据采集卡3的阻抗匹配50欧姆。

所述FPGA硬件平台4，与所述数据采集卡3连接，用于根据获取的所述数字脉冲信号，采用改进质心算法，计算所述数字脉冲信号的质心分析提供参量；还用于根据获取的所述数字脉冲信号，确定数字脉冲信号幅值和数字脉冲信号时间信息；所述改进质心算法为在质心算法的基础上增加微调项walk的算法；所述数字脉冲信号幅值为所述数字脉冲信号的极大值；所述数字脉冲信号时间信息为所述数据采集卡中采样信号的先后顺序信息。

所述改进算法用以下公式表示。

所述公式为：式中G为脉冲甄别因子；Centroid为所述脉冲数据的质心；y_m为数字脉冲信号幅值；walk为调节因子；所述walk的值根据实际的探测器1和放射源类型确定。

质心的计算公式为式中n为所述脉冲数据的采样时间点；Pulse(n)为n时刻脉冲数据的幅度；T_s指任一脉冲信号的到达时间，共有s个脉冲信号；T_m指第m个脉冲信号的到达时间，n＝1,2,3....s。

所述上位机5，与所述FPGA硬件平台4连接，用于存储所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并根据所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制n-γ甄别谱图。

所述数字化n-γ实时甄别系统还包括机箱6和控制器7；所述机箱6主要作用是承载数据采集卡3和FPGA硬件平台4，并实现最终计算数据的输出，计算后的数据将传送至上位机5的显示器用以显示。

所述控制器7，与所述数据采集卡3、所述FPGA硬件平台4均连接，用于控制所述数据采集卡3和所述FPGA硬件平台7的开启与关闭，如采集开始、采集终止、数据输出选择等。

优选的，所述机箱6采用NI公司生产的PXIe 1071；所述控制器7采用NI公司生产的PXIe 8115。

所述数据采集卡3包括第一初始化、第一采集循环、写DRAM循环、读DRAM循环。

所述第一初始化具体包括：

初始化第一参数；所述第一参数包括设定阈值、阈值前采样点数8n、阈值后采样点数8m以及采集脉冲数C。

第一采集循环具体包括：

连续采集8个数据点为一组的采样数据，并将所述采样数据临时存储至临时寄存单元；第一采集循环使用NI5772采集模块进行采集，循环速率200MHz；所述临时寄存单元样包含8个数据点，所述临时寄存单元中的数据逐次后移，最后一个所述临时存储单元的采样数据不断丢弃以保证采样数据存储。

将所述采样数据中的每个所述数据点与所述设定阈值比较，判断所述数据点是否大于所述设定阈值。

若所述数据点大于所述设定阈值，表示一个有效的波形数据到来，输出上传信号和比较中断信号，直到触发阈值前8*n点和触发阈值后8*m个点上传完成后，结束所述上传信号和所述比较中断信号的输出。

所述写DRAM循环具体包括：

将所述有效的波形数据写入到DRAM中，所述DRAM大小为512MB。

所述读DRAM循环具体包括：

将所述DRAM中的有效的波形数据读出来，放到FPGA硬件平台上内建的FIFO和数据分析循环中。

所述FPGA硬件平台4包括第二初始化、数据分析循环以及DMA上传数据循环。

所述第二初始化具体包括：

初始化第二参数；所述第二参数包括设定触发阈值、甄别上限值、触发前采样点数、触发后采样点数、分析脉冲个数。

所述数据分析循环具体包括：

根据所述有效的波形数据，计算质心分析提供参量；所述质心分析提供参量包括∑(n·X(n))、∑X(n)、Timer、Max Data、Max Index；其中，X(n)所述有效的波形数据，n为数据点Index。

根据所述有效的波形数据，确定数字脉冲信号幅值和数字脉冲信号时间信息。

所述DMA上传数据循环具体包括：

DMA打包所述质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并将打包后的数据上传至上位机。

所述上位机5包括计算循环、调节循环、第一绘制循环、第二绘制循环以及存储显示循环。

所述计算循环具体包括：

根据所述质心分析提供参量，计算质心。

根据所述质心，确定出质心-最大值图。

所述调节循环具体包括：

根据所述质心-最大值图，调节“Walk”参数，使“Walk”参数至最佳，确定判别粒子类型的甄别阈值。

所述第一绘制循环具体包括：

根据所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制脉冲幅度谱图。

所述第二绘制循环具体包括：

根据所述甄别阈值和所述脉冲幅度谱图，确定n-γ甄别谱图、n脉冲幅度谱图、γ脉冲幅度谱图。

所述存储显示循环具体包括：

根据粒子类型、时间信息按指定路径存储并显示所述n-γ甄别谱图、所述n脉冲幅度谱图、所述γ脉冲幅度谱图。

图2为本发明实施例数字化n-γ实时甄别系统的组成及工作流程图，如图2所示。

(1)BC501A液体闪烁体探测器

所述探测器1为液体闪烁体探测器、塑料闪烁体探测器、气体探测器或半导体探测器。优选的，探测器1为BC501A液体闪烁体探测器。下面将以BC501A液体闪烁体探测器为例进行详细说明。

BC501A液体闪烁体探测器包括依次连接的闪烁体、光电倍增管以及高压电源；光阴极是光电倍增管的一个部分，设置在光电倍增管内的一端，并与闪烁体连接，用于接收荧光光子，并将荧光光子转化为光电子；打拿极是光电倍增管的一个部分，设置在光电倍增管内的另一端。n射线和γ射线进入该探测器后，与闪烁体作用产生荧光光子，荧光光子进入光电倍增管后与光阴极打出光电子，光电子经打拿极倍增后由最后一级打拿极引出并形成电流信号。电流脉冲信号引出范围为0-5V或者-5-0V两种模式，本发明实施例中选用0-5V模式。高压电源的作用是为光电倍增管提供倍增压差，实验过程中在-950V到-1250V范围进行调节，实验证明在此变化范围内已经能够充分反映不同高压下甄别效果。另外，不同型号的光电倍增管的打拿极不尽相同，通常有7-13个打拿极。

(2)数据采集卡

本发明实施例中数据采集卡采用NI公司生产的5772高速数据采集模块，采样模式为直流采样，采样频率为1.6G，阻抗匹配50欧姆，该数据采集卡自身配有抗混叠滤波器。图3是未进行任何处理的脉冲图，从图3中可以看出探测器和数据采集卡所产生的噪声范围在5mv之内，输出脉冲信号持续时间一般在80-100ns之间，根据数据采集卡1.6G采样频率计算，脉冲采样点应选择在128-160个之间。

(3)衰减器

由于NI公司的5772高速数据采集卡的采集范围在-1V到1V之间，而液体闪烁体探测器脉冲输出范围在0到5V之间，为了提高信号利用率和提高甄别效果，实验过程中可利用衰减器对信号采集前进行衰减，衰减率为1/10。

(4)FPGA硬件平台

FPGA硬件平台能够实现大数据量实时化处理，为全数字化的n-γ实时甄别系统提供可行的硬件平台。

FPGA硬件平台在实验中将改进质心算法用LabVIEW的G语言编写，而后直接编译成FPGA硬件平台可执行的硬件语言，使得程序的编写与擦除变得相对容易很多。数据采集卡采集到的脉冲信号直接送入FPGA硬件平台进行计算，得到处理后的信息，并将处理后的信息送入上位机，而不再将原始数据送入上位机，从而减小了带宽的占用，为实时化提供可能。所述处理后的信息包括脉冲信号的质心、幅值、时间等有用参数。

(5)上位机

将脉冲信号的质心、幅值、时间等有用参数直接上传至上位机，由上位机负责统计、画图、存储等后续工作。

本发明提供的数字化n-γ实时甄别系统的主要目的是将探测器输出的脉冲波形进行类型判别，因此需要对脉冲波形的质心进行求取分析，所以数字化n-γ实时甄别系统需要具有质心分析功能；此外，数字化n-γ实时甄别系统还应具有脉冲数据的采集及存储功能。

数据采集及存储模块

数字化n-γ实时甄别系统由NI FlexRIO 7962+5772DC Adapter来构建，使用5772高速数据采集模块(单通道可达1.6GHz)，使用FPGA硬件平台进行数据处理和分析，达到实时分析脉冲波形的目的。

机箱内置数据采集卡和FPGA硬件平台。机箱使用NI的PXIe 1071；控制器使用NI的PXIe 8115。考虑到PXIe 1071的系统带宽为3GB/s，而5772高速数据采集模块使用1.6GHz采样率，每个采样点2Byte，这样所需带宽为3.2GB/s，超过了系统带宽，这也使得数据采集卡内的DMA不能实时的把数据上传，因此不能直接通过DMA来传输数据，在数据采集卡内设置7962自带512MB的DRAM(动态随机存取存储器)用来传输数据。机箱主要作用是承载“数据采集及存储模块”和“质心分析功能模块”，并实现最终计算数据的输出，计算后的数据将传送至上位机的显示器用以显示。此外，控制器还用于整个数字化n-γ实时甄别系统的控制，如采集开始、采集终止、数据输出选择等

数据采集及存储模块。

包括4个循环(如图4所示)：采集循环(Step2、Step3、Step4)、写DRAM循环(Step5)、读DRAM循环(Step6)、DMA上传数据循环(Step7)，基本步骤如下：

Step1、初始化参数。设定阈值、阈值前采样点数8n、阈值后采样点数8m以及采集脉冲数C，前后采样点数需是8的倍数。

Step2、采集8个点。采集循环使用NI5772采集模块进行采集，采样模式设定为8个采样点为一组，循环速率200MHz。

Step3、采样点与阈值比较并临时存储。将每组中的8个数据点与阈值比较，分析是否有脉冲上升沿产生；同时，将数据组存入临时寄存单元，单元同样包含8个点，数据不停采集，存储单元数据逐次后移，而最后一个临时存储单元的数据不断丢弃以保证新数据存储。

Stpe4、开始采集、中断比较。当采样点大于触发阈值时，表示一个有效的核脉冲到来，给出开始数据上传信号和比较中断信号，直到触发阈值前8*n点和触发阈值后8*m个点上传完成。

Step5、写DRAM循环(160MHz)。负责将有效的波形数据写入到DRAM中，7962的DRAM大小为512MB，因此写入数据总大小不能超过512MB。

Step6、读DRAM循环(100MHz)。负责将DRAM中的数据读出来，放到FPGA上内建的FIFO中，使得写DMA循环能从这个内建的FIFO中读取数据。需要注意的是写DRAM和读DRAM是不能同时进行的，因此只要是正在写DRAM，则不会进行读DRAM，只待写DRAM空闲(比如一个触发波形发送完了)，这个时候可以进行读DRAM。

Step7、写DMA循环(100MHz)。负责将内建的FIFO中的有效数据读出来，通过DMA送给上位机。上位机端每到一定数据量就读取一次，以清空DMA和FIFO，使得写DMA循环可以继续写入数据。

质心分析功能模块

质心分析功能模块主要将采集到的脉冲波形信号进行质心分析，以提取出特征参量，通过DMA送给上位机，让上位机做后续的处理，包括显示、存储等，如图5所示，包括两个循环：采集循环、数据分析循环。

Step1、初始化参数。设定触发阈值、甄别上限值、触发前采样点数、触发后采样点数、分析脉冲个数等参数。

Step2、采集循环(200MHz)。质心分析脉冲采集循环与数据采集与存储功能中的相同，在此不再赘述。

Step3、数据分析循环(160MHz)。数据分析循环中采用并行处理模式，数据由采集循环进入FIFO后同时进入∑(n·X(n))、∑X(n)、Timer、Max Data、Max Index等子模块计算参数。

说明：(除法由上位机完成)，其中X(n)为采集到的数据点，n为数据点Index，由于这里需要乘法，而实验结果表明，目前的硬件条件下，乘法器最高能在160MHz下编译通过，而无法在200MHz下编译通过，因此选择160MHz循环速率来进行数据分析，这里需要注意的是采集循环速率200MHz>处理循环速率160MHz，因此有效数据点大小不能超过所用FIFO的大小，目前此FIFO大小为8184个采样点，足够使用(脉宽最大200ns所需采样点为320点)。

Step4、DMA打包参量上传至上位机。DMA将数据分析循环中为质心分析提供参量(包括：∑(n·X(n))、∑X(n)、Timer、Max Data、Max Index等信息)送给上位机。

Step5、计算质心并给出质心-最大值图。上位机根据DMA上传的∑(n·X(n))和∑X(n)参量计算质心，并给出质心-最大值图用以调节“Walk”参数。

Step6、调节“Walk”参数并设定阈值。根据Step5调节“Walk”参数至最佳，同时给出用于判别粒子类型的甄别阈值。

Step7、存储信息、给出脉冲幅度谱图。将粒子类型、时间等信息按指定路径存储并给出甄别图、n脉冲幅度谱图和γ脉冲幅度谱图。

本发明与现有技术相比的优点在于：

本发明提供的系统选用NIFlexRIO 7962+5772DC Adapter与上位机相结合的方式来构建。系统包括了脉冲采集和质心分析两个功能模块：脉冲采集模块有触发式采样和连续采样两种模式，最大连续采集量为512M，可同步显示采集的脉冲，触发采样时可设定为触发前采样，采集后的脉冲可直接存储到上位机；质心分析功能模块能够计算用于甄别的每个脉冲的质心参数，另外还可提取脉冲幅值、时间等信息，同时可以给出甄别谱、n/γ脉冲幅度谱，并可将有用信息上传存储以便后续分析。系统的甄别能量下限能够达到30keV甚至更低的先进水平，对于持续时间达到160ns的脉冲信号，平均死时间压缩至200ns左右。

另外，本发明与现有技术相比，还具有以下的有益效果。

(1)系统总线的选择。现在市面最常用的系统总线为PCI(Peripheral ComponentInterconnect)系统总线，但由于一般PCI系统总线速率仅为132MB/s(扩展后可达264MB/s)，属于μs量级，采样点精度按照2Byte计算，1秒钟仅能处理66M(132M)个点，对于100MHz的采样率的数据采集卡，仅能正常地将采集数据直接上传储存，无法进行运算，而本发明所述的数据采集卡的采样频率为1.6GHz，一般PCI系统总线仅将数据上传储存都无法完成。因此总线选择时，采用带宽为3GB/s的PXI-Express总线系统。

(2)系统平台的选择。传统数字信号处理系统的实现一般有两种方法，一是采用数字信号处理器(Digital Signal Processer，DSP)芯片，如TI公司的TMS320系列的DSP处理芯片；二是采用固定功能的DSP处理器或ASIC器件。但是两者都有缺陷，DSP处理器芯片能够插入或移出系统，芯片的可移植性较好，但是处理速度较慢；而固定功能的DSP处理器或ASIC可以有很高的处理速度，但是可移植性较差且成本较高。随着数字信号处理技术的不断发展，介于DSP处理芯片和固定功能DSP之间的中间路线技术——FPGA产生了，FPGA能够在集成度、处理速度等方面更加满足数字信号处理的要求，与DSP相比，FPGA优越性主要体现在：

①处理速度高。FPGA具有内置的高速乘法器和高速加法器，特别适合做乘法和累加等重复性工作。

②存储量大。高档FPGA中有巨量高速存储器，这是DSP所没有的，因此FPGA不需要外接存储器，从而速度更快、电路更简单、集成度更大、可靠性更高。

③FPGA是可编程硬件。DSP一般需要外部接口和控制芯片协同工作，但FPGA不需要，因而FPGA更加灵活，硬件更加简单且更加小型化。

④I/O带宽性能高。FPGA上几乎所有引脚均可供用户使用，数据传输带宽更大。

(3)系统算法选取。考虑国内现阶段FPGA硬件发展水平以及在1.6GHz高速采样率处理数据的现实问题，可实现数字化n-γ实时甄别的算法应具备的基本条件为：尽量只做加减乘法运算，而避免除法运算，因为在如此高的采样率的条件下用FPGA硬件语言实现除法运算所需时间是整个系统负担不起的。综合考虑算法复杂度、算法可靠性以及算法的普适性等因素，选用改进质心算法用于数字化n-γ实时甄别系统的开发。

(4)系统实时化方案设计。按照每个脉冲持续时间160ns计算，采集模块1.6GHz采样率情况下，需要采集256个点，为了合理分配硬件资源、减小甄别死时间，数字化n-γ实时甄别系统的开发思路为：系统采集模式采用8个点为一组通过200MHz循环(200MHz×8＝1.6GHz)进行采集，此时每组数据采集时间为5ns。但是由于数据分析循环中有乘法运算，而乘法器最高能在160MHz下编译，因此设计用160MHz进行数据运算(6.25ns/组)。256个数据点需要32次数据采集循环，用时为32×5＝160ns，采集的同时160MHz的运算循环计算数据，因此每个脉冲采集后另外需要32×(6.25-5)＝40ns的处理时间，即脉冲甄别的平均死时间为200ns。为了减小死时间，系统开发时充分利用了FPGA中可以临时存储8184个采样点的FIFO用于缓存数据，因此系统最多可以不间隔连续采集脉冲32个，而后经过40×32＝1280ns的处理时间即可继续采集，期间只要有采集间隔时间即可以恢复一定缓存功能。对于持续时间较短的脉冲，系统的平均死时间将会更短，FIFO缓存脉冲的个数也会更多，因此系统基本上可以实现实时化甄别。

(5)系统上传储存的信息。系统目前可提供的信息主要包括三类，一是n-γ判别信号，即判别采集的脉冲是n还是γ；二是n和γ脉冲幅度谱，需要FPGA将每个脉冲的幅值上传，由上位机统计得出；三是脉冲时间信息，FPGA记录每个脉冲到来时刻，并计算与第一个脉冲到来时刻的差值，作为时间信息上传储存。以上三个基本参量构成三维向量上传储存，如果还需要其他的参数还可添加。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种数字化n-γ实时甄别系统，其特征在于，所述数字化n-γ实时甄别系统包括探测器、数据采集卡、FPGA硬件平台以及上位机；

所述探测器用于将n射线和γ射线转换成电流信号；所述电流信号为模拟脉冲信号；

所述数据采集卡，与所述探测器连接，用于采集所述电流信号，并将所述电流信号转换成数字脉冲信号；

所述FPGA硬件平台，与所述数据采集卡连接，用于根据获取的所述数字脉冲信号，采用改进质心算法，计算所述数字脉冲信号的质心分析提供参量；还用于根据获取的所述数字脉冲信号，确定数字脉冲信号幅值和数字脉冲信号时间信息；所述改进质心算法为在质心算法的基础上增加微调项walk的算法；所述数字脉冲信号幅值为所述数字脉冲信号的极大值；所述数字脉冲信号时间信息为所述数据采集卡中采样信号的先后顺序信息；

所述上位机，与所述FPGA硬件平台连接，用于存储所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并根据所述数字脉冲信号的质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制n-γ甄别谱图。

2.根据权利要求1所述的数字化n-γ实时甄别系统，其特征在于，所述数字化n-γ实时甄别系统还包括衰减器；所述衰减器设置在所述探测器与所述数据采集卡之间；所述衰减器的衰减率为1/10。

3.根据权利要求1所述的数字化n-γ实时甄别系统，其特征在于，所述数据采集卡包括第一初始化、第一采集循环、写DRAM循环、读DRAM循环；

所述第一初始化具体包括：

初始化第一参数；所述第一参数包括设定阈值、阈值前采样点数8n、阈值后采样点数8m以及采集脉冲数C；

所述第一采集循环具体包括：

连续采集8个数据点为一组的采样数据，并将所述采样数据临时存储至临时寄存单元；所述第一采集循环使用NI5772采集模块进行采集，循环速率200MHz；所述临时寄存单元样包含8个数据点，所述临时寄存单元中的数据逐次后移，最后一个所述临时存储单元的采样数据不断丢弃以保证所述采样数据存储；

将所述采样数据中的每个所述数据点与所述设定阈值比较，判断所述数据点是否大于所述设定阈值；

若所述数据点大于所述设定阈值，表示一个有效的波形数据到来，输出上传信号和比较中断信号，直到触发阈值前8*n点和触发阈值后8*m个点上传完成后，结束所述上传信号和所述比较中断信号的输出；

所述写DRAM循环具体包括：

将所述有效的波形数据写入到DRAM中，所述DRAM大小为512MB；

所述读DRAM循环具体包括：

将所述DRAM中的有效的波形数据读出来，放到所述FPGA硬件平台上内建的FIFO和数据分析循环中。

4.根据权利要求3所述的数字化n-γ实时甄别系统，其特征在于，所述数据采集卡配有抗混叠滤波器；所述数据采集卡的采样模式为直流采样；所述数据采集卡的采样频率为1.6G；所述数据采集卡的阻抗匹配50欧姆。

5.根据权利要求3所述的数字化n-γ实时甄别系统，其特征在于，所述FPGA硬件平台包括第二初始化、数据分析循环以及DMA上传数据循环；

所述第二初始化具体包括：

初始化第二参数；所述第二参数包括设定触发阈值、甄别上限值、触发前采样点数、触发后采样点数、分析脉冲个数；

所述数据分析循环具体包括：

根据所述有效的波形数据，计算质心分析提供参量；所述质心分析提供参量包括∑(n·X(n))、∑X(n)、Timer、MaxData、MaxIndex；其中，X(n)所述有效的波形数据，n为数据点Index；

根据所述有效的波形数据，确定数字脉冲信号幅值和数字脉冲信号时间信息；

所述DMA上传数据循环具体包括：

DMA打包所述质心分析提供参量、所述数字脉冲信号幅值、所述数字脉冲信号时间信息，并将打包后的数据上传至上位机。

6.根据权利要求5所述的数字化n-γ实时甄别系统，其特征在于，所述上位机包括计算循环、调节循环、第一绘制循环、第二绘制循环以及存储显示循环；

所述计算循环具体包括：

根据所述质心分析提供参量，计算质心；

根据所述质心，确定出质心-最大值图；

所述调节循环具体包括：

根据所述质心-最大值图，调节“Walk”参数，使“Walk”参数至最佳，确定判别粒子类型的甄别阈值；

所述第一绘制循环具体包括：

根据所述数字脉冲信号幅值、所述数字脉冲信号时间信息，绘制脉冲幅度谱图；

所述第二绘制循环具体包括：

根据所述甄别阈值和所述脉冲幅度谱图，确定n-γ甄别谱图、n脉冲幅度谱图、γ脉冲幅度谱图；

所述存储显示循环具体包括：

根据粒子类型、时间信息按指定路径存储并显示所述n-γ甄别谱图、所述n脉冲幅度谱图、所述γ脉冲幅度谱图。

7.根据权利要求1所述的数字化n-γ实时甄别系统，其特征在于，所述探测器为液体闪烁体探测器、塑料闪烁体探测器、气体探测器或半导体探测器。

8.根据权利要求7所述的数字化n-γ实时甄别系统，其特征在于，所述探测器为BC501A液体闪烁体探测器；所述BC501A液体闪烁体探测器包括依次连接的闪烁体、光电倍增管以及高压电源；所述光电倍增管包括光阴极和打拿极；所述光阴极设置在所述光电倍增管内的一端，并与所述闪烁体连接；所述打拿极是光电倍增管，设置在所述光电倍增管内的另一端；所述高压电源用于为所述光电倍增管提供倍增压差；

n射线和γ射线进入所述BC501A液体闪烁体探测器后，与所述闪烁体作用产生荧光光子，所述荧光光子进入所述光电倍增管后与所述光阴极打出光电子，所述光电子经所述打拿极倍增后由最后一级的所述打拿极引出并形成电流信号。

9.根据权利要求1所述的数字化n-γ实时甄别系统，其特征在于，所述数字化n-γ实时甄别系统还包括机箱和控制器；所述机箱用于承载所述数据采集卡和所述FPGA硬件平台；所述控制器，与所述数据采集卡、所述FPGA硬件平台均连接，用于控制所述数据采集卡和所述FPGA硬件平台的开启与关闭。

10.根据权利要求9所述的数字化n-γ实时甄别系统，其特征在于，所述机箱采用NI公司生产的PXIe 1071；所述控制器采用NI公司生产的PXIe 8115。