CN108614788B - 一种综合化嵌入式信号处理系统 - Google Patents

一种综合化嵌入式信号处理系统 Download PDF

Info

Publication number
CN108614788B
CN108614788B CN201611139685.3A CN201611139685A CN108614788B CN 108614788 B CN108614788 B CN 108614788B CN 201611139685 A CN201611139685 A CN 201611139685A CN 108614788 B CN108614788 B CN 108614788B
Authority
CN
China
Prior art keywords
signal processing
srio
preprocessing
control management
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611139685.3A
Other languages
English (en)
Other versions
CN108614788A (zh
Inventor
赵谦
王树争
刘婷婷
代明清
周洪
施辰光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611139685.3A priority Critical patent/CN108614788B/zh
Publication of CN108614788A publication Critical patent/CN108614788A/zh
Application granted granted Critical
Publication of CN108614788B publication Critical patent/CN108614788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

本发明属于嵌入式计算机系统设计技术，涉及一种综合化嵌入式信号处理系统。本发明中的信号处理系统由若干个微型预处理前端和一个信号处理平台组成，信号处理平台包括若干个信号处理单元和一个控制管理单元，微型预处理前端、信号处理单元分别通过光信号、电信号和控制管理单元中的高速交换网络互联。微型预处理前端深度嵌入到嵌入式应用系统的数据采集前端，完成数据的预处理，并通过高速光纤传输到信号处理平台，完成数据融合和信号处理。

Description

一种综合化嵌入式信号处理系统
技术领域：
本发明属于嵌入式计算机系统设计技术，涉及一种综合化嵌入式信号处理系统，此类信号处理系统主要包括：合成孔径雷达(SAR)、红外搜索和跟踪(IRST)以及威胁感知(DAS)等嵌入式信号处理系统。
背景技术：
目前，嵌入式信号处理应用中，前端数据采集传感器采集数据后，直接传送给信号处理系统，对数据传输带宽需求大；不同应用的信号处理系统之间软硬件资源均独立使用，信号处理系统中存在资源冗余和资源不足的矛盾，计算资源不能合理分配，系统计算资源利用率低；不同的信号处理应用的整个信号处理流中均采用独立的数据流通道，各信号处理系统在数据处理之前和过程中均无数据共享，数据的融合发生在数据处理完成之后，数据融合程度低；同时，随着嵌入式应用环境的日益复杂，信号处理数据量也不断增多，要求信号处理系统的计算能力随之提升，但传统的信号处理系统中前端数据传输接口、预处理算法单元和信号处理集成在同一单元上，不利于系统的扩展。
发明内容：
本发明的目的是：提供一种综合化嵌入式信号处理系统设计方案。(1)提高信号处理系统的灵活性和易嵌入性；(2)提供统一可调度的信号处理计算资源，提高系统计算资源的利用率；(3)降低数据采集前端和信号处理平台之间的数据传输带宽需求；(4)深化信号处理系统的数据融合程度；(5)增强系统的可扩展性。
本发明的技术解决方案是：
本方案提供一种综合化嵌入式信号处理系统，其硬件组成如图1所示，包括若干个微型预处理前端1和一个信号处理平台4，信号处理平台4包括一个控制管理单元2和若干个信号处理单元3。微型预处理前端通过SRIO总线和控制管理单元互连，信号处理单元通过SRIO总线与控制管理单元互连。
如图2所示，微型预处理前端1深度嵌入到数据采集前端中，完成数据的预处理，包括一个可编程逻辑单元、一个微处理器、若干个SRIO控制器和相应数量的光电转换接口。可编程逻辑单元、微处理器和SRIO控制器通过内部总线互联，基于SOPC实现，可编程逻辑单元中实现前端数据传输接口和预处理算法功能；
所述的微处理器是处理器硬核或处理器软核中的一种。
如图2所示，控制管理单元2负责系统的控制管理、实现系统的通信互联，包括一个控制管理CPU、若干个SRIO交换芯片、与微型预处理前端光接口数量相一致的若干个光电转换接口和若干个高速数据上传接口。控制管理CPU包括至少一个SRIO接口，通过SRIO接口和SRIO交换芯片互连，SRIO交换芯片至少包括12个SRIO端口，多个SRIO交换芯片之间进行互联；
所述的高速数据上传接口是PCIe、SRIO、FC或ARINC818中的一种。
如图2所示，信号处理单元3完成数据的融合和统一处理，包括两个多核DSP，两个多核DSP之间采用高速总线互连。多核DSP包括至少四个信号处理内核、若干个SRIO端口、若干个高速互联接口；
所述的高速互联接口是PCIe、Hyperlinks、SRIO中的一种。
本发明具有的优点效果是：本发明采用微型预处理前端灵活性高，易于嵌入到数据采集前端；预处理后传输数据，降低了传输带宽需求；提供统一可调度的计算资源，提高系统计算资源利用率；数据在信号处理平台统一处理，提高了信号处理系统的数据融合能力；微型预处理前端和信号处理单元通过交换网络互联，系统可扩展性强。
附图说明
图1是综合化嵌入式信号处理系统原理框图；
图2是综合化嵌入式信号处理系统具体实施框图。
具体实施方式
本方案通过下述的步骤实现的：
1、综合化嵌入式信号处理系统构成
本方案中综合化嵌入式信号处理系统的硬件构成如图1所示，主要包括若干个微型预处理前端和一个信号处理平台，信号处理平台包括一个控制管理单元和若干个信号处理单元。微型预处理前端通过SRIO总线(光纤)与控制管理单元连接，信号处理单元通过SRIO总线(电信号)与控制管理单元连接。本方案中若干个微型预处理前端分别嵌入到各个应用的数据采集前端(如合成孔径雷达与红外搜索和跟踪的传感器数据采集端)，信号处理平台嵌入到任务处理后端，微型预处理前端和信号处理平台通过光纤互联，可实现数据的远距离高速传输。综合化嵌入式信号处理系统工作过程中，控制管理单元负责完成交换网络的初始化以及传输路由的规划，同时从上位机接收、解析控制命令，并向目的微型预处理前端和信号处理单元分发任务。目的微型预处理前端从相应的数据采集前端获取数据、完成预处理后向目的信号处理单元发送数据。信号处理单元接收到数据后执行数据处理任务，将处理结果发送到控制管理单元，由其上报上位机。
2、微型预处理前端
本方案中微型预处理前端负责从数据采集前端获取数据、完成数据预处理并将数据发送给目的信号处理单元。微型预处理前端基于SOPC器件实现，如图2所示，选用1片XC7Z045-2FFG900I实现，包括：双核Cortex-A9作为微处理器；可编程逻辑(PL)上实现前端数据传输接口、预处理算法；基于GTX接口实现4x SRIO、单线速率5Gbps；DDR3、千兆以太网、SPI总线、UART等相应的通用外设接口。微型预处理前端选用四收四发的光电收发器4EOLTR-85-612523M实现SRIO电信号和光信号的转换，单线速率4.25Gbps。在系统工作过程中微型预处理前端的微处理器接收到控制单元的数据采集和预处理命令后，通过前端数据传输接口从应用的传感器数据采集端获取数据，由算法预处理功能完成数据的预处理，并通过SRIO接口将数据上传至目的信号处理单元。
3、控制管理单元
本方案中控制管理单元负责完成上位机命令解析、任务分发、SRIO网络管理、SRIO数据交换、数据上传等任务。如图2所示，控制管理单元主要由1片控制管理CPU和至少1片SRIO交换芯片(可以为多片互联)实现。控制管理单元中选用PowerPC架构的T2080处理器作为控制管理CPU，包括：2路4x PCIe、单线速率5Gbps，作为上位机交互接口；2路4x SRIO、单线速率5Gbps，作为SRIO网络控制管理、数据传输接口；DDR3-1600、NOR FLASH、千兆以太网、UART等相应的通用外设接口。控制管理单元中选用IDT公司的80HCPS1848RMI交换芯片，可提供12个4x SRIO接口、单线速率5Gbps，控制管理单元对外提供至少10路4x SRIO接口。控制管理单元上选用12线光电接收器12EOLR-85-612523M和12线光电发送器12EOLT-85-612523M，对外提供至少3路4x SRIO光接口，单线速率4.25Gbps。在系统工作过程中，控制管理CPU通过高速上传接口从上位机获取命令并解析后，分别向相应的微型预处理前端和信号处理单元发送数据采集任务和数据处理任务，目的信号处理单元完成处理任务后通过SRIO将数据上报至控制管理CPU，并由控制管理CPU通过高速上传接口上报上位机。同时，在系统初始化过程中控制管理CPU负责实现SRIO交换网络的初始化和传输路由的规划等工作。
4、信号处理单元
本方案中信号处理单元负责完成控制管理单元下发的数据处理任务，并上传处理结果。如图2所示，信号处理单元选用2片TI公司的TMS320C6678，8核、160GFLOPS、320GMAC，高性能DSP互联实现。每片DSP配置DDR3-1600、NOR FLASH、UART等通用外设资源，对外输出1路4x SRIO、单线速率5Gbps。2片DSP之间采用4x Hyperlinks高速总线互连、单线速率12.5Gbps；2片DSP之间采用2x PCIe互连、单线速率5Gbps。信号处理单元对外输出2路4xSRIO总线(2片DSP各1路)与控制管理单元连接。系统工作过程中，信号处理单元中的多核DSP节点之间可以独立的工作，即控制管理单元分发的数据处理任务可以由一个多核DSP进行处理或者是两个多核DSP进行协同处理。多核DSP通过SRIO交换网络与微型预处理前端和控制管理单元进行数据和信息的交换，两个DSP节点之间通过Hyperlinks等高速互联总线进行点到点的数据和信息交换。

Claims (4)

1.一种综合化嵌入式信号处理系统，其特征是，包括若干个微型预处理前端(1)和一个信号处理平台(4)，信号处理平台(4)包括一个控制管理单元(2)和若干个信号处理单元(3)；微型预处理前端通过SRIO总线和控制管理单元互连，信号处理单元通过SRIO总线与控制管理单元互连；
微型预处理前端(1)深度嵌入到数据采集前端中，完成数据的预处理，包括一个可编程逻辑单元、一个微处理器、若干个SRIO控制器和相应数量的光电转换接口；可编程逻辑单元、微处理器和SRIO控制器通过内部总线互联，基于SOPC实现，可编程逻辑单元中实现前端数据传输接口和预处理算法功能；
控制管理单元(2)负责系统的控制管理、实现系统的通信互联，包括一个控制管理CPU、若干个SRIO交换芯片、与微型预处理前端光接口数量相一致的若干个光电转换接口和若干个高速数据上传接口；控制管理CPU包括至少一个SRIO接口，通过SRIO接口和SRIO交换芯片互连，SRIO交换芯片至少包括12个SRIO端口，多个SRIO交换芯片之间进行互联；
信号处理单元(3)完成数据的融合和统一处理，包括两个多核DSP，两个多核DSP之间采用高速总线互连；多核DSP包括至少四个信号处理内核、若干个SRIO端口、若干个高速互联接口。
2.如权利要求1所述的一种综合化嵌入式信号处理系统，其特征是，所述的微处理器是处理器硬核或处理器软核中的一种。
3.如权利要求1所述的一种综合化嵌入式信号处理系统，其特征是，所述的高速数据上传接口是PCIe、SRIO、FC或ARINC818中的一种。
4.如权利要求1所述的一种综合化嵌入式信号处理系统，其特征是，所述的高速互联接口是PCIe、Hyperlinks、SRIO中的一种。
CN201611139685.3A 2016-12-12 2016-12-12 一种综合化嵌入式信号处理系统 Active CN108614788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611139685.3A CN108614788B (zh) 2016-12-12 2016-12-12 一种综合化嵌入式信号处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611139685.3A CN108614788B (zh) 2016-12-12 2016-12-12 一种综合化嵌入式信号处理系统

Publications (2)

Publication Number Publication Date
CN108614788A CN108614788A (zh) 2018-10-02
CN108614788B true CN108614788B (zh) 2021-04-20

Family

ID=63657553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611139685.3A Active CN108614788B (zh) 2016-12-12 2016-12-12 一种综合化嵌入式信号处理系统

Country Status (1)

Country Link
CN (1) CN108614788B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708185B (zh) * 2019-09-03 2021-06-29 中国科学院计算技术研究所 用于人工智能处理器的数据互联方法、系统、芯片和装置
CN116028418B (zh) * 2023-02-13 2023-06-20 中国人民解放军国防科技大学 基于gpdsp的可扩展多核处理器、加速卡及计算机

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414407A (zh) * 2007-10-16 2009-04-22 余亚莉 智能尘埃式交通传感器和信号控制网络及其信息传输系统
US20090263026A1 (en) * 2008-04-18 2009-10-22 Google Inc. Content item placement
CN104485692A (zh) * 2014-12-02 2015-04-01 常州大学 一种分布式光伏发电能量调度系统及其方法
CN105549462A (zh) * 2015-12-09 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种航电任务一体化处理系统

Also Published As

Publication number Publication date
CN108614788A (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN102760111B (zh) 一种基于fpga的扩展多串口装置及其数据收发方法
CN105893307B (zh) 一种高速大数据量信息处理系统
CN205038556U (zh) 一种基于双dsp双fpga的vpx多核智能计算硬件平台
CN108614788B (zh) 一种综合化嵌入式信号处理系统
CN112035388B (zh) 一种基于PCI-e通道的高性能加解密方法
CN104699654A (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN104166353A (zh) 一种星用多通道数据采集控制电路及控制方法
CN106844263B (zh) 一种基于可配置的多处理器计算机系统及实现方法
CN114257245A (zh) 一种基于dsp-fpga的多通道ad采集系统
CN117075572A (zh) 测试系统
US20220114132A1 (en) Data Switch Chip and Server
CN106059927A (zh) 一种星型结构的有限级联自动重构网络路由设备及其网络
CN104898775A (zh) 计算装置、存储装置、网络交换设备及计算机体系架构
CN107102965B (zh) 一种数据处理电路、系统及数据处理方法
CN201688851U (zh) 一种双dsp处理器平台导航计算机
CN104579786B (zh) 一种基于2D Torus网络拓扑架构的服务器设计方法
CN103810142B (zh) 可重构系统及其构建方法
CN103217681B (zh) 一种树形拓扑机构多处理器声纳信号处理的方法
CN104572514A (zh) 一种全局共享i/o服务器的设计方法
CN105550157A (zh) 一种分形树结构通信结构、方法、控制装置及智能芯片
CN103713954A (zh) 一种处理器模块及电子设备
CN103413008A (zh) 一种基于分布式i/o接口的实时仿真系统
RU137809U1 (ru) Вычислительное устройство для обработки данных
CN209044575U (zh) 基于pis的存储装置控制器、存储装置及系统
CN104426598B (zh) Olt的sfp保护切换装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant