CN108614667B - 可配置广播els数据帧上电自动加载电路及方法 - Google Patents

可配置广播els数据帧上电自动加载电路及方法 Download PDF

Info

Publication number
CN108614667B
CN108614667B CN201611139668.XA CN201611139668A CN108614667B CN 108614667 B CN108614667 B CN 108614667B CN 201611139668 A CN201611139668 A CN 201611139668A CN 108614667 B CN108614667 B CN 108614667B
Authority
CN
China
Prior art keywords
els
data frame
broadcast
automatic loading
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611139668.XA
Other languages
English (en)
Other versions
CN108614667A (zh
Inventor
霍卫涛
李攀
杨海波
王玉欢
蔡叶芳
黎小玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611139668.XA priority Critical patent/CN108614667B/zh
Publication of CN108614667A publication Critical patent/CN108614667A/zh
Application granted granted Critical
Publication of CN108614667B publication Critical patent/CN108614667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明属于集成电路设计技术领域，涉及一种可配置广播ELS数据帧自动加载电路及方法，其电路包括处理器模块(1)、片外存储器(2)、存储控制器(3)、自动加载逻辑单元(4)和广播ELS数据帧发送缓冲区(5)；其中，处理器模块(1)通过片上总线与存储控制器(3)相连，同时存储控制器(3)与片外存储器(2)和自动加载逻辑单元(4)相连；广播ELS数据帧发送缓冲区(5)与自动加载逻辑单元(4)相连。该电路及方法采用最小的硬件资源开销，实现在规定的时间内完成自动广播ELS数据帧的加载，同时实现了软件ELS数据帧的灵活配置。

Description

可配置广播ELS数据帧上电自动加载电路及方法
技术领域
本发明属于集成电路设计技术，涉及一种可配置广播ELS(扩展链路服务)数据帧自动加载电路及方法。
背景技术
在某种交换机电路的设计中，要求交换机上电后在确定的时间内，必须开始自动广播ELS数据帧，同时要求ELS数据帧的帧内容可配置。
传统的实现方式，一是采用纯电路实现，对ELS数据帧的帧内容固化，此方法效率最高，但ELS数据帧内容无法配置；二是采用软硬件协同实现方式，电路内部设计一组ELS数据帧寄存器，通过软件写 ELS数据帧寄存器实现ELS数据帧的配置，配置好的ELS数据帧送入自动广播ELS单元进行广播，但由于ELS数据帧比较大，硬件资源开销大，同时软件在规定的时间不能完成它的初始化，所以这两种方案也不可行。
发明内容
发明目的：
为了解决上述背景中提及的问题，本发明提供一种可配置广播 ELS数据帧自动加载电路及方法，采用最小的硬件资源开销，实现在规定的时间内完成自动广播ELS数据帧的广播，同时实现了ELS数据帧的灵活配置。
技术方案：
一种可配置广播ELS数据帧上电自动加载电路，其特征在于：包括处理器模块、片外存储器、存储控制器、自动加载逻辑单元和广播 ELS数据帧发送缓冲区；其中，处理器模块通过片上总线与存储控制器相连，同时存储控制器与片外存储器和自动加载逻辑单元相连；广播ELS数据帧发送缓冲区与自动加载逻辑单元相连；
处理器模块将需要广播的ELS数据帧通过存储控制器发送到片外存储器中进行存储，处理器模块也能够通过存储控制器对片外存储器中的数据进行读写，
片外存储器用于保存需要广播的ELS数据帧，
存储控制器用于处理器模块对片外存储器的读写访问，存储控制器用于自动加载逻辑单元对片外存储器中的ELS数据帧进行读出，
自动加载逻辑单元通过检测外部加载模式信号是否启动自动加载，若检测值为‘1’时，则通过读片外存储器读取广播ELS数据帧发送缓冲区中，当发送完成时给出发送完成指示信号，
广播ELS数据帧发送缓冲区接收到来自自动加载逻辑单元的发送完成指示信号，将缓冲区中的数据送入自动广播ELS单元。
进一步的，片外存储器保存需要广播的ELS数据帧的大小等于 ELS数据帧的最大帧长+1，空间中的存储的第一个字为帧长，后面为帧内容，
进一步的，通过读片外存储器读取广播ELS数据帧，具体为，首先读取第一个字得到帧长N，再读取N个字存放在广播ELS数据帧发送缓冲区中。
一种可配置光盘ELS数据帧上电自动加载方法，其特征在于：其实现方法步骤如下：
1).将需要广播的ELS数据帧按照一定的格式写入片外存储器中；数据帧的格式为，第一个字填帧内容的长度，后续填写帧的内容，整个数据帧的长度只包含帧内容的长度；
2).当帧内容全部填入片外存储器中，将外部加载模式指示信号置为‘1’；
3).交换机重新上电时，自动加载逻辑单元检测外部加载模式指示信号，指示信号为‘1’时，自动加载逻辑单元通过读片外存储器中第一个字得到帧长N，然后再从片外存储器读取N 个字存放在广播ELS数据帧发送缓冲区中，当发送完成时给出发送完成指示信号，
4).当广播ELS数据帧发送缓冲区检测到来自自动加载逻辑单元的完成指示信号为‘1’时，则将存储的ELS数据帧发送出去。
有益效果：
本发明采用可配置广播ELS数据帧自动加载电路设计，先通过处理器模块将要广播的ELS数据帧按照一定的格式存入片外存储器中，然后下次上电时，自动加载逻辑单元将存放在片外存储器的帧内容存入广播ELS数据帧发送缓冲区中进行广播发送。本发明采用片外存储器替代用内部寄存器组，通过处理器将需要广播的ELS数据帧内容写入片外存储器，实现广播ELS数据帧内容的配置，这种结构能够在交换机运行过程中实现对ELS数据帧的灵活配置；同时不占用下次上电时软件对ELS数据帧内容的配置时间。一旦加载开始，全部为纯电路实现，效率非常高，能够在规定的时间内完成ELS数据帧的加载。
附图说明
图1是本发明一种可配置广播ELS数据帧上电自动加载电路及方法的架构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步描述：如图1所示。一种可配置广播ELS数据帧上电自动加载电路，其特征在于：包括处理器模块1、片外存储器2、存储控制器3、自动加载逻辑单元4和广播ELS数据帧发送缓冲区5；其中，处理器模块1通过片上总线与存储控制器3相连，同时存储控制器3与片外存储器2和自动加载逻辑单元4相连；广播ELS数据帧发送缓冲区5与自动加载逻辑单元4相连；
处理器模块1将需要广播的ELS数据帧通过存储控制器3发送到片外存储器2中进行存储，处理器模块1也能够通过存储控制器3对片外存储器2中的数据进行读写，
片外存储器2主要用于保存需要广播的ELS数据帧，它的空间大小等于ELS数据帧的最大帧长+1，空间中的存储的第一个字为帧长，后面为帧内容，
存储控制器3用于处理器模块1与自动加载逻辑单元4对片外存储器2的读写访问。
自动加载逻辑单元4通过检测外部加载模式信号是否启动自动加载，若检测值为‘1’时，则通过读片外存储器2中第一个字得到帧长N，然后再从片外存储器2读取N个字存放在广播ELS数据帧发送缓冲区5中，当发送完成时给出发送完成指示信号，
广播ELS数据帧发送缓冲区5接收到来自自动加载逻辑单元4的发送完成指示信号，将缓冲区中的数据送入自动广播ELS单元。
一种可配置光盘ELS数据帧上电自动加载方法，其特征在于：其实现方法步骤如下：
1).将需要广播的ELS数据帧按照一定的格式写入片外存储器 2中；数据帧的格式为，第一个字填帧内容的长度，后续填写帧的内容，整个数据帧的长度只包含帧内容的长度；
2).当帧内容全部填入片外存储器2中，将外部加载模式指示信号置为‘1’；
3).交换机重新上电时，自动加载逻辑单元4检测外部加载模式指示信号，指示信号为‘1’时，自动加载逻辑单元4通过读片外存储器2中第一个字得到帧长N，然后再从片外存储器2读取N个字存放在广播ELS数据帧发送缓冲区5中，当发送完成时给出发送完成指示信号，
4).当广播ELS数据帧发送缓冲区5检测到来自自动加载逻辑单元4的完成指示信号为‘1’时，则将存储的ELS数据帧发送出去。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种可配置广播扩展链路服务ELS数据帧上电自动加载电路，其特征在于：包括处理器模块(1)、片外存储器(2)、存储控制器(3)、自动加载逻辑单元(4)和广播ELS数据帧发送缓冲区(5)；其中，处理器模块(1)通过片上总线与存储控制器(3)相连，同时存储控制器(3)与片外存储器(2)和自动加载逻辑单元(4)相连；广播ELS数据帧发送缓冲区(5)与自动加载逻辑单元(4)相连；
处理器模块(1)将需要广播的ELS数据帧通过存储控制器(3)发送到片外存储器(2)中进行存储，处理器模块(1)也能够通过存储控制器(3)对片外存储器(2)中的数据进行读写，
片外存储器(2)用于保存需要广播的ELS数据帧，
存储控制器(3)用于处理器模块(1)对片外存储器(2)的读写访问，存储控制器(3)用于自动加载逻辑单元(4)对片外存储器(2)中的ELS数据帧进行读出，
自动加载逻辑单元(4)通过检测外部加载模式信号是否启动自动加载，若检测值为‘1’时，则通过读片外存储器(2)读取广播ELS数据帧发送缓冲区(5)中，当发送完成时给出发送完成指示信号，
广播ELS数据帧发送缓冲区(5)接收到来自自动加载逻辑单元(4)的发送完成指示信号，将缓冲区中的数据送入自动广播ELS单元。
2.如权利要求1所述的可配置广播ELS数据帧上电自动加载电路，其特征在于：片外存储器(2)保存需要广播的ELS数据帧的大小等于ELS数据帧的最大帧长+1，空间中的存储的第一个字为帧长，后面为帧内容。
3.如权利要求1所述的可配置广播ELS数据帧上电自动加载电路，其特征在于：通过读片外存储器(2)读取广播ELS数据帧，具体为，首先读取第一个字得到帧长N，再读取N个字存放在广播ELS数据帧发送缓冲区(5)中。
4.一种可配置广播扩展链路服务ELS数据帧上电自动加载方法，其特征在于：其实现方法步骤如下：
1).将需要广播的ELS数据帧按照一定的格式写入片外存储器(2)中；数据帧的格式为，第一个字填帧内容的长度，后续填写帧的内容，整个数据帧的长度只包含帧内容的长度；
2).当帧内容全部填入片外存储器(2)中，将外部加载模式指示信号置为‘1’；
3).交换机重新上电时，自动加载逻辑单元(4)检测外部加载模式指示信号，指示信号为‘1’时，自动加载逻辑单元(4)通过读片外存储器(2)中第一个字得到帧长N，然后再从片外存储器(2)读取N个字存放在广播ELS数据帧发送缓冲区(5)中，当发送完成时给出发送完成指示信号，
当广播ELS数据帧发送缓冲区(5)检测到来自自动加载逻辑单元(4)的完成指示信号为‘1’时，则将存储的ELS数据帧发送出去。
CN201611139668.XA 2016-12-12 2016-12-12 可配置广播els数据帧上电自动加载电路及方法 Active CN108614667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611139668.XA CN108614667B (zh) 2016-12-12 2016-12-12 可配置广播els数据帧上电自动加载电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611139668.XA CN108614667B (zh) 2016-12-12 2016-12-12 可配置广播els数据帧上电自动加载电路及方法

Publications (2)

Publication Number Publication Date
CN108614667A CN108614667A (zh) 2018-10-02
CN108614667B true CN108614667B (zh) 2021-03-26

Family

ID=63657755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611139668.XA Active CN108614667B (zh) 2016-12-12 2016-12-12 可配置广播els数据帧上电自动加载电路及方法

Country Status (1)

Country Link
CN (1) CN108614667B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859275A (zh) * 2005-07-27 2006-11-08 华为技术有限公司 多端口以太网交换装置及数据传输方法
CN101770373A (zh) * 2008-12-31 2010-07-07 广州市鸿芯微电子有限公司 自启动串行引导程序加载与读取系统及其方法
CN102075710A (zh) * 2010-12-09 2011-05-25 青岛海信信芯科技有限公司 一种电视机的启动运行方法及电视机
CN103026351A (zh) * 2010-07-27 2013-04-03 飞思卡尔半导体公司 降低处理器延迟的装置和方法
CN104009942A (zh) * 2014-06-17 2014-08-27 中国航空无线电电子研究所 一种千兆afdx交换机及其交换方法
CN105653206A (zh) * 2015-12-29 2016-06-08 上海华力创通半导体有限公司 数字图像处理电路及其数据读写方法
CN105681815A (zh) * 2015-12-12 2016-06-15 中国航空工业集团公司西安航空计算技术研究所 提高去块效应滤波模块重构数据存储速度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544704A1 (en) * 2003-12-19 2005-06-22 STMicroelectronics Limited Monolithic semiconductor integrated circuit and method for selective memory encryption and decryption

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859275A (zh) * 2005-07-27 2006-11-08 华为技术有限公司 多端口以太网交换装置及数据传输方法
CN101770373A (zh) * 2008-12-31 2010-07-07 广州市鸿芯微电子有限公司 自启动串行引导程序加载与读取系统及其方法
CN103026351A (zh) * 2010-07-27 2013-04-03 飞思卡尔半导体公司 降低处理器延迟的装置和方法
CN102075710A (zh) * 2010-12-09 2011-05-25 青岛海信信芯科技有限公司 一种电视机的启动运行方法及电视机
CN104009942A (zh) * 2014-06-17 2014-08-27 中国航空无线电电子研究所 一种千兆afdx交换机及其交换方法
CN105681815A (zh) * 2015-12-12 2016-06-15 中国航空工业集团公司西安航空计算技术研究所 提高去块效应滤波模块重构数据存储速度的方法
CN105653206A (zh) * 2015-12-29 2016-06-08 上海华力创通半导体有限公司 数字图像处理电路及其数据读写方法

Also Published As

Publication number Publication date
CN108614667A (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
US9223707B2 (en) Mobile memory cache read optimization
CN100481041C (zh) 控制时钟信号的输出的装置和方法和包括该装置的系统
CN111324561B (zh) 一种USB Type C扩展坞
CN104320317B (zh) 一种以太网物理层芯片状态的传送方法和装置
US20090019194A1 (en) Storage device
US20110271032A1 (en) Access device and memory controller
EP2207101A1 (en) Method and device for parallel interfacing
WO2020173192A1 (en) Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating memory module
CN106575273A (zh) 用于扩展片上系统的存储器的系统和方法
CN104616688A (zh) 一种集成mram的固态硬盘控制芯片及固态硬盘
US6822902B2 (en) Apparatus and method for interfacing between modem and memory in mobile station
CN101169673A (zh) 实时时钟芯片接口电路的控制方法及实时时钟控制电路
CN113419679B (zh) 存储装置、系统级芯片、电子设备及存储方法
CN103019645A (zh) Ccd信号处理电路高速数据流仲裁控制方法
US9875051B2 (en) Memory system that controls power state of buffer memory
US20100268897A1 (en) Memory device and memory device controller
US8495268B2 (en) Card host LSI and set device including the same
CN108614667B (zh) 可配置广播els数据帧上电自动加载电路及方法
US20130132659A1 (en) Microcontroller and method of controlling microcontroller
CN116049090A (zh) 芯片初始化数据存储方法和芯片初始化方法
US11467762B2 (en) Data bus inversion (DBI) in a memory system, controller and data transfer method
US10191659B2 (en) Buffer memory management method, memory control circuit unit and memory storage device
CN109684245B (zh) 一种apb总线访问spi flash的方法及装置
US9766821B2 (en) Access controlling method of dual port memory system
US20210109674A1 (en) Memory command queue management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221011

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No.15, Jinye 2nd Road, Xi'an, Shaanxi 710000

Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE

TR01 Transfer of patent right