CN108595363A - 一种基于fpga的串行通信隔离驱动装置 - Google Patents

一种基于fpga的串行通信隔离驱动装置 Download PDF

Info

Publication number
CN108595363A
CN108595363A CN201810399896.3A CN201810399896A CN108595363A CN 108595363 A CN108595363 A CN 108595363A CN 201810399896 A CN201810399896 A CN 201810399896A CN 108595363 A CN108595363 A CN 108595363A
Authority
CN
China
Prior art keywords
signal
control
circuit
relay
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810399896.3A
Other languages
English (en)
Other versions
CN108595363B (zh
Inventor
程洪
刘斌
余广得
帅敏
郑增强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingce Electronic Technology Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN201810399896.3A priority Critical patent/CN108595363B/zh
Publication of CN108595363A publication Critical patent/CN108595363A/zh
Application granted granted Critical
Publication of CN108595363B publication Critical patent/CN108595363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种基于FPGA的串行通信隔离驱动装置。它包括FPGA芯片、电源开关控制电路、信号控制电路、继电器控制电路和保护电路，所述FPGA芯片的电源信号输出端连接电源开关控制电路的控制信号输入端、多个控制信号输出端连接信号控制电路的多个控制信号输入端、多个通信信号输出端连接信号控制电路的多个通信信号输入端、多个隔离信号输出端连接继电器控制电路的多个控制端，所述电源开关控制电路的输出端和信号控制电路的多个输出端分别连接继电器控制电路的多个输入端。本发明通过继电器控制电路来实现电源和信号的隔离，来减弱或消除外界及系统内部间的干扰，提高了数据传输的准确性和系统工作的稳定性，使数据的传输效率更快。

Description

一种基于FPGA的串行通信隔离驱动装置
技术领域
本发明属于通信技术领域，具体涉及一种基于FPGA的串行通信隔离驱动装置，特别是一种应用在基于FPGA来实现串行通信和抗干扰要求较高的场合中的装置。
背景技术
工业现场环境复杂，串行通信的方式众多，常见的有IIC、SPI、QSPI等，且现场干扰源众多，应用时需与外部设备的接口进行隔离，以免影响到外部接口的工作状态。
IIC即Inter-Integrated Circuit(集成电路总线)，这种总线类型是由飞利浦半导体公司在八十年代初设计出来的一种简单、双向、二线制、同步串行总线，主要是用来连接整体电路，IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源。IIC串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。
SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，它们是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。
QSPI是Queued SPI的简写，是Motorola公司推出的SPI接口的扩展，具有队列串行外围接口协议，即QSPI协议。QSPI为四位数据线传输，传输速率大大提高，QSPI接口的端口包括CLK、CS、DQ0、DQ1、DQ2和DQ3，其中DQ0～DQ3是双向传输的。
上述各种串行通信的传输方式各不相同，现有技术中针对各种通信方式都是分别采用不同设备来实现抗干扰隔离，成本交高；并且，当某一种隔离设备出现故障时，必须采用相同串行通信方式的隔离设备才能替换，其他种类的设备无法使用，如基于SPI的隔离装置无法应用到QSPI通信中，通用性差。
发明内容
本发明的目的就是为了解决上述背景技术存在的不足，提供一种通用性强、隔离效果好、抗干扰能力强的基于FPGA的串行通信隔离驱动装置。
本发明采用的技术方案是：一种基于FPGA的串行通信隔离驱动装置，包括FPGA芯片、用于向外部设备供电的电源开关控制电路、用于实现IIC通信和/或SPI通信和/或QSPI通信的信号控制电路、用于实现信号及电源隔离的继电器控制电路和保护电路，所述FPGA芯片的电源信号输出端连接电源开关控制电路的控制信号输入端，FPGA芯片的多个控制信号输出端连接信号控制电路的多个控制信号输入端，FPGA芯片的多个通信信号输出端连接信号控制电路的多个通信信号输入端，所述FPGA芯片的多个隔离信号输出端连接继电器控制电路的多个控制端，所述电源开关控制电路的输出端和信号控制电路的多个输出端分别连接继电器控制电路的多个输入端，所述继电器控制电路的输出端连接所述保护电路的输入端。
进一步地，所述电源开关控制电路包括多路电源开关芯片、电阻R1，所述多路电源开关芯片的第一信号输入引脚接地，多路电源开关芯片的第二信号输入引脚经电阻R1连接FPGA芯片的电源信号输出端，多路电源开关芯片的两个电源输入引脚分别连接两个电源，多路电源开关芯片的输出引脚连接继电器控制电路的电源输入端。
进一步地，所述信号控制电路包括用于实现IIC通信的IIC信号控制电路，所述IIC信号控制电路的控制信号输入端连接FPGA芯片的IIC控制信号输出端，IIC信号控制电路的通信信号输入端连接FPGA芯片的IIC通信信号输出端、输出端连接继电器控制电路的IIC输入端。
进一步地，所述信号控制电路包括用于实现SPI/QSPI通信的多个SPI/QSPI控制电路，所述SPI/QSPI控制电路的控制信号输入端连接FPGA芯片的SPI/QSPI控制信号输出端，SPI/QSPI控制电路的通信信号输入端连接FPGA芯片的SPI/QSPI通信信号输出端，SPI/QSPI控制电路的输出端连接继电器控制电路的SPI/QSPI输入端。
进一步地，所述电源继电器电路与信号继电器电路结构相同，继电器控制电路包括电源继电器电路和多个信号继电器电路，所述电源继电器电路的控制端连接FPGA芯片的电源隔离信号输出端、输入端连接电源开关控制电路的输出端、输出端连接保护电路输入端；所述多个信号继电器电路的控制端分别连接FPGA芯片的多个通信隔离信号输出端，多个信号继电器电路的输入端连接信号控制电路的多个输出端，多个信号继电器电路的输出端连接保护电路的输入端。
进一步地，所述信号继电器电路包括三极管、二极管和继电器，所述三极管的基极作为信号继电器电路的控制端、集电极连接继电器的线圈一端、发射极接地，所述继电器的线圈另一端连接电源，所述二极管阴极连接电源、阳极连接三极管集电极，所述继电器的触点一端作为信号继电器电路的输入端、另一端作为信号继电器电路的输出端。
进一步地，所述FPGA芯片具有连接上层控制设备的网口。
进一步地，所述保护电路包括静电保护电路和浪涌保护电路，所述静电保护电路的输入端连接继电器控制电路的输出端，静电保护电路的输出端连接浪涌保护电路的输入端。
更进一步地，所述保护电路的输出端具有连接外部设备的输出接口。
本发明的有益效果是：FPGA芯片和外部设备分别连接不同的电源，通过继电器控制电路来实现电源和信号的隔离，来减弱或消除外界及系统内部间的干扰，提高了数据传输的准确性和系统工作的稳定性，使数据的传输效率更快；通过电源开关电路来实现不同的输出电压和信号电平电压；通过信号控制电路来实现IIC通信、一路或多路并行(串行)SPI/QSPI通信，通用性强；通过网口与上层相连，从而来控制多个装置实现并行传输，提高工作效率；通过保护电路可以有效的防止雷击和防止静电，从而保护装置不被损坏。
附图说明
图1为本发明的原理示意图。
图2为本发明电源开关电路的示意图。
图3为本发明IIC信号控制电路的示意图。
图4为本发明SPI/QSPI信号控制电路的示意图。
图5为本发明电源继电器电路的示意图。
图6为本发明保护电路的原理示意图。
图7为本发明实现IIC通信的控制流程图。
图8为本发明实现SPI/QSPI通信的控制流程图。
图中：1-FPGA芯片；2-电源开关控制电路；3-信号控制电路；4-继电器控制电路；5-保护电路；6-网口；7-输出接口；8-静电保护电路；9-浪涌保护电路。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细说明，便于清楚地了解本发明，但它们不对本发明构成限定。
FPGA：Field Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA可做其它全定制或半定制ASIC电路的中试样片。FPGA内部有丰富的触发器和I/O引脚。FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。在测控系统中FPGA平台上开发应用类IIC、SPI、QSPI通信，对于扩展IIC、SPI、QSPI通信技术和FPGA技术在测控系统中的应用具有重要意义。
如图1所示，本发明包括FPGA芯片1、用于向外部设备供电的电源开关控制电路2、用于实现IIC通信和/或SPI通信和/或QSPI通信的信号控制电路3、用于实现信号及电源隔离的继电器控制电路4和保护电路5，所述FPGA芯片1的电源信号输出端连接电源开关控制电路2的控制信号输入端，FPGA芯片的多个控制信号输出端连接信号控制电路3的多个控制信号输入端，FPGA芯片的多个通信信号输出端连接信号控制电路3的多个通信信号输入端，所述FPGA芯片的多个隔离信号输出端连接继电器控制电路4的多个控制端，所述电源开关控制电路2的输出端和信号控制电路3的多个输出端分别连接继电器控制电路4的多个输入端，所述继电器控制电路4的输出端连接所述保护电路5的输入端。
本发明的FPGA芯片1和外部设备分别连接不同的电源，通过继电器控制电路4实现电源和信号的隔离，来减弱或消除外界及系统内部间的干扰，提高了数据传输的准确性和系统工作的稳定性，使数据的传输效率更快；通过电源开关电路2来实现不同的输出电压和信号电平电压，为外部设备供电；通过信号控制电路3来实现IIC通信、一路或多路并行(串行)SPI/QSPI通信，通用性强；通过网口6与上层相连，从而来控制多个装置实现并行传输，提高工作效率；通过保护电路7可以有效的防止雷击和防止静电，从而保护装置不被损坏。
上述方案中，FPGA芯片1具有连接上层控制设备的网口6，通过网口6与上层相连，从而来控制多个装置实现并行传输，提高工作效率。
上述方案中，保护电路5包括静电保护电路8和浪涌保护电路9，,所述静电保护电路8的输入端连接继电器控制电路4的输出端，静电保护电路8的输出端连接浪涌保护电路9的输入端。通过保护电路可以有效的防止雷击、反灌、浪涌和防止静电，从而保护装置不被损坏。本发明保护电路由6个芯片U5-U10组成，其中芯片U5和芯片U6作用是ESD保护；芯片U7-U10作用是防止信号反灌及信号短路保护，各芯片连接关系如图6所示。
上述方案中，保护电路5的输出端具有连接外部设备的输出接口7，利用该输出接口，可以使本发明隔离驱动装置与外部电源设备或任意带IIC、SPI或QSPI接口的芯片或设备连接，实现IIC、SPI或QSPI信号和电源的隔离功能。
如图2所示是本发明电源开关控制电路的示意图，电源开关控制电路包括多路电源开关芯片U1、电阻R1，所述多路电源开关芯片U1的第一信号输入引脚D0接地，多路电源开关芯片U1ILIM引脚的ILIM引脚经电阻R2接地，ILIM引脚的作用是限制芯片电流大小，多路电源开关芯片U1的第二信号输入引脚D1经电阻R1连接FPGA芯片的电源信号输出端，多路电源开关芯片U1的两个电源输入引脚IN1和IN2分别连接两个大小不同的电源VDD1和VDD2，多路电源开关芯片U1的输出引脚OUT连接继电器控制电路4的电源输入端。
本发明通过控制FPGA芯片的GPIO(PWR_SW)(即D0引脚和D1引脚)的电平状态来选择输出的电源电压及信号的电平是VDD1还是VDD2，D0引脚接地，所以D1引脚为低电平时，OUT输出电压为VDD2，D1引脚为高电平时，OUT输出电压为VDD1。
信号控制电路包括用于实现IIC通信的IIC信号控制电路和用于实现并行或串行的SPI/QSPI通信的多个SPI/QSPI控制电路。
如图3所示是本发明的IIC控制电路，能够将FPGA芯片输出的IIC信号电平转换成外部设备所需的IIC电平，IIC信号控制电路的控制信号输入端连接FPGA芯片的IIC控制信号输出端，IIC信号控制电路的通信信号输入端连接FPGA芯片的IIC通信信号输出端、输出端连接继电器控制电路的IIC输入端。
IIC信号控制电路由IIC电平转换芯片U2及对应的电阻组成，所述IIC电平转换芯片的使能引脚作为IIC信号控制电路的控制信号输入端、B端口引脚作为IIC信号控制电路的IIC通信信号输入端、A端口引脚作为IIC信号控制电路的输出端。当需要输出IIC信号时，通过控制IIC1_EN为高电平来实现一路的IIC通信，即通过FPGA芯片来控制EN引脚信号，当EN引脚为高电平时，IIC电平转换芯片正常工作，当EN为低电平时，IIC电平转换芯片不正常工作。
如图4所示是本发明的一个SPI/QSPI控制电路的示意图，多个SPI/QSPI控制电路的结构相同，都是采用双向电平转换芯片U3组成，SPI/QSPI控制电路的DIR引脚作为控制信号输入端连接FPGA芯片的SPI/QSPI控制信号输出端，SPI/QSPI控制电路的A端口引脚作为通信信号输入端连接FPGA芯片的SPI/QSPI通信信号输出端，SPI/QSPI控制电路的B端口引脚作为输出端连接继电器控制电路的SPI/QSPI输入端。
图4显示的是一个双向电平转换芯片的输入、输入信号连接形式，其余双向电平转换芯片连接方式基本类似，故图中未显示，如DIR引脚分别接收CH1_DIR2～6信号，A端口引脚分别接收QSPI1_CLK及QSPI1_D0～D3信号，B端口引脚输出QSPI1_CLK_OUT及QSPI1_D0～D3_OUT信号。
当需要输出SPI信号时，通过控制CH1_DIR1～3为高电平实现CS、SCLK和SDO通信、CH1_DIR4为低电平实现SDI通信，从而实现一路的SPI通信；当需要输出多路(以两路为例)串行SPI信号时，通过控制CH1_DIR2、CH1_DIR3为高电平实现SCLK和SDO通信，CH1_DIR4为低电平实现SDI通信，通过控制CH1_DIR1和CH1_DIR5分别为高电平实现CS1和CS2的两路SPI通信；当需要输出多路并行SPI信号时，通过控制CH[1..X]_DIR1～3为高电平分别实现CS1～X、SCLK1～X、SDO1～X的多路通信、CH[1..X]_DIR4为低电平分别实现SDI1～X的多路通信，从而实现多路并行SPI通信。
当需要输出QSPI信号时，通过控制CH1_DIR1和CH1_DIR2为高电平实现CS和CLK通信，QSPI的D0～D3是双向传输的，通过控制CH1_DIR3～6的高低电平状态来实时的控制D0～D3的方向，从而实现一路QSPI的通信；通过控制CH[1..X]_DIR1、CH[1..X]_DIR2为高电平分别实现CS1～X、CLK1～X通信，通过控制CH[1..X]_DIR3～6高低电平状态来实时的控制D0～D3的方向，从而实现多路QSPI的通信。
继电器控制电路包括电源继电器电路和多个信号继电器电路，所述电源继电器电路的控制端连接FPGA芯片的电源隔离信号输出端、输入端连接电源开关控制电路的输出端、输出端连接保护电路输入端；所述多个信号继电器电路的控制端分别连接FPGA芯片的多个通信隔离信号输出端，多个信号继电器电路的输入端连接信号控制电路的多个输出端，多个信号继电器电路的输出端连接保护电路的输入端。
如图5所示是本发明的电源继电器电路，电源继电器电路包括三极管Q1、二极管D2和继电器U4，所述三极管Q1的基极作为电源继电器电路的控制端、集电极连接继电器的线圈一端、发射极接地，所述继电器U4的线圈另一端连接电源，所述二极管D1阴极连接电源、阳极连接三极管Q1集电极，所述继电器U4的触点一端作为电源继电器电路的输入端、另一端作为电源继电器电路的输出端。信号继电器电路与电源继电器电路结构相同，故图中未显示。
通过控制FPGA的GPIO(PWR_GPIO、CH1_GPIO1～4)来分别控制电源继电器电路和多个信号继电器电路中的继电器的断开与闭合，如图7所示，为实现IIC通信的控制流程图，如图8所示，为实现SPI/QSPI通信的控制流程图，当需要某种串行信号通信时就通过相应的GPIO控制信号来打开继电器，当不工作时就通过相应的GPIO控制信号来关闭继电器，从而实现信号和电源的隔离。
具体的工作流程是：通过FPGA芯片给一个PWR_GPIO信号，当PWR_GPIO信号为低电平时，三极管Q1不导通，继电器U4的1脚和8脚没有电压差，继电器触点不吸和，此时信号与外部设备断开；当PWR_GPIO信号为高电平时，三极管Q1导通，继电器U4的1脚和8脚有3.3V的电压差，继电器触点吸和，此时信号与外部设备导通。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种基于FPGA的串行通信隔离驱动装置，其特征在于：包括FPGA芯片(1)、用于向外部设备供电的电源开关控制电路(2)、用于实现IIC通信和/或SPI通信和/或QSPI通信的信号控制电路(3)、用于实现信号及电源隔离的继电器控制电路(4)和保护电路(5)，所述FPGA芯片(1)的电源信号输出端连接电源开关控制电路(2)的控制信号输入端，FPGA芯片(1)的多个控制信号输出端连接信号控制电路(3)的多个控制信号输入端，FPGA芯片(1)的多个通信信号输出端连接信号控制电路(3)的多个通信信号输入端，所述FPGA芯片(1)的多个隔离信号输出端连接继电器控制电路(4)的多个控制端，所述电源开关控制电路(2)的输出端和信号控制电路(3)的多个输出端分别连接继电器控制电路(4)的多个输入端，所述继电器控制电路(4)的输出端连接所述保护电路(5)的输入端。
2.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述电源开关控制电路(2)包括多路电源开关芯片U1、电阻R1，所述多路电源开关芯片U1的第一信号输入引脚接地，多路电源开关芯片U1的第二信号输入引脚经电阻R1连接FPGA芯片的电源信号输出端，多路电源开关芯片U1的两个电源输入引脚分别连接两个电源，多路电源开关芯片U1的输出引脚连接继电器控制电路的电源输入端。
3.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述信号控制电路(3)包括用于实现IIC通信的IIC信号控制电路，所述IIC信号控制电路的控制信号输入端连接FPGA芯片的IIC控制信号输出端，IIC信号控制电路的通信信号输入端连接FPGA芯片的IIC通信信号输出端、输出端连接继电器控制电路的IIC输入端。
4.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述信号控制电路(3)包括用于实现SPI/QSPI通信的多个SPI/QSPI控制电路，所述SPI/QSPI控制电路的控制信号输入端连接FPGA芯片的SPI/QSPI控制信号输出端，SPI/QSPI控制电路的通信信号输入端连接FPGA芯片的SPI/QSPI通信信号输出端，SPI/QSPI控制电路的输出端连接继电器控制电路的SPI/QSPI输入端。
5.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述继电器控制电路(4)包括电源继电器电路和多个信号继电器电路，所述电源继电器电路的控制端连接FPGA芯片的电源隔离信号输出端、输入端连接电源开关控制电路的输出端、输出端连接保护电路输入端；所述多个信号继电器电路的控制端分别连接FPGA芯片的多个通信隔离信号输出端，多个信号继电器电路的输入端连接信号控制电路的多个输出端，多个信号继电器电路的输出端连接保护电路的输入端。
6.根据权利要求5所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述电源继电器电路与信号继电器电路结构相同，电源继电器电路包括三极管Q1、二极管D1和继电器U4，所述三极管Q1的基极作为电源继电器电路的控制端、集电极连接继电器U4的线圈一端、发射极接地，所述继电器U4的线圈另一端连接电源，所述二极管D1阴极连接电源、阳极连接三极管Q1集电极，所述继电器U4的触点一端作为电源继电器电路的输入端、另一端作为电源继电器电路的输出端。
7.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述FPGA芯片具有连接上层控制设备的网口。
8.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述保护电路(5)包括静电保护电路(8)和浪涌保护电路(9)，所述静电保护电路(8)的输入端连接继电器控制电路(4)的输出端，静电保护电路(8)的输出端连接浪涌保护电路(9)的输入端。
9.根据权利要求1所述的基于FPGA的串行通信隔离驱动装置，其特征在于：所述保护电路(5)的输出端具有连接外部设备的输出接口(7)。
CN201810399896.3A 2018-04-28 2018-04-28 一种基于fpga的串行通信隔离驱动装置 Active CN108595363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810399896.3A CN108595363B (zh) 2018-04-28 2018-04-28 一种基于fpga的串行通信隔离驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810399896.3A CN108595363B (zh) 2018-04-28 2018-04-28 一种基于fpga的串行通信隔离驱动装置

Publications (2)

Publication Number Publication Date
CN108595363A true CN108595363A (zh) 2018-09-28
CN108595363B CN108595363B (zh) 2020-08-04

Family

ID=63619165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810399896.3A Active CN108595363B (zh) 2018-04-28 2018-04-28 一种基于fpga的串行通信隔离驱动装置

Country Status (1)

Country Link
CN (1) CN108595363B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110766600A (zh) * 2019-12-26 2020-02-07 武汉精立电子技术有限公司 一种分布式架构的图像处理系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678248A (zh) * 2012-09-24 2014-03-26 中国电子科技集团公司第三十二研究所 一种fpga阵列设备管理系统
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法
CN203858627U (zh) * 2013-12-13 2014-10-01 深圳市远望谷信息技术股份有限公司 一种便携式rfid设备
CN104880994A (zh) * 2015-05-22 2015-09-02 华南理工大学 一种基于EtherCAT总线的开放式数控系统及方法
CN105353604A (zh) * 2015-12-01 2016-02-24 清华大学 一种双机冷热备份自主切换的控制与信息处理系统及方法
CN105471645A (zh) * 2015-12-01 2016-04-06 清华大学 一种主备双机共用通信接口及方法
US20160335097A1 (en) * 2015-05-11 2016-11-17 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Program loading system for multiple motherboards
CN107077442A (zh) * 2014-11-14 2017-08-18 瑞萨电子株式会社 半导体器件及其控制方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678248A (zh) * 2012-09-24 2014-03-26 中国电子科技集团公司第三十二研究所 一种fpga阵列设备管理系统
CN203858627U (zh) * 2013-12-13 2014-10-01 深圳市远望谷信息技术股份有限公司 一种便携式rfid设备
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法
CN107077442A (zh) * 2014-11-14 2017-08-18 瑞萨电子株式会社 半导体器件及其控制方法
US20160335097A1 (en) * 2015-05-11 2016-11-17 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Program loading system for multiple motherboards
CN104880994A (zh) * 2015-05-22 2015-09-02 华南理工大学 一种基于EtherCAT总线的开放式数控系统及方法
CN105353604A (zh) * 2015-12-01 2016-02-24 清华大学 一种双机冷热备份自主切换的控制与信息处理系统及方法
CN105471645A (zh) * 2015-12-01 2016-04-06 清华大学 一种主备双机共用通信接口及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110766600A (zh) * 2019-12-26 2020-02-07 武汉精立电子技术有限公司 一种分布式架构的图像处理系统

Also Published As

Publication number Publication date
CN108595363B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN106081046B (zh) 一种双余度浮空器测控装置
CN204836132U (zh) 一种通信设备的单板上的串行接口切换控制电路
CN204929366U (zh) 一种dali接口电路
CN106406816A (zh) 一种用于固件升级的接口电路及智能设备
CN109580997A (zh) 测试夹具、测试装置及测试系统
CN105934026B (zh) 一种双端恒流led驱动芯片
CN103051325B (zh) 可防止反灌电的上拉电阻电路
CN208156660U (zh) 双usb接口的切换电路及智能切换装置
CN108595363A (zh) 一种基于fpga的串行通信隔离驱动装置
CN104270890B (zh) 基于模块化设计的电力系统通用电量信号保护板
CN202257555U (zh) 一种usb终端
CN201298810Y (zh) 一种芯片电压的上电顺序控制电路
CN205608716U (zh) 一种多组光模块通信接口切换电路
CN108304339A (zh) 一种动态管控系统的串口扩展电路及其工作方法
CN101335955B (zh) 手持设备中非标准电平接口与逻辑器件的连接方法及装置
CN115309683A (zh) 串口自适应切换电路及通讯设备
CN107659476A (zh) 一种通信电路
CN206302212U (zh) 一种24v脉冲输出授时模块
CN107273330A (zh) 三线制串行通信接口隔离电路模块
CN106708772A (zh) 一种智能usb集线器
CN103743494B (zh) 一种多通道温度采集装置及方法
CN107121582A (zh) 一种基于智能手机app配合蓝牙模块移动示波器
CN202798970U (zh) Hdmi设备
CN103346894B (zh) 芯片间接口转换电路和网络设备
CN206353790U (zh) 高密度输出的rs‑232串行报文接口授时模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant