CN108549705A - 一种cpld日志记录方法 - Google Patents

一种cpld日志记录方法 Download PDF

Info

Publication number
CN108549705A
CN108549705A CN201810347448.9A CN201810347448A CN108549705A CN 108549705 A CN108549705 A CN 108549705A CN 201810347448 A CN201810347448 A CN 201810347448A CN 108549705 A CN108549705 A CN 108549705A
Authority
CN
China
Prior art keywords
signal
recorded
cpld
storage
bug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810347448.9A
Other languages
English (en)
Inventor
陈占良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810347448.9A priority Critical patent/CN108549705A/zh
Publication of CN108549705A publication Critical patent/CN108549705A/zh
Priority to PCT/CN2018/112005 priority patent/WO2019200878A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明实施例公开了一种CPLD日志记录方法，包括：获取bug类型，根据所述bug类型确定待记录信号；获取CPLD内部RAM信息，确定存储区域；对所述RAM进行例化；对所述待记录信号进行采集；将所述待记录信号写入所述存储区域。本发明实施例实现了CPLD内部数据的实时采集存储，保证了数据的正确性，当存储的信号异常时将立即停止对信号的采集和存储，可以将bug产生前的寄存器的数据进行保存，便于bug产生原因的分析，提高了bug问题分析的效率。

Description

一种CPLD日志记录方法
技术领域
本发明涉及信息记录技术领域，特别是涉及一种CPLD日志记录方法。
背景技术
服务器的主板设计中，CPLD在整个主板的逻辑设计中起着重要的作用。比如，完成开关机的时序控制，实现风扇转速的控制，实现报错等点灯信号的控制，实现LPC协议解析进行BIOS code点灯等功能。在整个主板的设计及后续生产过程中，伴随着各种bug问题，对于复现时间不确定的问题进行分析时，需要将CPLD内部寄存器的值进行记录，用于bug问题的分析。
现有技术中，在软件设计时，经常使用日志记录的方式将关键信息记录在flash模块中，用于后期问题的分析，然而CPLD的设计属于硬件设计，很少会用到记录日志的方式进行问题分析，在一些应用设计时，会将CPLD内部寄存器的值通过总线的方式传到BMC进行日志的记录分析，并在BMC内部通过软件的方式实现日志的记录。
然而，通过总线的方式实现CPLD与BMC之间的交互，并通过BMC内部的软件实现CPLD内部寄存器的日志记录的过程实现复杂，需要CPLD和BMC协同合作才能实现日志的记录，而且在CPLD和BMC通信过程中，异常的干扰也会导致数据出错，影响寄存器数据的记录，降低了bug问题分析的效率。
发明内容
本发明实施例中提供了一种CPLD日志记录方法，以解决现有技术中的数据记录误差大及bug问题分析效率低的问题。
为了解决上述技术问题，本发明实施例公开了如下技术方案：
一种CPLD日志记录方法，包括：
获取bug类型，根据所述bug类型确定待记录信号；
获取CPLD内部RAM信息，确定存储区域；
对所述RAM进行例化；
对所述待记录信号进行采集；
将所述待记录信号写入所述存储区域。
优选地，所述根据所述bug类型确定待记录信号具体包括：
根据bug复现过程确定关联信号；
根据可能产生bug的原因，从所述关联信号中选取可疑信号作为待记录信号。
优选地，所述确定存储区域具体包括；
确定所述RAM的存储空间，并计算剩余存储空间；
根据所述待记录信号的个数确定每次采集的所述待记录信号的占用空间；
根据所述占用空间和剩余存储空间确定存储区域。
优选地，所述对所述RAM进行例化具体包括：
根据所述待记录信号确定数据宽度和存储深度；
根据所述数据宽度和存储深度进行存储参数设置；
定义存储初始位置及每次记录的地址偏移量；
定义所述RAM的写通道和读通道，并设置相关参数。
优选地，所述对所述待记录信号进行采集具体包括：
确定采样时间精度；
根据所述采样时间精度设置时钟脉冲；
根据所述时钟脉冲对待记录信号进行采样。
优选地，所述确定采样时间精度具体包括：
获取待记录信号的脉冲频率；
根据所述脉冲频率以及奈奎斯特采样定律确定采样频率；
将所述采样频率取倒数即为采样时间精度。
优选地，所述将所述待记录信号写入所述存储区域具体包括：
根据例化结果确定地址信号；
确定触发条件，根据所述触发条件设置写使能信号；
当所述写使能信号有效时将采集到的待记录信号根据所述地址信号写入对应的存储地址；
所述地址信号根据例化结果递增；
判断当前信号状态是否异常；
如果是则停止信号采集，如果否则在写使能信号有效时将采集到的待记录信号写入对应的存储地址。
优选地，当所述地址信号为所述存储区域最大值时，其递增结果为存储初始位置。
优选地，所述判断当前信号状态是否异常具体包括：判断当前保存的信号是否为正常值。
优选地，所述方法还包括：从所述存储区域内读取保存的信号，用于bug分析。
由以上技术方案可见，本发明中首先确定需要记录信号的bug类型，然后根据bug在复现过程确定会涉及到的相关信号，再根据经验从相关信号中确定出可能造成bug的可疑信号并进行记录，记录时从CPLD中获取RAM信息，根据RAM的存储情况确定用于存放可疑信号的存储区域，将采集到的可疑信号进行存储，因为采集的可疑信号来自CPLD的内部寄存器，存储用的RAM也是CPLD的内部结构，因此，实现了CPLD内部数据的时候采集存储，保证了数据的正确性，当存储的信号异常时将立即停止对信号的采集和存储，因此，可以将bug产生前的寄存器的数据进行保存，便于bug产生原因的分析，提高了bug问题分析的效率。
附图说明
了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种CPLD日志记录方法的流程示意图；
图2为本发明实施例提供的待记录信号确定方法的流程示意图；
图3为本发明实施例提供的存储区域确定方法的流程示意图；
图4为本发明实施例提供的RAM例化方法的流程示意图；
图5为本发明实施例提供的信号采样方法的流程示意图；
图6本发明实施例提供的采样时间精度确定方法的流程示意图；
图7为本发明实施例提供的将待记录信号写入RAM的方法的流程示意图；
图8为本发明实施例提供的另一种CPLD日志记录方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
参见图1，为本发明实施例提供的一种CPLD日志记录方法的流程示意图，如图1所示，本发明实施例提供的CPLD日志记录方法，包括：
S10：获取bug类型，根据所述bug类型确定待记录信号。
S20：获取CPLD内部RAM信息，确定存储区域。
S30：对所述RAM进行例化。
S40：对所述待记录信号进行采集。
S50：将所述待记录信号写入所述存储区域。
现对各步骤进行详细描述，获取的bug类型为用户想要分析解决的bug，CPLD获取用户设置的bug类型后，根据bug类型确定需要记录的信号，其中，每次设置的bug类型可以有多个，具体的，参见图2，为本发明实施例提供的待记录信号确定方法的流程示意图，如图2所示，步骤S10中根据所述bug类型确定待记录信号具体包括：
S11：根据bug复现过程确定关联信号。
S12：根据可能产生bug的原因，从所述关联信号中选取可疑信号作为待记录信号。
当bug发生时，需要通过复现发现bug产生的原因，但是在复现的过程中涉及到的相关信号众多，其中有些信号根据经验可以判断出与bug的产生没有关系，但是对于某些信号，我们在复现过程中不能确定是否影响bug的产生，也无法确定是其中的某些信号单独作用导致的bug还是综合作用导致的bug，因此，我们需要从复现的过程中，初步判断出可能导致此次bug的可疑信号作为待记录信号，这些可疑信号来自CPLD的内部寄存器，但CPLD内部寄存器的数量众多，这些可疑信号也可能来自多个不同的寄存器，因此，本发明实施例在采集可疑信号的时候会对CPLD内部的全部寄存器进行信号采集操作，对于不发送可疑信号的寄存器，虽然有采集操作过程，但是因为没有设定的可以信号输出，因此没有采集结果，也不需要进行记录。
参见图3，为本发明实施例提供的存储区域确定方法的流程示意图，如图3所示，步骤S20中确定存储区域具体包括；
S21：确定所述RAM的存储空间，并计算剩余存储空间。
S22：根据所述待记录信号的个数确定每次采集的所述待记录信号的占用空间。
S23：根据所述占用空间和剩余存储空间确定存储区域。
本发明所采用RAM为CPLD的内部RAM，可以将CPLD内部寄存器的数值直接进行保存，因为数据只在CPLD内部存取，因此存取效率高，且不易出现存储信息错误的情况。但是CPLD内的RAM还需要进行其他信息的存储，不能全部用来保存待记录信号，因此，我们在使用时首先需要获取RAM的信息，计算其中的剩余存储空间，然后根据每次需要采集的信号个数计算出每次存储时将会占用多少存储空间，然后结合RAM的剩余存储空间确定出用于存储的区域。
本发明实施例是通过CPLD内部的RAM实现的，为了实现本发明，需要通过CPLD内部的IP核进行功能设计(即确定RAM的存储区域，每次存储占用的空间，以及存储区域内具体存储地址的偏移量)，在进行功能设计之前需要对RAM进行例化处理，具体的，参见图4，为本发明实施例提供的RAM例化方法的流程示意图，如图4所示，步骤S30中对所述RAM进行例化具体包括：
S31：根据所述待记录信号确定数据宽度和存储深度。
S32：根据所述数据宽度和存储深度进行存储参数设置。
S33：定义存储初始位置及每次记录的地址偏移量。
S34：定义所述RAM的写通道和读通道，并设置相关参数。
在步骤3中，初步确定了RAM中的存储区域，但是我们需要对RAM进行例化之后才可以将该区域作为专用于存储寄存器信号的区域，而不会再有其他数据存入，从而影响数据的有效性。在对RAM进行例化时，我们需要根据待记录信号每次采集的大小，以及采集的个数确定数据宽度和存储深度，其中，数据宽度即为一个信号数据的长度，本实施例中设置为1bit，存储深度根据信号数据的长度(即数据宽度)及一次采集的信号个数决定，当采集信号的个数为10个时，存储的深度只少应为10bit才能保证将这个10个信号全部保存下来，当RAM的剩余内存较多时，我们可以将存储深度设置的较大，但要保证设置的存储深度应为一次存储占用空间的整数倍，从而保证每次采集的数据可以保存在连续的地址之中。
数据长度和存储深度确定之后只是确定了需要多大的存储空间，但是我们需要将选用的存取区域固定下来，因此就需要定义存储初始位置，即第一次采集到的数据所存放的位置，当我们定义的存储深度为一次存储占用空间的整数倍时，下一次采集到的信号将会存在下一个地址中，此时我们需要定义地址偏移量，用来指示信号的存储位置，其中，由于采集的信号数量以及每个信号的长度在该bug没有解决前是不变的，因此，地址偏移量也保持不变，从而我们可以定义地址偏移量为一次存储所占用空间的大小，例如，一次采集信号的数量为10个，每个信号的大小为1bit，上次的存储区域为0000H，则新采集信号的存储地址为0000H+10bit，其中10bit即为地址偏移量，需要说明的是，这仅为本发明的一示例性说明，不能代表其正常运行时的实际存储地址。
本发明实施例中存储的寄存器数据在bug发生后需要进行读取供bug问题的分析，为了保证可以同时进行写操作和读操作，分别定义了写通道和读通道，可以实现写操作和读操作的同时进行。
参见图5，为本发明实施例提供的信号采样方法的流程示意图，如图5所示，在步骤S40中对所述待记录信号进行采集具体包括：
S41：确定采样时间精度。
S42：根据所述采样时间精度设置时钟脉冲。
S43：根据所述时钟脉冲对待记录信号进行采样。
信号的采集以时钟脉冲作为触发条件，当始终脉冲到来时就采集一次信号，这样，通过控制时钟脉冲的宽度可以有效的控制信号采集的频率，可以避免过快或过慢采集。
参见图6，本发明实施例提供的采样时间精度确定方法的流程示意图，如图6所示，确定采样时间精度具体包括：
S411：获取待记录信号的脉冲频率。
S412：根据所述脉冲频率以及奈奎斯特采样定律确定采样频率。
S413：将所述采样频率取倒数即为采样时间精度。
根据奈奎斯特采样定律，当被采集信号的频率为fm时，采样频率至少为2fm，但是根据实际情况也可以设置为5fm或10fm，具体采样频率由用户自行设置，在此不做赘述。
参见图7，为本发明实施例提供的将待记录信号写入RAM的方法的流程示意图，如图7所示，步骤S50中将所述待记录信号写入所述存储区域具体包括：
S51：根据所述例化结果确定地址信号。
S52：确定触发条件，根据所述触发条件设置写使能信号。
S53：当所述写使能信号有效时将采集到的待记录信号根据所述地址信号写入对应的存储地址。
S54：所述地址信号根据所述例化结果递增。
S55：判断当前信号状态是否异常。
如果是则停止信号采集，如果否则在写使能信号有效时将采集到的待记录信号写入对应的存储地址。
其中，当所述地址信号为所述存储区域最大值时，其递增结果为存储初始位置，例如，定义的存储区域为0000H-1000H，则当信号存储至1000H之后，下一信号的存储地址调回0000H，并覆盖0000H中原来存储的信号数据。
所述判断当前信号状态是否异常具体包括：判断当前保存的信号是否为正常值。假设，某信号在一个周期内的信号传输依次为1、2、3、4、5，但如果采集到的实际数据变为了其他数值，例如1、1、1、3、2，则可以确定信号异常，此异常可能是导致bug的原因，因此，当信号异常时该异常信号作为中断信号，令时钟脉冲中断，停止信号采集，防止因为继续采集而使信号异常前的数据被覆盖。需要说明的时，当信号异常使采集信号中断后，如果系统没有宕机，则地址信号还保存有下一信号要保存的地址，当重新开始采集信号之后可以从此时地址信号保存的地址继续存储也可以从初始位置开始存储，但如果系统宕发生了宕机，则此时RAM中的数据被清除，只能重新进行例化从初始位置重新进行存储。
参见图8，为本发明实施例提供的另一种CPLD日志记录方法的流程示意图，如图8所示，本发明实施例还包括：从所述存储区域内读取保存的信号，用于bug分析。
用户可以从RAM中将存储的寄存器数据进行读取用于bug的分析，具体采用何种方式进行读取本发明不做限制。
本发明中首先确定需要记录信号的bug类型，然后根据bug在复现过程确定会涉及到的相关信号，再根据经验从相关信号中确定出可能造成bug的可疑信号并进行记录，记录时从CPLD中获取RAM信息，根据RAM的存储情况确定用于存放可疑信号的存储区域，将采集到的可疑信号进行存储，因为采集的可疑信号来自CPLD的内部寄存器，存储用的RAM也是CPLD的内部结构，因此，实现了CPLD内部数据的实时采集存储，保证了数据的正确性，当存储的信号异常时将立即停止对信号的采集和存储，因此，可以将bug产生前的寄存器的数据进行保存，便于bug产生原因的分析，提高了bug问题分析的效率。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种CPLD日志记录方法，其特征在于，包括：
获取bug类型，根据所述bug类型确定待记录信号；
获取CPLD内部RAM信息，确定存储区域；
对所述RAM进行例化；
对所述待记录信号进行采集；
将所述待记录信号写入所述存储区域。
2.根据权利要求1所述的CPLD日志记录方法，其特征在于，所述根据所述bug类型确定待记录信号具体包括：
根据bug复现过程确定关联信号；
根据可能产生bug的原因，从所述关联信号中选取可疑信号作为待记录信号。
3.根据权利要求1所述的CPLD日志记录方法，其特征在于，所述确定存储区域具体包括；
确定所述RAM的存储空间，并计算剩余存储空间；
根据所述待记录信号的个数确定每次采集的所述待记录信号的占用空间；
根据所述占用空间和剩余存储空间确定存储区域。
4.根据权利要求1所述的CPLD日志记录方法，其特征在于，所述对所述RAM进行例化具体包括：
根据所述待记录信号确定数据宽度和存储深度；
根据所述数据宽度和存储深度进行存储参数设置；
定义存储初始位置及每次记录的地址偏移量；
定义所述RAM的写通道和读通道，并设置相关参数。
5.根据权利要求1所述的CPLD日志记录方法，其特征在于，所述对所述待记录信号进行采集具体包括：
确定采样时间精度；
根据所述采样时间精度设置时钟脉冲；
根据所述时钟脉冲对待记录信号进行采样。
6.根据权利要求5所述的CPLD日志记录方法，其特征在于，所述确定采样时间精度具体包括：
获取待记录信号的脉冲频率；
根据所述脉冲频率以及奈奎斯特采样定律确定采样频率；
将所述采样频率取倒数即为采样时间精度。
7.根据权利要求1所述的CPLD日志记录方法，其特征在于，所述将所述待记录信号写入所述存储区域具体包括：
根据例化结果确定地址信号；
确定触发条件，根据所述触发条件设置写使能信号；
当所述写使能信号有效时将采集到的待记录信号根据所述地址信号写入对应的存储地址；
所述地址信号根据例化结果递增；
判断当前信号状态是否异常；
如果是则停止信号采集，如果否则在写使能信号有效时将采集到的待记录信号写入对应的存储地址。
8.根据权利要求7所述的CPLD日志记录方法，其特征在于，当所述地址信号为所述存储区域最大值时，其递增结果为存储初始位置。
9.根据权利要求7所述的CPLD日志记录方法，其特征在于，所述判断当前信号状态是否异常具体包括：判断当前保存的信号是否为正常值。
10.根据权利要求1-9任一所述的CPLD日志记录方法，其特征在于，所述方法还包括：从所述存储区域内读取保存的信号，用于bug分析。
CN201810347448.9A 2018-04-18 2018-04-18 一种cpld日志记录方法 Pending CN108549705A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810347448.9A CN108549705A (zh) 2018-04-18 2018-04-18 一种cpld日志记录方法
PCT/CN2018/112005 WO2019200878A1 (zh) 2018-04-18 2018-10-26 一种cpld日志记录方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810347448.9A CN108549705A (zh) 2018-04-18 2018-04-18 一种cpld日志记录方法

Publications (1)

Publication Number Publication Date
CN108549705A true CN108549705A (zh) 2018-09-18

Family

ID=63515204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810347448.9A Pending CN108549705A (zh) 2018-04-18 2018-04-18 一种cpld日志记录方法

Country Status (2)

Country Link
CN (1) CN108549705A (zh)
WO (1) WO2019200878A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019200878A1 (zh) * 2018-04-18 2019-10-24 郑州云海信息技术有限公司 一种cpld日志记录方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201770A (zh) * 2006-12-15 2008-06-18 大唐移动通信设备有限公司 一种系统崩溃前重要信息的保存方法及系统
CN101556551A (zh) * 2009-04-15 2009-10-14 杭州华三通信技术有限公司 设备故障日志的硬件获取系统及方法
CN102185710A (zh) * 2011-04-26 2011-09-14 中兴通讯股份有限公司 一种单板日志的管理方法及日志管理系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944796B2 (en) * 2002-06-27 2005-09-13 Intel Corporation Method and system to implement a system event log for system manageability
CN108549705A (zh) * 2018-04-18 2018-09-18 郑州云海信息技术有限公司 一种cpld日志记录方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201770A (zh) * 2006-12-15 2008-06-18 大唐移动通信设备有限公司 一种系统崩溃前重要信息的保存方法及系统
CN101556551A (zh) * 2009-04-15 2009-10-14 杭州华三通信技术有限公司 设备故障日志的硬件获取系统及方法
CN102185710A (zh) * 2011-04-26 2011-09-14 中兴通讯股份有限公司 一种单板日志的管理方法及日志管理系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019200878A1 (zh) * 2018-04-18 2019-10-24 郑州云海信息技术有限公司 一种cpld日志记录方法

Also Published As

Publication number Publication date
WO2019200878A1 (zh) 2019-10-24

Similar Documents

Publication Publication Date Title
US7797585B1 (en) System and method for handling trace data for analysis
US7802233B2 (en) Automated display of trace historical data
US7590892B2 (en) Method and system of profiling real-time streaming channels
US7603589B2 (en) Method and system for debugging a software program
US7802149B2 (en) Navigating trace data
US7546220B1 (en) System and method for preparing trace data for analysis
US20190324892A1 (en) Memory validity states in time-travel debugging
CN107193750A (zh) 一种脚本录制方法和装置
CN108664380B (zh) 一种带性能显示的执行后软件调试系统及调试方法
US20190324891A1 (en) Visualizing last/next known data values in time travel traces
US20040015880A1 (en) Method and apparatus for capturing event traces for debug and analysis
CN109254883B (zh) 一种片上存储器的调试装置及方法
CN111078515B (zh) Ssd分层日志记录方法、装置、计算机设备及存储介质
US7607047B2 (en) Method and system of identifying overlays
US7043718B1 (en) System real-time analysis tool
CN111639470B (zh) 一种处理器协同芯片的仿真测试方法、系统及相关组件
CN110990365A (zh) 一种数据同步方法、装置、服务器及存储介质
CN108549705A (zh) 一种cpld日志记录方法
CN109902000A (zh) 变速多通道调试追踪系统、方法、设备及存储介质
US4513395A (en) Apparatus and method for acquiring multiple groups of data signals from a synchronous logic system
US20070150866A1 (en) Displaying parameters associated with call statements
CN105786668A (zh) 一种基于Redhat系统下内存错误检测方法
CN109343985A (zh) 一种数据处理方法、装置及存储介质
CN106095631B (zh) 一种基于有限状态机实现的多周期非流水线cpu动态调试方法
CN110688289B (zh) 一种基于仿真的处理器性能事件动态监测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180918

RJ01 Rejection of invention patent application after publication