CN1085363A - 用于电讯网络的单元重排系统 - Google Patents

用于电讯网络的单元重排系统 Download PDF

Info

Publication number
CN1085363A
CN1085363A CN93117323A CN93117323A CN1085363A CN 1085363 A CN1085363 A CN 1085363A CN 93117323 A CN93117323 A CN 93117323A CN 93117323 A CN93117323 A CN 93117323A CN 1085363 A CN1085363 A CN 1085363A
Authority
CN
China
Prior art keywords
time
clock
mentioned
value
tln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN93117323A
Other languages
English (en)
Other versions
CN1046071C (zh
Inventor
凡尔伊·亨利·阿尔伯特·朱利娅
亨利昂·迈克尔·安德雷·罗伯特
德·索迈·迈克尔·费利芒·马德琳
鲍威尔·巴特·约瑟夫·查拉尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1085363A publication Critical patent/CN1085363A/zh
Application granted granted Critical
Publication of CN1046071C publication Critical patent/CN1046071C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/40Constructional details, e.g. power supply, mechanical construction or backplane
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649Cell delay or jitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565Sequence integrity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

用于重排区(RS)的单元重排系统。重排区有2 个输入端(Sln),通过设置在链路组(LG)中的传输链 路(TLn)与开关网络的输入线(I2n)连接,从输入端 传向开关网络输出线(N2m)的通信单元经过第一可 变时间延迟,而后,在释放到重排区输入端之前,在锁 存器中锁存第二可变时间延迟。所选择的第二可变 时间延迟应使第一和第二可变时间延迟的和实际上 等于预定时间常数。锁存器的尺寸由预定时间常数 与固定时间延迟(TD)的差决定。

Description

本发明涉及用于电讯网络中重排区域的单元重排系统,通过上述通讯网络、通讯系统的通信单元被传递出来。上述重排区至少有一个输入端和一个输出端,并且包括至少一个具有至少一条接入到所述输入端的输入线和至少一条输出线的单元开关网络。从所述输入端传向所述输出线的通信单元经过第一可变时间延迟,并且所述单元重排系统包括接在所述输出线与所述输出端之间的锁存器。并且适用于使通信单元受第二可变时间延迟影响。第二可变时间延迟被选择为对于每个通信单元,第一、第二时间延迟的总和与预定时间常数值大体相等。该预定时间常数值决定所述锁存器的尺寸。
这样的单元重排系统适用于在输出端恢复加到输入端的单元序列为已有技术,例如:在已发表的国际专利申请PCT/EP89/00941(HENRION    17)中已有披露,其中重排区仅包括一个开关网络,并且所有加到输入端的通信单元收到一个时间标志值。当这些通信单元到达输出端时,(即:在第一可变时间延迟后,不同的通信单元可能时间延迟不出,它们被锁存在锁存器中。锁存装置由重排缓冲器构成,且仅当达到预定的时间常数值后,他们才从锁存器中被放同,即在被锁存第二个可变时间延迟后被释放。
在上述已知的单元重排系统中,很明显,锁存器的尺寸与预定时间常数值成比例,即随着第一可变时间延迟的增加而增加。
如果第一可变时间延迟相对较大,例如:重排区的输入端与开关网络的输入线之间具有相对较长的传输链路引起锁存器的尺寸可能大得难以接受。
本发明的一个目的是提供上述已知类型的单元重排系统,但其中的锁存器保持合理的尺寸,尽管第一可变时间延迟相对较大。
根据本发明,上述目的可由以下步骤来达到:所述重排至少有2个所述输入端,每个通过不同的传输链路接到不同的输入线上,所述输入端和所述传输链路被设置在一个链路组中。所述通信单元被传到所述链路组的任何一个的输入端上,并且在它们从上述输入端传向上述输出线期间,至少经过一个固定传输延迟,上述固定传输延迟构成上述第一时间延迟的一部分。上述锁存器的最小尺寸由上述预定时间常数与上述固定传输延迟的差确定。
由于锁存器的尺寸与预定时间常数值成比例,所以为获得一个新的小于前者的预定常数值,通过固定传输延迟减小后者,从而使锁存器的尺寸保持一可接受的值。即使如因较长传输链路引起的固定传输延迟较大,锁存器的原先尺寸也几乎保持不变。
本发明的另一个特点是上述固定传输延迟大体上等于最小传输延迟,在最小延迟之下,任何通信单元都不能通过所述链路组路中的传输链路传输。
实际上,固定传输延迟最好设置成与容易确定的最小传输延迟相等。例如通过测量或工程设计来确定,这比理论上的绝对最小传输延迟容易确定,在理论绝对最小延迟之下,没有任何通信单元可以在重排区的输入端与输出端传输。另外可以证明,这两个最低传输延迟的差是可以忽略的。因此,最小传输延迟最好用作固定传输延迟来确定锁定器的尺寸。
在本发明的一个实施例中上述重排区包括多个由传输链路组相互连接的开关网络,并且上述固定传输延迟大体上等于上述传输链路组中固定传输延迟的总和。
在本发明的另一个实施例中,上述电讯网络包括多个串联的重排区,每个重排区包括一个同开关网络串联的传输链路的链路组。
本发明的另一个实施例是:上述重排区包括多个并行的分支,每个分支包括至少一个传输链路组,每个传输链路组同开关网络串联,并且上述固定传输延迟大体上等于每个分支的链路组中固定传输延迟之和的最小值。
多链路分布的电讯网络已为人所知,其中包括设置在与开关网络相互连接的链路组中较长的传输链路,其中的通信单元即使属于同一个网络也动态分布于链路组的传输链路中,从而获得较好的传输业务分布,例如,参见欧洲专利申请EP91201915.5(VERHILLE11),但在该公开的文件中并未提及单元重排系统。
正如前面所提及的,为了进行通信单元的重新排列,每个较后的通信单元在重排区的输入端与一个第一时间标志值相连,并且在重排区的输出端,该第一时间标志值与实际的第二时间标志值相比较从而确定一个通信单元可以从锁存器中放出来的时刻。则实际的第二时间标志值与第一时间标志值的差等于最初预定时间常数值,固定传输延迟被从该常数值中减去。
这要求用于产生时间标志值的时钟装置在重排区的输入端和输出端同时产生同样的时间标志值。
由于目前的电讯网络工作时的相位精度约为100ns(毫微秒),因此,同时产生一致的时间标志值可能是个问题,例如对一个具有长达数公里的传输链路的重排区。因为在这种情况下,几乎不可能用共用时钟装置在重排区的输入端和输出端提供时间标志值。所以一个解决方法是使用两个不同的时钟装置,第一个时钟装置位于输入端,第二个时钟装置位于输出端,显而易见,这两个时钟装置需要精确的同步。
虽然使两个时钟装置在频率上同步的方法是已知的,但它们中没有一个提到符合本申请所要求的精确的相位同步。但精确的相位同步,在目前是非常重要的,因为如果对第一、第二时间标志值没有共同的时间相位基准,即当它们在相位上不能精确关联或其相位差不能精确确定时,就不能进行准确的通信单元的重排。但从另一方面讲,只要第一第二时钟装置相位差可以确定,并不严格要求它们在频率上完全同步。
本发明的另一个目的是提供上述已知类型的单元重排系统,并且适用于多链路的地理分布的电讯网络,即能在较大重排区域内工作。
根据本发明,实现这个目的单元重排系统还可进一步包括:
-第一时钟装置产生连续的第一时间标志值,这些值在每个输入端与通信单元联系起来;
-第二时钟装置产生连续的第二时间标志值用于控制上述锁存器;
-时钟补偿装置用来补偿上述固定传输延迟和上述第一第二时钟装置之间的相移。
更详细地说,上述时钟补偿装置是作为时间标志值的函数来进行补偿的,该补偿值实际上等于时间标志偏移值和上述固定传输延迟之和。上述时间标志偏移值实际上等于分别由上述第一第二时钟同时产生的上述第一第二时间标志值之差。
这样,上述两个时钟装置的相位差可由时间标志偏移值来表示。
本发明的另一个特点是:时钟补偿装置连接在每个所述输入端之间,且传输链路也连到哪里。
根据本发明,重排区还包括缓冲器,每个缓冲器连接在所述时钟补偿器和连到它的传输线路之间。
如果重排区始于一开关节点,则此开关节之后通常包括缓冲器或者位于开关网络的输出端和其后面的传输链路之间的输出序列,由于通信单元在这个开关网络的输出口端按顺序排列,但是,在缓冲器中经过一个可变锁存延迟,因此重排网络始于开关节的输出链路而非开关节的输出端,换句话说,开关网络的输出线构成重排区的输入端,而在这种情况下,通信单元锁存在缓冲器中的延迟形成了上述第一可变延迟的一部分。
另外,在单元重排系统前面的一些相关电路通常位于开关网络的输出口端,所以时钟补偿装置最好位于这些出口端上,即在重排区的输入端。
本发明还涉及使产生连续第一时间标志值的第一时钟装置与产生连续第二时间标志值的第二时钟装置在相位上相关联的方法,上述两个时钟构成电讯网络的一部分,并且至少通过一条传输链路相互连接。
如上所述,为了解决上述单元重排中的问题,使两个时钟装置以相对较高的精度相互关联是十分重要的,这个相位关系可以存在于两个时钟装置的同步中,也可存在于确定两时钟装置相位差过程中,这个相位差将在进行单元重排时予以考虑。
根据本发明,使两个时钟相位关联的方法的特征是:所述第一时钟装置通过上述传输链路向第二时钟装置发出当时产生的第一时间标志值,而第二时钟装置在收到第一时间标志值时产生第二时间标志值,借此在第二时钟处确定一个时间标志补偿值,该补偿值实际上等于所述第二与第一时间标志值之间的差,并且是两时钟装置相位差和固定传输延迟的函数,该固定传输延迟等于在两个所述时钟装置间发送一个时间标志值所需的最小延迟。
换而言之,一旦收到第一时间标志值,上述第二时钟立刻把当时产生的第二时间标志值反回到第一时钟装置。借此,所述时间标志补偿值在第一时钟处被确定。
本方法的另一特征是:时间标志偏移值在第一时钟处确定下来,该时间标志偏移值等于所述第二时间标志值与所述一个第一时间标志值与另一个第一时间标志值之和的一半的差。所述另一个第一时间标志值是由第一时钟在收到第二时钟产生的第二时钟标志值后产生的。上述时钟偏移值对应于分别由第一第二时钟同时产生的第一第二时间标志值的差。
本方法的另一个特征是:上述固定传输延迟在上述第一时钟处确定,且实际上等于上述另一第一时间标志值与所述第一时间标志值差的一半。
在本发明中,固定传输延迟实际上等于上述时间标志补偿值与上述时间标志偏移值的差,并且每一个第一、第二时间标志值为电讯网络中的上述一个通信单元的传载,所述通信单元通过传输链路传输。
因此,本方法完全适合于上述单元重排。
上面提到的本发明的方法、其它目的和特征结合附图对实施例的描述,将更加清楚易懂。
图1显示了根据本发明所述的包括一个单元重排系统C11/C1n/C1N,CK1,R21/R2m/R2M和CK2的重排区域RS。
图2显示一个包括至少一个如图1所示的重排区的电讯网络。
图3是根据本发明的两个相位相关的时钟装置CK1和CK2的时间标志值tA1,tA2,和tB的传输时间图。
图1中的重乔区RS构成了多链路自身路线的单元开关电讯网络的一部分。通过它,通信单元或信息包以一个输入端传送到一个输出端,(未在图1中示出)。该电讯网络包括至少两个传输链路TL1/TLn/TLN相互连接的开关节N1,N2。
更详细地说,开关节N2具有节输入端I21/I2n/I2N,和节输出端O21/O2m/O2M,和异步单元开关网络SN2。该SN2有分别对应于N2的相同节输入的输入线I21/I2n/I2N和输出线N21/N2n/N2M,SN2能够把从任何一个输入端收到的通信单元传输到至少一个输出线上,SN2的每个输出线N21/N2m/N2M与相应的重排电路R21/R2m/R2M连接。该R21/R2m/R2M包括也叫作重排缓冲器的锁存器,用于在可变时间延迟内存贮通信单元(见后面说明)。重排电路R21/R2m/R2M的输出端S21/S2m/S2M与重排区RS的输出端对应,并且分别通过控制单元C21/C2m/C2M和输出序列Q21/Q2m/Q2M相串联与节输出O21/O2m/O2M相连接。最后开关节N2提供给时钟CK2来控制开关网络SN2和重排电路R21/R2m/R2M的工作。
除了输出线N11/N1n/N1N外,开关节N1与开关节N2类似。图1还显示了重排电路R11/R1n/R1N,与重排区RS相应的开关输出S11/S1n/S1N,控制单元C11/C1n/C1N,输出序列缓冲器Q11/Q1n/Q1N,节输出O11/O1n/O1N和时钟装置CK1。
目前的多链路电讯网络有一多个传输链路TL1…TLn,…,TLN,每一条连接了N1的节输出O11/O1n/O1N以及N2相应的节输入I21/I2n/I2N。这个电讯网络与欧洲专利申请EP91201915.5,(VERHILIEⅡ)中所公开的为同一类型。其中,N1的节输出O11/O1n/O1N和传输链路TL1/T1n/TLN设置成一个链路组“LG”,这意味着从N1向N2传递的通信单元动态地分布于N1的所有节输出及与之相连的传输链路上。对于同一通讯设备上的通信单元也适用。因此,更好地利用不同的通道,如,传输链路,可获得通信单元。
由于通信单元没不同路径传递,在它们通过电讯网络传输时,要经历不同的传输延迟,所以需要进行单元重排。在这个单元重排包括使重排区RS的输出端S21/S2m/S2M上的通信单元的顺序与RS的输入端S11/S1n/S1N上的通信单元一致。
基于国际专利申请PCT/EP89/00941(HENRION17)教导的,在目前情况下,适当的单元重排方法包括:
-当通信单元到达重排区RS的输入端S11/S1n/S1N的任何一个时,由时间标志发生器或由时钟装置产生一个第一时间标志值;
-在第一可变时间延迟后在重排缓冲器R21/R2m/R2M接收这个通信单元,这个第一可变时间延迟是通信单元从开关网络SN2的输入端S11/S2n/S2N向输出线N21/N2m/N2M传播所需要的。
-在第二可变时间延迟后,从重排缓冲器R21/R2m/R2M向输出端S21/S2m/S2M释放这个通信单元,第二可变时间延迟如此选择以使第一第二可变时间延迟的总和等于预定时间常数。也就是由时钟产生这样一个第二时间标志值。即,第二与第一时间标志值之差等于预定时间常数。
然而,上面提到的专利申请中,所有重排是在重排区RS中进行。RS仅包括一个开关网络SN2,即在输入端I21/I2n/I2N和输出端S21/S2m/S2M之间进行,其中,第一和第二时钟标志值是由同一时钟如CK2产生的。
从上述文件可知,重排缓冲器R21/R2n/R2M的尺寸与预定时间常数成比例,随着第一可变时变延迟的增加而增加,这个时间延迟是通信单元从开关网络S2N的输入线I21/I2n/I2N传向输出线N21/N2m/N2M所需要的。继续进行通信单元重排的可能性也随预定时间常数的增加而增加。从理论上讲,所选的预定时间常数应选择的至少等于任何通信单元从输入线I21/I2n/I2N向输入线N21/N2m/N2M传播所需的传输延迟的最大值。但是如此大的预定时间常数值将要求一个较大的重排缓冲区R21/R2m/R2M。因此实际上,所选择的预定时间常数应使重排失败的可能性小到可以忽略通信单元损失的程度,而重排缓冲区的尺寸仍可接受。重排失败是因通信单元传播引起可变时间延迟超过预定时间常数所致。另外,上述已知的重排方法与上面提及的多链路电讯网络的重排区RS无关,与包括安置在链路组LG中的较长传输链路(例如数公里长)TL1/TLn/TLN的重排区RS也无关。
但就本发明的情况而言,重排区始于节N1的开关网络SN1的输出线S11/S1n/S1N,并且除了开关网络SN2和重排电路R21/R2m/R2M外,还包括输出序列Q11/Q1n/Q1N和可以是短或长距离的传输链路TL1/T2n/TLN的一个链路组LG。
因为开关节N1,N2之间的距离可能较长,所以用两上不同时钟CK1,CK2代替上述单个共同的时钟来控制重排区的输入和输出,时钟CK1和CK2必须高程度同步相位,或需要提供附加装置来确定它们之间的相移或相位差,即它们的相位不相关。
第一时间标志值由CK1产生,通过控制单元C11/C1n/C1N和传入的通信单元相联系。每个控制单元C11/C1n/C1N与由CK1控制的RS不同的输入端S11/S1n/S1N相连。因要保持顺序的通信单元不全来自N1的某一个开关输出S11/S1n/S1N,但可以到达重排区RS的任一输入端S11/S1n/S1N,这些通信单元以相对确定的顺序排在输入端S11/S1n/S1N前,另外,这些单元在N1的不同输出序列缓冲器Q11/Q1n/Q1N经历不同时间延迟。控制单元C11/C1n/C1N需要位于输出序列缓冲器Q11/Q1n/Q1N前级,Q11/Q1n/Q1N后紧接传输链路TL1/TLn/TLN。
第二个时间标志值由时钟CK2产生,用来控制重排电路R21/R2m/R2M的操作。
正如前述,重排缓冲器R21/R2m/R2M的尺寸是由上述第一可变时间延迟的函数。就目前而言,包括由输出序列缓冲器Q11/Q1n/Q1N引起的锁定延迟,通信单元在传输链路TL1/TLn/TLN上传输引起的传输延迟和由开关网络SN2引起的延迟。如果在确定每个重排缓冲器R21/R2m/R2M尺寸时考虑到所有延迟的总和,这个尺寸将大得难以接受。
为了减小这个尺寸,第一可变时间延迟理论上可以减小到绝对最小传输延迟,在此最小值之下,任何通信单元都不能从RS的输入端S11/S1n/S1N传递到SN2的输出线N21/N2m/N2M。而实际中,理论绝对最小传输延迟由最小传输延迟代替。在此最小值之下,没有任何通信单元可以在传输链路TL1/TLn/TLN中传输。即分别在节输出O11/O1n/O1N和节输入I21/I2n/I2N之间传输。该最小传输延迟比绝对最小传输延迟易容得到(例如通过测量和工程设计)。这样的近似是可以接受的。在以后的说明中,最小传输延迟将由固定传输延迟TD代替。
由CK1产生的第一时间标志值,因此由固定传输延时TD补偿,这是在控制单元C11/C1n/C1N中提供的时间标志补偿电路中进行的(未详细绘出)。每次,时间标志补偿电路C11/C1n/CiN把固定传输延迟TD加到由CK1产生的第一时间标值上,以响应分别接在那里的传输线TL1/TLn/TLN。
时间标志补偿电路有可能位于传输链路TL1/TLn/TLN与开关网络SN2的输入端I21/I2n/I2N之间,而非仅在控制单元C11/C1n/C1N中。而在这种情况下,需要对通信单元进行两种处理:一个是在控制单元C11/C1n/C1N中把第一时标值与通信单元联系在一起,另一个是在分离的时间标志补偿电路修正这些第一时间标志值。
另一个解决方法是在重排电路R21/R2m/R2M中设置一共用时间标志补偿电路。虽然本方法就N1和N2间单传输链路而言是等效过程,但对于N1和N2间传输链路TL1/TLn/TLN的一个传输链路组LG来说,几乎是不可能的。在这种情况下,如果一个方法忽视了通信单元从SN2的哪一个输入线I21/I2n/I2N传入,即忽视了在到达这个输入线之前经过哪个固定延迟,也就无法知道对每一个通信单元施以何种时间标志补偿,结果,始于重排区R21/R2m/R2M前的重排结构也就失去了意义。唯一的可能是考虑一个最小传输延迟TD,它是所有对应于链路组LG中每条链路TL1/TLn/TLN的固定传输延迟中最小的,结果节N2所有重排缓冲器的尺寸,由一个最小固定传输延迟TD决定。大小一样,但未充分发挥作用。
到现在为止,考虑了两个时钟CK1、CK2的相位,从现在开始,将解释如何补偿时钟间相移或相位差,即当时钟相位不关联时。
图2所示的一个包括几个位于输入端IN和输出端OUT之间的重排区RS1、RS2的电讯网络,例如,开关网络N2的节输出O2m。该网络包括三个平行的分支,通过它通信单元可以从IN传到OUT。每个分支包括至少一条传输链路或标有前缀“L”的传输链路组,和标有前缀“N”的开关节,通讯网络中的第一个N1和最后一个N2为开关节的三个分支共用。
图2所示电讯网络中,第一个重排区RS1仅包括开关节N1。由于通信单元从单节输入IN,从开关输出端S11/S1n/S1N中任何一个输出,并进而传到设置在线路组LGI中的节输出端O11/O1n/O1N,所以在1N与S11/S1n/S1N之间的第一个重排区RS1与前面提及的国际专利PCT/EP89/00941中申请描述的类似。另外,虽然通信单元动态分布于开关输出端S11/S1n/S1N上,它们在这些输出端上呈现出相对正确的顺序。
需是注意的是,除了单节输入外,Q11/O1n/O1N也可能由分别设置在N1中的几个链路组的节输出端L13/L15/L17组成。这些线路组L13/L15/L17在一起构成N1输出端的链路组LGI。同理上述可用于相应的开关输出端S11/S1n/S1N。
电讯网络的第二个重排区RS2包括三个平行分支,第一分支由L13,N3,L34,N4,L42,N2串联而成,第二分支包括L15,N5,L56,N6,L62和N2,第三分支包括L17,N7,L72,N2,链路组L42,L62和L72设置在较大一些的链路组LG0中到达N2的节输入。
第二个重排区RS2的输入端是N1中开关网络的开关输出端S11/S1n/S1N,RS2的输出是N2中开关网络的输出。RS2开关输出与N1,N2中开关网络未在图2中标出,在RS2内,不需给开关节提供用于把第一时间标志与每个通信单元联系起来的控制单元,仅需给开关节N2提供由第二时间标志值控制的重排电路RS2m。
在另一实施例中,给电讯网络提供由RS1和RS2串联结合构成的单独的重排区。在这样的端/端单元重排系统中,仅需给节N1提供把第一时间标志值与每个到达单输入端IN的通信单元联系在一起的控制单元。
在一两个重排区的后一种情况中,所述的固定传输延迟TD等于最小固定传输延迟,这是在下列三者中最小的,即串联的L13,L34和L42最低延迟的总和;串联的L15,L56,和L62最低延迟的总和,串联的L17和L72的最低延迟的总和。
在另一方向,第二个重排区RS2也要由几个较小的重排区代替,每个小重排区包括一个链路组L和一个开关节N,即L13、N3;L34,N4;L42,N2;L15、N5;L56、N6,L62、N2;L17,N7;L72、N2。这种区对区的单元重排系统中,需要给每个开关节提供重排电路,但它具有下列优点:每个开关节N3,N4,N5,N6,N7和N2的重排缓冲器的尺寸小于前述开关节N2的单重排缓冲器。就目前情况而言,由于平行分支结构,这个区对区的单元重排系统不易实现。但是在本网络简化的结构中(未在图上详细示出),例如仅包括一个重排区的支路N1;L13,N3;L34,N4和L42,N2相串联。每个开关节N1、N3、N4和N2可拥有自己的重排电路。在这样一简单的区区单元重排系统中,考虑到固定传输延迟TD的影响,通信单元的重排是在每个重排电路中进行的。TD是所有通信单元通过构成重排区一部分的链路组L(即L13,L34,L42)中每根链路产生的传输延迟中最小的。
正如前面提到的,并再次参见图1,除由固定传输延迟TD在重排区RS的输入端S11/S1n/S1N与输出端S21/S1m/S1M之间的补偿绝对传输延迟,以保持重排缓冲器R21/R2m/R2M为可以接受尺寸的必要性外,地理分布的电讯网络产生了另一问题。事实上,因为链路组LG的较长传输链路TL1/TLn/TLN,很难提供一个能同时钟装置产生相位高度同步的相位基准,即在时间标志补偿电路和重排电路R21/R2m/R2M处产生100ns典型相位差。因此提供了两个时钟CK1,CK2。CK1与节N1的控制单元C11/C1n/C1N相连,CK2与节N2的重排电路R21/R2m/R2M相连。而个时钟在频率上,两非相位上同步,它们相互之间的相移需要确定,以获得一致的时间标志值。CK1,CK2之间的相差或相移由时间补偿值或偏移值(TOC)表达,下面详述之。
在随后的描述中,将仅以图1中一个重排区RS为例了说明单元重排机理,这个说明很容易扩展到更复杂的电讯网络中(如图2所示的),要么用区/区单元重排,要么端1端单元重排,或兼而有之。
上述两个问题,即:传输延迟的补偿和两个时钟相位差的确定或校正,通常的解决方法是适当地修正时钟CK1产生的并在输入端S11/S1n/S1N处与通信单元相关的第一时间标志值,这种修正应该补偿固定传输延迟TD和时间标志偏移值TOC。
固定传输延迟TD可以通过网络工程设计获得,即把TD当作传输链路TL1/TLn/TLN物理长度的函数来计算,或通过初始化时间的测量获得,即,在测量的传输链路TL1/TLn/TLN上没有通信单元传递,在输出序列缓冲器Q11/Q1n/Q1N没有锁定延迟时测量。
为了确定时间标志偏移值,可以通过不同的方法,下面将分别讨论。
第一种方法是使时钟CK1,CK2在相位和频率上相同步,时间标志偏移值TOC将趋于零,因为同时,相同的时间标志值可在网络的任一点获得。然而正如上面所说的,实际上难以实现。因为较高精度的相位要求,如100ns,和节N1,N2间长的传输链路,如数公里长。
第二种方法是在初始化时间,使时钟CK1,CK2在频率上同步并确定它们的相差或相移,即如补偿时间标志偏移值TOC。初始化时间基于工程预设计的网络参数。然而,如果工程预设计情况很复杂,则预初始化和随后的对电讯网络时钟相移的监测实际上否定了这种方法。
第三种也是最好的一个方法是确定CK1,CK2的相移,CK1,CK2即可同步也可异步。实际上并不严格要求CK1,CK2在频率上完全同步,只要能确定能他们间的相移。在该方法中,时钟CK1、CK2间相移的测量是准连续的,并且不需工程预设计。
一种测量时钟CK1、CK2间的相差并随后确定时间标志补偿TTC的方法,以此获得对传输延迟和相移的共同补偿。图3所示为时钟CK1、CK2发出的时间标志值的例子。
在这个例子中,测量是A、B两处进行,A和对应于图1中传输线TL1/TLn/TLN传输末端,即:开关节N1的输出端O11/O1n/O1N。B处对应于传输链路TL1/TLn/TLN的接收末端,即:开关网络SN2的输入线I21/I2n/I2N。
需要注意的是A点最好对应于开关输出端S11/S1n/S1N,因为由CK1控制的控制单元C11/C1n/C1N已在那个位置上了。然而测量仅在通信网络预初始化时间(即,没有通信量)时才能有效进行,以便使可变锁定延迟在输出序列缓冲器Q11/Q1n/Q1N中减小为零。
在图3所示的例子中,在测量开始时,时钟CK1在A处产生时间标志值O,同时时钟CK2在B处产生时间标志值25。在本例中,时间标志抵消值因此等于25,固定传输延迟设置为35,结果,等于时间标志偏移值和固定传输延迟和的时间标志补偿值TTC等于60。关系式如下:
TTC=TOC+TD    (1)
通过用作载体的通讯单元在传输链路TL1/TLn/TLN上的传输,时钟CK1,CK2互换时间标志值。例如当时钟CK1产生一个第一时间标志值tA1=30,tA1被传向CK2。当接到tA1后,CK2产生第二时间标志值tB=90,并马上将该值返回给CK1。接到tB后,CK1产生另一个时间标志值tA2=100。
在A处,时间标志偏移值TOC被确定为:
TOC=tB-(tA1+tA2)/2    (2)
固定传输延迟TD被确定为
TD=(tA2-tA1)/2    (3)
在A和B点,时间标志补偿值确定为
TCC=tB-tA1    (4)
TOC与TD的值能同样的在B处得到。这个过程很明了,易须赘述。
如果时钟CK1、CK2的在频率上同步,上述测量仅需进行一次,例如在初始化阶段。但如果CK1,CK2工作在异步状态,连续变化的频率差要求可变相位补偿参数,并且上述测量要周期地重复。
正如前述,测量不应受任何明显变化的延迟成份的影响,例如,返回时间标志值前在输出序列缓冲器中的锁定延迟。另外,假设在预定传输链路上,从A到B和从B到A的传输延迟是一样的。当仅仅时间标志补偿TTC用于同时补偿时间标志偏移值与从A到B的固定传输延迟时才勿需所假设。
尽管前面已经通过特定的设备,描述了本发明的原理。需要说明的是:上述描述仅仅是例子而非对发明范围的限定。

Claims (17)

1、一种用于电讯网络重排区域(RS)的单元重排系统通过该网络传输通信单元。上述重排区区至少有一个输入端(S″/S1n/SIN)和一个输出端(S21/S2m/S2M),以及包括至少一个开关网络(SN2),该开关网络至少有一根接到所述输入端的输入线(I21/I2n/I2N)和至少一根输出线(N21/N2m/N2M),从重排区的上述输入端向输出端传递的通信单元经过第一可变时间延迟,且上述单元重排系统(C11/C1n/CIN,CK1;R21/R2m/R2M,CK2)包括锁存器(R21/R2m/R2M),锁存器连接在开关网络输出线与重排区RS的输入端之间,并且使上述通信单元经历第二可变时间延迟,所选择的第二可变时间延迟应使上述第一、第二可变时间延迟的和大致等于预定时间常数值,该常数决定上述锁定器的尺寸。
其特征为:上述重排区(RS)至少有输入端(S11/S1n/S1N)中的2个,每个输入端通过不同的传输链路(TL1/TLn/TLN)与不同的输入线(I21/I2n/I2N)连接。上述输入端和传输链路设置在一个链路组(LG)中;上述通信单元被加到链路组的输入端中的任何一个,且在从上述输入端向输出端(N21/N2m/N2M)传输中,经过至少一个固定时间延迟(TD),上述固定时间延迟构成第一可变时间延迟的一部分。上述锁存器(R21/R2n/R2M)的最小尺寸由上述预定时间常数值和固定时间延迟的差决定。
2、根据权利要求1的单元重排系统,其特征在于:上述固定传输延迟(TD)实际等于最低传输延迟,在最低传输延迟以下,任何通信单元都不能在链路组(LG)中的传输链路(TL1/TLn/TLN)上传递。
3、根据权利要求1的单元重排系统,其特征在于:重排区域包括多个由传输链路组(L13,L34,L42)相互连接的开关网络(N1,N3,N4,N2),固定传输延迟(TD)实际上等于上述链路组中所有固定传输延迟的总和。
4、根据权利要求1的单元重排系统,其特征在于:所述电讯网络包括多个串联的重排区(L13/N3,L34/N4,L42/N2),每个重排区包括与开关网络(N3,N4,N2)串联的传输链路的一个链路组(L13,L34,L42)。
5、根据权利要求1的单元重排系统,其特征在于:上述重排区包括多个并联分支(N1,L13/LN3,L34/N4,L42/N2;N1,L15/N5,L56/N6,L62/N2;N1,L17/N7,L72/N2),每个分支包括传输链路的至少一个链路组(LG14,L13,L34,L42;L15,L56,L62;L17,L72;LGO),每个链路组与开关网络(N1,N3,N4,N2;N1,N5,N6,N2;N1,N7,N2)串联,上述固定传输延迟(TD)实际上等于各个分支的链路组中固定延迟总和中的最小值。
6、根据前面任何一项权利要求的单元重排系统,其特征在于:上述开关网络(SN2)可以从任何一个输入线(I21/I2n/I2N)向输出线(N21/N2m/N2M)中至少一个传递通信单元。
7、根据权利要求1的单元重排系统,其特征在于:所述单元重排系统(C11/C1n/C1N,CK1,R21/R2m/R2M,CK2)还包括:
-产生连续的第一时间标志值的第一时钟装置CK1,这些第一时间标志值(tA1,tA2)在每个上述输出端(S11/S1n/S1N)与上述通信单元相联;
-产生连续的第二时间标志值(tB)的第二时钟装置CK2,用于控制锁存器(R21/R2m/R2M);以及
-时钟补偿装置(C11/C1n/C1N)用于补偿固定传输延迟(TD)和上述第一第二时钟间的相移。
8、根据权利要求7的单元重排系统,其特征在于:上述时钟补偿器(C11/C1n/C1N)进行的补偿是时间标志补偿值(TTC)的函数,TTC实际上等于时间偏移值(TOC)与固定时间延迟(TD)的和,所述时间偏移值(TOC)实际上等于分别由时钟(CK1,CK2)同时产生的第一第二时间标志值的差。
9、根据权利要求7的单元重排系统,其特征在于:时间补偿装置(C11/C1n/C1N)连接在每个上述输入端(S11/S1n/S1N)和传输链路(TL1/TLn/TLN)之间。
10、根据权利要求9的单元重排系统,其特征在于:重排区(RS)还包括缓冲器(Q11/Q1n/Q1N),每个缓冲器连接在上述时钟补偿器(C11/C1n/C1N)和传输链路(TL1/TLn/TLN)之间。
11、使第一第二时钟相位相关的方法,其中:
第一时钟(CK1)产生连续的第一时间标志值(tA1,tA2),第二时钟(CK2)产生连续的第二时间标志(tB),所述两个时钟装置构成电讯网络的一部分,并由至少一条传输链路(TL1/TLn/TLN,LG)相互连接,其特征在于:上述第一时钟(CK1)将当时所产生的第一时间标志值(tA1)通过传输链路(TL1/TLn/TLN)发送到上述第二时钟(CK2),第二时钟在收到第一时钟标志值(tA1)后产生第二时间标志值(tB),由此,时间标志补偿值(TTC)在上述第二时钟处(B)被确定,所述时间标志补偿值(TTC)实际上等于第二第一时间标志值的差,并且是第一第二时钟相移和固定传输延迟(TD)的函数,该固定传输延迟(TD)等于时钟间传输时间标志值所需最低传输延迟。
12、使第一第二时钟相位相关的方法,其中:
第一时钟(CK1)产生连续的第一时间标志值(tA1,tA2),第二时钟(CK2)产生连续的第二时间标志(tB),所述两个时钟装置构成电讯网络的一部分,并由至少一条传输链路(TL1/TLn/TLN,LG)相互连接,其特征在于:上述第一时钟(CK1)将当时所产生的第一时间标志值(tA1)通过传输链路(TL1/TLn/TLN)发送到上述第二时钟(CK2),当第二时钟收到第一时间标志值(tA1)后立即将当时产生的第二时间标志值(tB)返回给第一时钟,由此,在第一时钟处(A)确定一个时间标志补偿值(TTC),所述时间标志补偿值(TTC)实际上等于第二与第一时间标志值的差,并且是第一、第二时钟相移和固定传输延迟(TD)的函数,该固定传输延迟(TD)等于时钟间传输时间标志值所需最低传输延迟。
13、根据权利要求12的方法,其特征在于:上述第一时钟(CK1)向自上述第二时钟(CK2)传送第一时间标志值(tA1)和第二时钟向第一时钟传送第二时间标志值(tB),使用同一传输链路(TL1/TLn/TLN),因此使对于传送第一、第二时间标志值的固定传输延迟基本上是一样的。
14、根据权利要求12的方法,其特征在于:时间标志偏移值(TOC)是在第一时钟(CK1)处(A)被确定的,该时间偏移值实际等于第二时间标值(TB)与第一时间标志值(tA1)和另一个第一时间标志(tA2)之和的一半的差。(tA2)是第一时钟在收到第二时钟(CK2)传来的第二时间标志值后产生的,该时间标志偏移值对应于由时钟(CK1,CK2)同时产生的第一与第二时间标志值的差。
15、根据权利要求14的方法,其特征在于:所述固定传输延迟(TD)在第一时钟(CK1)处(A)被确定,它实际上等于另一个时间标志值(tA2)和所述第一时间标志值(tA1)差的一半。
16、根据权利要求15的方法,其特征在于:所述固定传输延迟(TD)实际上等于时间标志补偿值(TTC)和时间标志偏移值(TOC)的差。
17、根据权利要求11-16的方法,其特征在于:第一和第二时间标志值(tA1,tB)由电讯网络的通信单元传载,所述通信单元在传输链路(TL1/TLn/TLN)上传输。
CN93117323A 1992-09-18 1993-09-17 用于电信网络的信元重排系统 Expired - Fee Related CN1046071C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92202866.7 1992-09-18
EP92202866A EP0587944B1 (en) 1992-09-18 1992-09-18 Cell resequencing system for a telecommunication network

Publications (2)

Publication Number Publication Date
CN1085363A true CN1085363A (zh) 1994-04-13
CN1046071C CN1046071C (zh) 1999-10-27

Family

ID=8210921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93117323A Expired - Fee Related CN1046071C (zh) 1992-09-18 1993-09-17 用于电信网络的信元重排系统

Country Status (9)

Country Link
US (1) US5491728A (zh)
EP (1) EP0587944B1 (zh)
JP (1) JPH06205476A (zh)
CN (1) CN1046071C (zh)
AU (2) AU671472B2 (zh)
CA (1) CA2106418A1 (zh)
DE (1) DE69225592T2 (zh)
ES (1) ES2115636T3 (zh)
RU (1) RU2142204C1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI104672B (fi) * 1997-07-14 2000-04-14 Nokia Networks Oy Kytkinjärjestely
US6246684B1 (en) * 1997-12-24 2001-06-12 Nortel Networks Limited Method and apparatus for re-ordering data packets in a network environment
JP3616247B2 (ja) * 1998-04-03 2005-02-02 株式会社アドバンテスト Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
KR100279949B1 (ko) * 1998-12-28 2001-02-01 윤종용 셀 재배열 버퍼
US6757284B1 (en) * 2000-03-07 2004-06-29 Cisco Technology, Inc. Method and apparatus for pipeline sorting of ordered streams of data items
US6907041B1 (en) * 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
US6728211B1 (en) * 2000-03-07 2004-04-27 Cisco Technology, Inc. Method and apparatus for delaying packets being sent from a component of a packet switching system
US6359888B1 (en) * 2000-07-05 2002-03-19 Coactive Networks, Inc. Method for detecting invalid packets by rewriting transaction identifers
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US6934760B1 (en) * 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
GB0118196D0 (en) 2001-07-26 2001-09-19 Zarlink Semiconductor Ltd Apparatus for switching time division multiplex channels
KR100747464B1 (ko) 2002-01-05 2007-08-09 엘지전자 주식회사 고속하향링크패킷접속(hsdpa)시스템을 위한타이머를 이용한 교착상황 회피방법
US6717927B2 (en) 2002-04-05 2004-04-06 Interdigital Technology Corporation System for efficient recovery of node B buffered data following serving high speed downlink shared channel cell change
US7706405B2 (en) 2002-09-12 2010-04-27 Interdigital Technology Corporation System for efficient recovery of Node-B buffered data following MAC layer reset
US7289508B1 (en) * 2003-03-12 2007-10-30 Juniper Networks, Inc. Systems and methods for processing any-to-any transmissions
US7586917B1 (en) 2003-09-30 2009-09-08 Juniper Networks, Inc. Systems and methods for re-ordering data in distributed data forwarding
DE102004018200A1 (de) * 2004-04-15 2005-11-10 Deutsche Thomson-Brandt Gmbh Verfahren zum Verarbeiten einer Folge von Datenpaketen in einer Empfängervorrichtung sowie Empfängervorrichtung
US8675665B2 (en) * 2007-09-14 2014-03-18 Nec Corporation Clock synchronization system, its method and program
EP2311246B1 (en) * 2008-07-07 2018-05-30 Telefonaktiebolaget LM Ericsson (publ) Real time correlation of parallel charging events
CN105230089B (zh) 2013-01-31 2019-05-03 马维尔国际贸易有限公司 用于时钟补偿的方法和通信设备
CN103973592B (zh) * 2014-05-16 2017-12-05 华为技术有限公司 信元处理方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438415B1 (en) * 1989-08-09 1995-01-18 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Resequencing system for a switching node
EP0519954B1 (en) * 1990-03-16 1995-09-27 Newbridge Networks Corporation Digital data transmission system
FR2661297B1 (fr) * 1990-04-18 1993-02-12 Alcatel Radiotelephone Circuit de multiplexage de signaux d'horloge.
US5177739A (en) * 1990-04-20 1993-01-05 Racal Data Communications, Inc. Multiport - multipoint digital data service
US5347512A (en) * 1993-09-17 1994-09-13 Rockwell International Corporation Telecommunication system with delay data buffer and method

Also Published As

Publication number Publication date
AU5468096A (en) 1996-08-01
CA2106418A1 (en) 1994-03-19
JPH06205476A (ja) 1994-07-22
EP0587944A1 (en) 1994-03-23
ES2115636T3 (es) 1998-07-01
AU4607493A (en) 1994-03-24
AU671472B2 (en) 1996-08-29
RU2142204C1 (ru) 1999-11-27
AU689039B2 (en) 1998-03-19
CN1046071C (zh) 1999-10-27
DE69225592D1 (de) 1998-06-25
DE69225592T2 (de) 1998-09-10
US5491728A (en) 1996-02-13
EP0587944B1 (en) 1998-05-20

Similar Documents

Publication Publication Date Title
CN1046071C (zh) 用于电信网络的信元重排系统
EP2183886B1 (en) Delay management for distributed communications networks
US9860614B2 (en) System and method for hybrid photonic electronic switching
CN103392317B (zh) 路由器和交换机架构
WO2016054967A1 (en) System and method for commutation in photonic switching
US20160044393A1 (en) System and Method for Photonic Networks
CN1343335A (zh) 弹性接口装置及其方法
EP0770295A4 (en) NETWORK ARCHITECTURE WITH FAST MEDIATION
US20090262744A1 (en) Switching network
CN102231864A (zh) 基于光码字标签的光分组组播发送、接收方法及其装置
CN101202634B (zh) 提高带宽利用率的单板和数据传输系统以及方法
CN1165135C (zh) 通信网络、其操作方法、节点、和从通信网络中去除期满分组的方法
EP1473962A3 (en) System and method for WDM communication with interleaving of optical signals for efficient wavelenth utilization
US6834058B1 (en) Synchronization and alignment of multiple variable length cell streams
EP1223697A2 (en) Network device and method for delay compensation of data packets
CN105282036A (zh) 一种路由节点、路由交换方法及系统
CN105634938B (zh) 一种用于软件定义网络的数据双路径备份传输方法
CN101159694B (zh) 一种ip共享的分布式系统避免分片重组失败的方法
Liu et al. WRH-ONoC: A wavelength-reused hierarchical architecture for optical network on chips
JP2005045626A (ja) データ転送システム及びそれに用いるマルチキャスト転送方法
CN102946357A (zh) 组播转发表项的下发方法及设备
CN110430146A (zh) 基于CrossBar交换的信元重组方法及交换结构
JPH11259386A (ja) ネットワークシステム
KR100252506B1 (ko) 중첩된 프로세스 그룹 환경에서의 멀티캐스팅을 위한 전체 순서화 방법
Présent et al. An optimal solution for ATM switches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee