CN108509355A - 一种用于SSD的SLC Cache的方法和装置 - Google Patents

一种用于SSD的SLC Cache的方法和装置 Download PDF

Info

Publication number
CN108509355A
CN108509355A CN201810279074.1A CN201810279074A CN108509355A CN 108509355 A CN108509355 A CN 108509355A CN 201810279074 A CN201810279074 A CN 201810279074A CN 108509355 A CN108509355 A CN 108509355A
Authority
CN
China
Prior art keywords
writing area
slc
writing
tlc
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810279074.1A
Other languages
English (en)
Inventor
孙成昆
黄华坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Beijing Legend Core Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Legend Core Technology Co Ltd filed Critical Beijing Legend Core Technology Co Ltd
Priority to CN201810279074.1A priority Critical patent/CN108509355A/zh
Publication of CN108509355A publication Critical patent/CN108509355A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种用于SSD的SLC Cache的方法和装置，通过本申请实施例提供的一种用于SSD的SLC Cache的方法和装置，通过获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。解决了现有技术中TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求的技术问题，实现了在该模式下，可以保证持续写入性能达到TLC的最大速度，在达到最大性能的同时，确保了最小可能的数据丢失的技术效果。

Description

一种用于SSD的SLC Cache的方法和装置
技术领域
本发明涉及计算机技术领域，尤其涉及一种用于SSD的SLC Cache的方法和装置。
背景技术
由于NAND Flash技术的成熟与普及，固态硬盘变得越来越稳定可靠，相比于传统硬盘巨大的性能优势，固态硬盘逐渐取代传统硬盘。
随着固态硬盘的大量应用，尤其是TLC NAND的快速成熟，越来越多的固态硬盘开始使用TLC NAND，但是TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求。
发明内容
本发明实施例提供了一种用于SSD的SLC Cache的方法和装置，解决了现有技术中TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求的技术问题，实现了在该模式下，可以保证持续写入性能达到TLC的最大速度，在达到最大性能的同时，确保了最小可能的数据丢失的技术效果。
鉴于上述问题，提出了本申请实施例以便提供一种用于SSD的SLC Cache的方法和装置。
第一方面，本发明提供了一种用于SSD的SLC Cache的方法，所述方法包括：获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
优选的，所述方法还包括：如果所述第二写入区域的TLC块写入完成，则擦除与所述TLC同时写入的SLC块。
优选的，所述方法还包括：如果Host数据写操作选择PE较少的所述第二写入区域中的SLC块，继续SLC块和TLC块同时写入。
优选的，所述方法还包括：如果Host数据写操作停止，则将所述第一写入区域的有效数据搬到所述第二写入区域中的TLC块中；
优选的，所述方法还包括：如果在所述第二写入区域同时写入过程中发生异常掉电，则擦除未关闭的TLC块，在重建掉电时写入的SLC块即可。
第二方面，本发明提供了一种用于SSD的SLC Cache的装置，所述装置包括：
第一获得单元，所述第一获得单元用于获得动态大小的SLC Cache区域；
第一分区单元，所述第一分区单元用于将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
第一写入单元，所述第一写入单元用于如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
第二写入单元，所述第二写入单元用于如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
优选地，所述装置还包括：
第一擦除单元，所述第一擦除单元用于如果所述第二写入区域的TLC块写入完成，则擦除与所述TLC同时写入的SLC块。
优选地，所述装置还包括：
第三写入单元，所述第三写入单元用于如果Host数据写操作选择PE较少的所述第二写入区域中的SLC块，继续SLC块和TLC块同时写入。
优选地，所述装置还包括：
第一搬运单元，所述第一搬运单元用于如果Host数据写操作停止，则将所述第一写入区域的有效数据搬到所述第二写入区域中的TLC块中；
优选地，所述装置还包括：
第四写入单元，所述第四写入单元用于如果在所述第二写入区域同时写入过程中发生异常掉电，则擦除未关闭的TLC块，在重建掉电时写入的SLC块即可。
第三方面，本发明提供了一种用于SSD的SLC Cache的装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现以下步骤：获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：
本申请实施例提供的一种用于SSD的SLC Cache的方法和装置，通过获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。解决了现有技术中TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求的技术问题，实现了在该模式下，可以保证持续写入性能达到TLC的最大速度，在达到最大性能的同时，确保了最小可能的数据丢失的技术效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
图1为本发明实施例中一种用于SSD的SLC Cache的方法的流程示意图；
图2为本发明实施例中一种用于SSD的SLC Cache的装置的结构示意图。
附图标号说明：总线300，接收器301，处理器302，发送器303，存储器304，总线接口306。
具体实施方式
本发明实施例提供了一种用于SSD的SLC Cache的方法和装置，本发明提供的技术方案总体思路如下：获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。解决了现有技术中TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求的技术问题，实现了在该模式下，可以保证持续写入性能达到TLC的最大速度，在达到最大性能的同时，确保了最小可能的数据丢失的技术效果。
下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
为了更清楚公开本申请实施例所提供的一种3D打印人工骨的制造方法，下面介绍一些术语。
SLC，Single-Level Cell单层存储单元，一种NAND存储方式。SLC的特点是成本高、容量小、速度快，而MLC的特点是容量大成本低，但是速度慢。
TLC Triple-Level Cell三层存储单元，与MLC相比容量更大，成本更低，缺点是速度慢，需要三次写入。
NAND是计算机闪存设备，是一种比硬盘驱动器更好的存储方案，在不超过4GB的低容量应用中表现得犹为明显。NAND闪存是一种非易失性存储技术，即断电后仍能保存数据。NAND闪存的发展目标就是降低每比特存储成本、提高存储容量。
cache.高速缓冲存储器一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM存储器速度快，所以当RAM的访问速度低于微处理器的速度时，常使用高速缓冲存储器。
实施例一
图1为本发明实施例中一种用于SSD的SLC Cache的方法的流程示意图。如图1所示，所述方法包括：
步骤110：获得动态大小的SLC Cache区域；
具体而言，SLC Cache大小根据NAND PE动态调整，可以提供最大的SSD写性能；
步骤120：将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
步骤130：如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
步骤140：如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
进一步的，所述方法还包括：如果所述第二写入区域的TLC块写入完成，则擦除与所述TLC同时写入的SLC块。
进一步的，所述方法还包括：如果Host数据写操作选择PE较少的所述第二写入区域中的SLC块，继续SLC块和TLC块同时写入。
进一步的，所述方法还包括：如果Host数据写操作停止，则将所述第一写入区域的有效数据搬到所述第二写入区域中的TLC块中；
进一步的，所述方法还包括：如果在所述第二写入区域同时写入过程中发生异常掉电，则擦除未关闭的TLC块，在重建掉电时写入的SLC块即可。
具体而言，由于SLC Cache分为两个区域，当所述Host数据同时写入数据较少时，所述Host数据直接写入SLC Cache，保证了SSD很高的写性能；当所述Host数据写入大量的数据时，此时SLC直接写入区已满，所述Host数据端数据进入SLC和TLC同时写入的模式，如果在该区域的SLC块被写满，由于相应的TLC已完成写入，SSD会擦除已写的SLC数据，开始下一个写入循环。在该模式下，可以保证持续写入性能达到TLC的最大速度。同时由于同时写入TLC和SLC区域，当发生异常掉电时，仅需要重建SLC区域的数据即可，不需要复杂的TLC区域重建工作，在达到最大性能的同时，确保了最小可能的数据丢失。
实施例2
基于与前述实施例中一种用于SSD的SLC Cache的方法同样的发明构思，本发明还提供一种用于SSD的SLC Cache的装置，如图2所示，包括：
第一获得单元，所述第一获得单元用于获得动态大小的SLC Cache区域；
第一分区单元，所述第一分区单元用于将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
第一写入单元，所述第一写入单元用于如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
第二写入单元，所述第二写入单元用于如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
进一步的，所述装置还包括：
第一擦除单元，所述第一擦除单元用于如果所述第二写入区域的TLC块写入完成，则擦除与所述TLC同时写入的SLC块。
进一步的，所述装置还包括：
第三写入单元，所述第三写入单元用于如果Host数据写操作选择PE较少的所述第二写入区域中的SLC块，继续SLC块和TLC块同时写入。
进一步的，所述装置还包括：
第一搬运单元，所述第一搬运单元用于如果Host数据写操作停止，则将所述第一写入区域的有效数据搬到所述第二写入区域中的TLC块中；
进一步的，所述装置还包括：
第四写入单元，所述第四写入单元用于如果在所述第二写入区域同时写入过程中发生异常掉电，则擦除未关闭的TLC块，在重建掉电时写入的SLC块即可。
前述图1实施例1中的一种用于SSD的SLC Cache的方法的各种变化方式和具体实例同样适用于本实施例的一种用于SSD的SLC Cache的装置，通过前述对一种用于SSD的SLCCache的方法的详细描述，本领域技术人员可以清楚的知道本实施例中一种用于SSD的SLCCache的装置的实施方法，所以为了说明书的简洁，在此不再详述。
本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：
本申请实施例提供的一种用于SSD的SLC Cache的方法和装置，通过获得动态大小的SLC Cache区域；将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。解决了现有技术中TLC NAND编程速度小于MLC，无法满足用户对SSD写入速度的要求的技术问题，实现了在该模式下，可以保证持续写入性能达到TLC的最大速度，在达到最大性能的同时，确保了最小可能的数据丢失的技术效果。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种用于SSD的SLC Cache的方法，其特征在于，所述方法包括：
获得动态大小的SLC Cache区域；
将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
如果所述第二写入区域的TLC块写入完成，则擦除与所述TLC同时写入的SLC块。
3.如权利要求1所述的方法，其特征在于，所述方法还包括：
如果Host数据写操作选择PE较少的所述第二写入区域中的SLC块，继续SLC块和TLC块同时写入。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
如果Host数据写操作停止，则将所述第一写入区域的有效数据搬到所述第二写入区域中的TLC块中。
5.如权利要求1所述的方法，其特征在于，所述方法还包括：
如果在所述第二写入区域同时写入过程中发生异常掉电，则擦除未关闭的TLC块，在重建掉电时写入的SLC块即可。
6.一种用于SSD的SLC Cache的装置，其特征在于，所述装置包括：
第一获得单元，所述第一获得单元用于获得动态大小的SLC Cache区域；
第一分区单元，所述第一分区单元用于将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
第一写入单元，所述第一写入单元用于如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
第二写入单元，所述第二写入单元用于如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
7.一种用于SSD的SLC Cache的装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现以下步骤：
获得动态大小的SLC Cache区域；
将所述SLC Cache区域分为第一写入区域和第二写入区域，其中，所述第一写入区域为SLC直接写入区域，所述第二写入区域为SLC和TLC同时写入区域；
如果所述第一写入区域未满，则Host数据直接写入所述第一写入区域；
如果所述第一写入区域已满，则开启所述第二写入区域，将Host数据写入第二写入区域。
CN201810279074.1A 2018-03-31 2018-03-31 一种用于SSD的SLC Cache的方法和装置 Pending CN108509355A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810279074.1A CN108509355A (zh) 2018-03-31 2018-03-31 一种用于SSD的SLC Cache的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810279074.1A CN108509355A (zh) 2018-03-31 2018-03-31 一种用于SSD的SLC Cache的方法和装置

Publications (1)

Publication Number Publication Date
CN108509355A true CN108509355A (zh) 2018-09-07

Family

ID=63379521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810279074.1A Pending CN108509355A (zh) 2018-03-31 2018-03-31 一种用于SSD的SLC Cache的方法和装置

Country Status (1)

Country Link
CN (1) CN108509355A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209356A (zh) * 2019-06-03 2019-09-06 深圳忆联信息系统有限公司 一种提高ssd读写性能的方法及其系统
CN111399751A (zh) * 2019-01-02 2020-07-10 慧荣科技股份有限公司 闪存控制器、管理闪存模块的方法及相关的电子装置
CN111597127A (zh) * 2020-05-19 2020-08-28 深圳忆联信息系统有限公司 混合slc缓存的方法、装置、计算机设备及存储介质
CN111897489A (zh) * 2020-06-28 2020-11-06 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质
CN111930300A (zh) * 2020-06-28 2020-11-13 深圳佰维存储科技股份有限公司 数据写入方法、装置、计算机可读存储介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101384984A (zh) * 2006-01-18 2009-03-11 特科2000国际有限公司 整合有多个闪存单元的便携式数据存储装置
CN105119768A (zh) * 2015-06-26 2015-12-02 华为技术有限公司 一种现场可编程门阵列fpga及数据存储方法
US9489263B2 (en) * 2014-01-09 2016-11-08 Sandisk Technologies Llc Selective ECC refresh for on die buffered non-volatile memory
CN107357534A (zh) * 2017-07-18 2017-11-17 深圳市德名利电子有限公司 一种闪存块模式的动态切换方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101384984A (zh) * 2006-01-18 2009-03-11 特科2000国际有限公司 整合有多个闪存单元的便携式数据存储装置
US9489263B2 (en) * 2014-01-09 2016-11-08 Sandisk Technologies Llc Selective ECC refresh for on die buffered non-volatile memory
CN105119768A (zh) * 2015-06-26 2015-12-02 华为技术有限公司 一种现场可编程门阵列fpga及数据存储方法
CN107357534A (zh) * 2017-07-18 2017-11-17 深圳市德名利电子有限公司 一种闪存块模式的动态切换方法及系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111399751A (zh) * 2019-01-02 2020-07-10 慧荣科技股份有限公司 闪存控制器、管理闪存模块的方法及相关的电子装置
CN111399751B (zh) * 2019-01-02 2023-07-18 慧荣科技股份有限公司 闪存控制器、管理闪存模块的方法及相关的电子装置
CN110209356A (zh) * 2019-06-03 2019-09-06 深圳忆联信息系统有限公司 一种提高ssd读写性能的方法及其系统
CN111597127A (zh) * 2020-05-19 2020-08-28 深圳忆联信息系统有限公司 混合slc缓存的方法、装置、计算机设备及存储介质
CN111897489A (zh) * 2020-06-28 2020-11-06 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质
CN111930300A (zh) * 2020-06-28 2020-11-13 深圳佰维存储科技股份有限公司 数据写入方法、装置、计算机可读存储介质及电子设备
CN111897489B (zh) * 2020-06-28 2023-06-13 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质

Similar Documents

Publication Publication Date Title
CN108509355A (zh) 一种用于SSD的SLC Cache的方法和装置
US11029853B2 (en) Dynamic segment allocation for write requests by a storage system
CN103049397B (zh) 一种基于相变存储器的固态硬盘内部缓存管理方法及系统
CN103562842B (zh) 用于存储设备的用低预留空间实现低写入放大的方法
US9811366B2 (en) Dynamically using system memory as video memory for virtual graphics processing units
CN104423888B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN104346290A (zh) 存储装置、计算机系统及其操作方法
CN106354658B (zh) 一种降低混合映射算法中映射表内存资源占用的方法
CN108228478A (zh) 一种ssd写性能的提高方法及装置
TWI430091B (zh) Semiconductor memory device
CN104346291A (zh) 一种存储器的存储方法及存储系统
CN103294607A (zh) 一种存储管理方法
CN105630701B (zh) 数据存储装置及使用不可用页表或不可用块表的读写方法
CN103927215B (zh) 基于内存盘与SSD硬盘的kvm虚拟机调度的优化方法及系统
CN107025070A (zh) 版本化存储设备和方法
CN115732005A (zh) 非易失性存储器的多平面切换
CN101308701A (zh) 管理非易失性存储器的映射表的设备和方法
US20130159604A1 (en) Memory storage device and memory controller and data writing method thereof
CN105278875A (zh) 一种混合异构nand固态硬盘
CN104298615B (zh) 一种存储器交换分区损耗的均衡方法
CN102999441A (zh) 一种细粒度内存访问的方法
CN114830098A (zh) 考虑耗损均衡的存储器操作
CN109766179A (zh) 一种显存分配方法以及装置
US10628301B1 (en) System and method for optimizing write amplification of non-volatile memory storage media
CN104239231A (zh) 一种加速二级缓存预热的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190814

Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yi Lian Information System Co., Ltd.

Address before: 100176 Beijing Daxing District Beijing Economic and Technological Development Zone No. 58 Jinghai Road, No. 5 Building No. 3, No. 305

Applicant before: Beijing legend core technology Co., Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20180907

RJ01 Rejection of invention patent application after publication