CN108459252B - 一种放电通道调控方法 - Google Patents

一种放电通道调控方法 Download PDF

Info

Publication number
CN108459252B
CN108459252B CN201810479958.1A CN201810479958A CN108459252B CN 108459252 B CN108459252 B CN 108459252B CN 201810479958 A CN201810479958 A CN 201810479958A CN 108459252 B CN108459252 B CN 108459252B
Authority
CN
China
Prior art keywords
discharge
discharge channel
package
stitch
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810479958.1A
Other languages
English (en)
Other versions
CN108459252A (zh
Inventor
魏艳慧
李国倡
雷清泉
郝春成
张升
刘会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao University of Science and Technology
Original Assignee
Qingdao University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao University of Science and Technology filed Critical Qingdao University of Science and Technology
Priority to CN201810479958.1A priority Critical patent/CN108459252B/zh
Priority to PCT/CN2018/088359 priority patent/WO2019076049A1/zh
Publication of CN108459252A publication Critical patent/CN108459252A/zh
Application granted granted Critical
Publication of CN108459252B publication Critical patent/CN108459252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/16—Construction of testing vessels; Electrodes therefor

Abstract

本申请涉及一种放电通道调控方法，属于放电检测领域。所述方法在于将具有纳孔结构的薄膜紧密包裹在针电极上，尤其指包裹在针电极的针脚上，即放电端的外周；主要用于对针电极的放电通道的控制，使得放电方向的调控变得更加准确。

Description

一种放电通道调控方法
技术领域
本申请涉及一种放电通道调控方法，用于实现放电通道的控制，属于放电检测领域。
背景技术
如图1所示，针电极1一般包括作为电压加载端的针头101和作为放电端的针脚102，针脚102的顶端为针尖103；针头101和针脚102之间还具有转折处104(图1中虚线圆圈指代的部分)，所述转折处一般为平滑过渡，或倒角过渡。
电力测试中，针电极放电途径呈多维发散状，方向不唯一，如图1示出了针电极三维放电的一种情况，图2示出了针电极二维放电的一种情况；这样的放电方向使得放电通道无法控制，造成测试过程中无法对单一方向的放电情况进行检测。尤其是界面放电检测时，放电途径不唯一，无法使放电通道仅发生在界面处，因此检测到的信号无法准确判断是否由测试界面处产生。
JP2014202537A(公开日2014.10.27)公开了一种部分放电检测装置，包括金属电极3和放电通道2a。
发明内容
本申请的目的在于提供一种放电通道调控方法，主要用于对针电极的放电通道的控制，使得放电方向的调控变得更加准确。
本申请的技术方案为：一种放电通道调控方法，其在于，将具有纳孔结构的薄膜包裹在针电极的针脚上；在针脚上留出包裹出口供电流通过，通过对包裹出口的角度的调整，达到对放电通道的调控。
与现有技术相比，本发明的有益效果为：
(1)通过本申请提供的放电通道调控方法，可以实现对放电通道的调控，使得放电方向变得更加准确、可控。
(2)通过本申请得到的放电通道调控方法，可以用于界面放电的检测，从而准确判断放电是否由测试界面处产生。
(3)通过本申请得到的放电通道调控方法，可以实现任意角度的放电通道调控。
附图说明
图1是现有技术中针电极放电三维图；
图2是现有技术中针电极放电二维简图；
图3是薄膜对针电极包裹的一种实施方式；
图4是薄膜对针电极包裹的另一种实施方式；
图5A是薄膜的示意图；
图5B是图5A的透视图；
图6A是图5B中局部A的放大图；
图6B是图6A的右视图；
图7A是第一纳孔结构示意图；
图7B是图7A的右视图；
图8A是第二纳孔结构示意图；
图8B是图8A的右视图；
图9A是第三纳孔结构示意图；
图9B是图9A的右视图；
图10是薄膜的卷曲示意图；
图中编号：1针电极，101针头，102针脚，103针尖，104转折处，2薄膜，21纳孔结构，201第一纳孔结构，202第二纳孔结构，203第三纳孔结构，211孔，3包裹出口，4针尖垂直放电方向，5界面，6二次局部包裹，7放电通道。
具体实施方式
以下结合具体实施方式对本申请的技术方案进行详实的阐述，然而应当理解，在没有进一步叙述的情况下，一个实施方式中的元件、结构和特征也可以有益地结合到其他实施方式中。
在本申请的描述中，需要说明的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性；“内侧”或“外周”都是相对于图中的方向，而非对其位置的绝对限制；“垂直”主要是指其他方向相对于界面的方向而言。所述的实施方式仅仅是对本申请的优选实施方式进行描述，并非对本申请的范围进行限定，在不脱离本申请设计精神的前提下，本领域普通技术人员对本申请的技术方案作出的各种变形和改进，均应落入本申请权利要求书确定的保护范围内。
其中，值得注意的是，本申请中的纳孔结构是指具有纳米级别的孔的结构；本申请中的针电极与背景技术中描述的针电极的结构大致相同或者相似，也可指代可产生类似发散放电形式的其他结构的电极。
本申请的一种实施方式提供了一种放电通道调控方法，其在于，将具有纳孔结构的薄膜2紧密包裹在针电极1上，尤其指包裹在针电极1的针脚102上，即放电端的外周；在针脚102上留出包裹出口3供电流通过，通过对包裹出口3的角度的调整，达到对放电通道的调控，如图3和图4所示。
所述薄膜一般为绝缘材料，其目的在于避免针电极1在薄膜2中形成放电通道，从而阻断针电极1的多维或多方向放电。
作为一种优选的实施方式，如图5A-图9B所示，所述薄膜2在厚度d1方向上包括多层纳孔结构21；各层纳孔结构21沿着孔211的轴向方向依次排列，各层纳孔结构21的孔211之间的位置交错分布。由于各层的孔211之间并不对齐，因此使得多层纳孔结构21的孔通道最后变得不贯通，或者可贯通的孔通道的孔径变得更小了，这样的设置使得放电在薄膜2的厚度d1方向上不衔接，有利于将放电粒子束缚在纳孔结构21中，阻止放电。
作为一种优选的实施方式，所述纳孔结构21的孔径d2可具有均匀性或者也可具有不均匀性，优选孔径d2的范围为20nm～200nm；当不具有均匀性时，不同的孔径大小更便于生产、制备，成本更低，且所述范围内的孔径可以更好地约束放电粒子，阻止放电。
作为一种优选的实施方式，所述针脚102的表面与靠近针脚102的第一层纳孔结构201的孔的轴向方向大致垂直，使得薄膜(2)贴合在针脚(102)的表面；即可以看作将图6A或者7A的右侧面直接贴合在针脚102的放电表面。如此，来自针脚102表面的放电粒子更容易进入第一层纳孔结构的孔中，进而被束缚。
作为一种优选的实施方式，所述薄膜2具有延展性，可任意拉伸、折叠或卷曲，图10示出了可卷曲的一种情况。当薄膜2具有延展性时，将薄膜2缠绕在针电极1上以后，纳孔结构21的孔211也随着被拉伸的缠绕方向而相应地发生弯曲，使得孔通道更长、更曲折，更有利于约束放电粒子；当薄膜2可卷曲或者折叠，那么当一层薄膜2无法很好地约束放电粒子时，可以通过在针电极1上卷曲多层薄膜，达到阻止放电的目的，从而使得放电通道只在包裹出口3处形成。
作为一种优选的实施方式，所述薄膜的每层的厚度d1小于等于60μm，例如可以为60μm、58μm、55μm、52μm、50μm等等。在所述厚度下，薄膜2显得比较软、有韧性，便于包裹、缠绕；当每层薄膜2太厚时，不便于薄膜2与针电极1的贴合和缠绕。
作为一种优选的实施方式，对针尖103及包裹出口3的附近进行二次包裹；通过这样的二次包裹，可以达到即使加载更高的电压，仍然可以防止发散的放电行为。
本申请中，可根据针电极1上施加电压的大小，选择所述薄膜2的包裹层数和包裹的总厚度。
本申请中，可根据所需的放电途径，采用所述薄膜2对针电极1的包裹方向和包裹位置进行选择，从而达到对包裹出口3的控制，进而实现对放电通道进行调控，尤其指对针脚102的包裹方向和包裹位置的选择。
例如，如图3所示，当只需进行垂直通道的放电时，对针电极1的至少针脚102(放电端)进行旋转包裹，且针尖103处的包裹出口3与针尖垂直放电方向4平行，即在图3中垂直于界面5。当施加电压较高时，由于针尖103处的放电比较集中，作为一种优选的实施方式，在一次包裹的基础上还可以对针尖103及包裹出口3的附近进行二次局部包裹6，以避免形成其他放电通道。
再例如，如图4所示，当仅需要沿界面5放电时，可选择至少对针脚102进行包裹后，使包裹出口3与垂直放电方向4成一个角度θ，θ的范围可为但不限于10°-60°，譬如，15°、18°、20°、25°、30°、35°、40°、45°、50°、55°、70°、90°等等，通过控制包裹所形成的角度θ而形成唯一的沿界面的放电通道7。
所述针电极的针头101和针脚102之间具有转折处104；作为一种优选的实施方式，在包裹针电极1时，对所述转折处104进行包裹，以实现平滑过渡，避免转折处104放电(图3和图4中虚线圆圈内示出了转折处104)。
以下结合实施例对本发明进行详细的阐述，所述的实施例仅仅是对本申请的优选实施方式进行描述，并不能理解为对本申请的保护范围进行限定。
实施例1
如图3所示，一种放电通道调控方法，将具有多层纳孔结构201的薄膜2紧密包裹在针电极1的针脚102上；在针脚102上留出包裹出口3供电流通过，通过对包裹出口3的角度的调整，达到对放电通道的调控。
本实施例为进行垂直通道放电时的一种包裹方法，对针电极1的针脚102和转折处104进行旋转包裹，且针尖103处的包裹出口3与针尖垂直放电方向4平行，从而达到对界面5进行垂直放电的目的。
实施例2
仍然如图3所示，为了保障可以本申请可以适应更高的加载电压，本实施例在实施例1的基础上，在实施例1中的一次包裹的基础上对针尖103及包裹出口3的附近还进行了二次局部包裹6，使得包裹的厚度增加，以免形成其他放电通道。
实施例3
如图4所示，一种放电通道调控方法，将具有多层纳孔结构的薄膜2包裹在针电极1的针脚102上，即放电端的外周；在针脚102上留出包裹出口3供电流通过，通过对包裹出口3的角度的调整，达到对放电通道的调控。
本实施例为沿界面放电时的包裹方法，当对针脚102和转折处104进行包裹后，使形成的包裹出口3与垂直放电方向4大致成35°夹角，即θ＝35°，通过控制包裹所形成的角度θ而形成唯一的沿界面的放电通道7。
当对针头101施加电压后，通过针尖103进行放电，放电通道被约束在包裹出口3处，在进入界面5后，沿着界面5形成放电通道7。
实施例4
如图5A-图9B所示，本实施例列举了一种薄膜的结构，可为实施例1-3任意所述的薄膜2。其中，图5A是薄膜2的一种示意图，图5B是图5A的透视图并截取了其中的局部A；图6A是图5B中局部A的放大图，图6B为图6A的右视图，图7A、8A和9A分别为图6A的拆分图，图7B、8B和9B分别为图7A、8A和9A对应的右视图。
本实施例中的薄膜2具有三层纳孔结构21，即第一纳孔结构201、第二纳孔结构202和第三纳孔结构203，如图6A和6B所示；但是可以理解的是，本申请对于薄膜2的纳孔结构的层数并不限制为三层，例如，还可为1层、2层、4层、5层等等。如图7A和7B所示，所述第一纳孔结构201具有多个孔径d2为纳米级别的长孔211，各个长孔211的孔径d2可以相等，也可以不等，但是为了控制制造成本，不必要求孔径d2都相等，仅需控制孔径d2范围为20nm～200nm即可。如图8A、图8B、图9A和图8B所示，所述第二纳孔结构202、第三纳孔结构203也是具有多个孔径d2为纳米级别的长孔211，孔径d2范围为20nm～200nm。
所述第一纳孔结构201、第二纳孔结构202和第三纳孔结构203依次按照孔的轴向方向压合在一起，且各层纳孔结构的孔之间交错分布，从而形成图6B所示的孔之间的衔接图案；在图6B中，有的孔可以从第一纳孔结构201一直贯穿至第三纳孔结构203(孔通道一般会变窄)，而有的孔则被中途阻断，无法贯穿；通过这样的方式形成薄膜2，三层纳孔结构的总厚度d3即为薄膜2的厚度d1，其中d1≤60μm，例如可为50μm、45μm、40μm、30μm、25μm等等。
当所述薄膜2对针电极1进行包裹时，优选将第一纳孔结构201的径向面贴合在针脚102的放电表面上，即使得孔211的轴向垂直于放电表面，这样可以更好地束缚放电粒子于纳孔结构中。

Claims (10)

1.一种放电通道调控方法，其特征在于，将具有纳孔结构的薄膜(2)包裹在针电极(1)的针脚(102)上，在针脚上(102)留出包裹出口(3)供电流通过；通过对包裹出口(3)的角度的调整，达到对放电通道的调控。
2.根据权利要求1所述的放电通道调控方法，其特征在于，所述薄膜(2)在厚度d1方向上包括多层纳孔结构(21)；各层纳孔结构(21)沿着孔(211)的轴向方向依次排列，各层纳孔结构(21)的孔(211)之间的位置交错分布。
3.根据权利要求2所述的放电通道调控方法，其特征在于，所述纳孔结构(21)的孔径d2具有均匀性或者不均匀性，孔径d2的范围为20nm～200nm。
4.根据权利要求2或3所述的放电通道调控方法，其特征在于，所述针脚(102)的表面与靠近针脚(102)的第一层纳孔结构(201)的孔的轴向方向大致垂直，使得薄膜(2)贴合在针脚(102)的表面。
5.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，所述薄膜(2)具有延展性，可任意拉伸、折叠或卷曲。
6.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，所述薄膜的每层的厚度d1小于等于60μm。
7.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，针脚(102)的顶端为针尖(103)，对针尖(103)及包裹出口(3)的附近进行二次包裹。
8.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，根据针电极(1)上施加电压的大小，选择所述薄膜(2)的包裹层数和包裹的总厚度；根据所需的放电途径，采用所述薄膜(2)对针电极(1)的包裹方向和包裹位置进行选择，从而达到对包裹出口(3)的控制。
9.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，所述针电极的针头(101)和针脚(102)之间具有转折处(104)；在包裹针电极(1)时，对所述转折处(104)进行包裹。
10.根据权利要求1-3任一项所述的放电通道调控方法，其特征在于，当进行垂直通道的放电时，对针电极(1)的至少针脚(102)进行旋转包裹，且针尖(103)处的包裹出口(3)与针尖垂直放电方向(4)平行；
当进行沿界面(5)放电时，至少对针脚(102)进行包裹后，使包裹出口(3)与垂直放电方向(4)成一个角度θ，通过控制包裹所形成的角度θ而形成唯一的沿界面的放电通道(7)。
CN201810479958.1A 2018-05-18 2018-05-18 一种放电通道调控方法 Active CN108459252B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810479958.1A CN108459252B (zh) 2018-05-18 2018-05-18 一种放电通道调控方法
PCT/CN2018/088359 WO2019076049A1 (zh) 2018-05-18 2018-05-25 放电通道调控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810479958.1A CN108459252B (zh) 2018-05-18 2018-05-18 一种放电通道调控方法

Publications (2)

Publication Number Publication Date
CN108459252A CN108459252A (zh) 2018-08-28
CN108459252B true CN108459252B (zh) 2019-06-07

Family

ID=63215451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810479958.1A Active CN108459252B (zh) 2018-05-18 2018-05-18 一种放电通道调控方法

Country Status (2)

Country Link
CN (1) CN108459252B (zh)
WO (1) WO2019076049A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105568A (zh) * 2013-01-16 2013-05-15 重庆市电力公司电力科学研究院 变压器油纸绝缘电热联合老化与局部放电一体化实验装置
CN103884973A (zh) * 2014-04-14 2014-06-25 上海交通大学 针-板电极介质空间电荷与局部放电超高频信号同步测量装置
JP2014202537A (ja) * 2013-04-02 2014-10-27 株式会社東芝 部分放電検出装置およびその設置方法
WO2017072044A1 (de) * 2015-10-27 2017-05-04 Intravis Gmbh Verfahren und vorrichtung zur prüfung von prüfobjekten auf das vorliegen von beschädigungen
CN206193171U (zh) * 2016-11-24 2017-05-24 华北电力科学研究院有限责任公司 模拟介质局部放电的电极模型

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880126B2 (en) * 2010-09-24 2018-01-30 Ajou University Industry-Academic Cooperation Foundation Biosensor based on carbon nanotube-electric field effect transistor and method for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105568A (zh) * 2013-01-16 2013-05-15 重庆市电力公司电力科学研究院 变压器油纸绝缘电热联合老化与局部放电一体化实验装置
JP2014202537A (ja) * 2013-04-02 2014-10-27 株式会社東芝 部分放電検出装置およびその設置方法
CN103884973A (zh) * 2014-04-14 2014-06-25 上海交通大学 针-板电极介质空间电荷与局部放电超高频信号同步测量装置
WO2017072044A1 (de) * 2015-10-27 2017-05-04 Intravis Gmbh Verfahren und vorrichtung zur prüfung von prüfobjekten auf das vorliegen von beschädigungen
CN206193171U (zh) * 2016-11-24 2017-05-24 华北电力科学研究院有限责任公司 模拟介质局部放电的电极模型

Also Published As

Publication number Publication date
CN108459252A (zh) 2018-08-28
WO2019076049A1 (zh) 2019-04-25

Similar Documents

Publication Publication Date Title
US11056273B2 (en) Coil component
TWI564444B (zh) 功能化纖維、織物、碰撞測試模型人、和擠製胚料
CN104142118A (zh) 应变传感器
CN108459252B (zh) 一种放电通道调控方法
CN104340354B (zh) 球形或近球形复合耐压舱壁的自然路径撕扯条带和加强筋
WO2013073993A3 (ru) Мемристор на основе смешанного оксида металлов
CN105706182A (zh) 导电性基板、导电性基板的制造方法
DE102017114715A1 (de) Magnetoresistives Element und Herstellungsverfahren dafür, und Positionserfassungsvorrichtung
ATE449206T1 (de) Räumliche textile bauteilstruktur aus hochfesten fäden sowie verfahren zu deren herstellung
WO2013055058A3 (ko) 항체결합 펩타이드-페리틴 융합단백질 및 이의 용도
MX2018003151A (es) Película dieléctrica estratificada multicomponente y usos de la misma.
US20090090346A1 (en) Heat generating sheet and heat generating sheet bag
JPWO2017146050A1 (ja) 滅菌用包装材料
US20160087279A1 (en) Perforated film, coating film, and electricity storage device
WO2015040048A9 (de) Spannungsfeste, elektrisch isolierende beschichtungen
JP2016098464A5 (zh)
US9305994B2 (en) Semiconductor apparatus with multi-layer capacitance structure
US20180100253A1 (en) Toe Closing Method and Structure
US8344835B1 (en) Method of winding superconducting wire and magnet fabricated using the method
JP2013251201A5 (zh)
JP6363729B2 (ja) 穿孔プラスチックフィルム
CN207030640U (zh) 一种绕线整齐的绕线盘
US9702059B2 (en) Method of fabricating a uniformly aligned planar array of nanowires using atomic layer deposition
CN104332589B (zh) 极片及其制备方法
KR101912913B1 (ko) 자외선 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant