CN108427573B - 用于处理器的适于短操作数的扩展指令执行方法及装置 - Google Patents
用于处理器的适于短操作数的扩展指令执行方法及装置 Download PDFInfo
- Publication number
- CN108427573B CN108427573B CN201810170615.7A CN201810170615A CN108427573B CN 108427573 B CN108427573 B CN 108427573B CN 201810170615 A CN201810170615 A CN 201810170615A CN 108427573 B CN108427573 B CN 108427573B
- Authority
- CN
- China
- Prior art keywords
- operand
- instruction
- short
- register
- extended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明提供一种用于处理器的适于短操作数的扩展指令执行方法,包括:1)取出扩展指令,其由处理器的原始长操作数指令扩展而得;原始长操作数指令包括至少两个用于指定操作数位置的域,操作数包括源操作数和目的操作数;其中,将原始长操作数指令的至少一个用于指定操作数位置的域重定义为指定两个短操作数位置的域,从而得到所述扩展指令;2)对指令进行译码,分解成对应于一系列微操作的控制信号;3)将控制信号派发,以寻址并取出短操作数、执行原始长操作数指令对应的运算、然后再将运算结果存入扩展指令所指定的寄存器。本发明还提供了相应的用于处理器的适于短操作数的扩展指令执行装置。
Description
技术领域
本发明涉及微处理器的体系结构技术领域,具体地说,本发明涉及一种用于处理器的适于短操作数的扩展指令执行方法及装置。
背景技术
随着计算技术的发展,为了满足各种新应用的需求,提高某一方面的性能,许多厂商扩展了指令集。例如,为了提高图像和多媒体之类软件的性能,增加了单指令多数据流指令;为了加密解密的速度,增加了加密解密类指令。这种对指令集的扩展使得处理器的指令数目快速增加。例如,x86架构的指令在2015年已经达到1300条;ARMv8架构的指令达到1070条。指令数目快速增加给指令编码带来问题。
x86架构本身使用变长指令编码,增加编码前缀可以扩展新的指令,但增加编码前缀会增加静态代码的内存占用和动态取指令的传输。而对于RISC架构的指令集,指令扩展大多使用之前保留的或非法的指令进行扩展编码,但这些编码资源毕竟有限。可以想象,随着新的计算需求的提出,还需要扩展出大量的新的指令。例如,针对当前非常火热的深度学习,已经有学者提出了相关的指令集,相信在不久的将来,各厂商也需要扩展相应的指令。这就导致指令集原始设计中可用于指令扩展的保留的(或非法的)指令资源非常紧张。
另一方面,现在的寄存器文件大多为64位,而许多应用中的操作数并不需要用64位表示。例如用于测试CPU性能的SPEC2000标准应用集中,40%的操作数可以只用16位表示,还有45%的操作数据用32位表示,只有15%的操作数只能用64位表示(可参考文献Ergin O,Balkan D,Ghose K,et al.Register packing:Exploiting narrow-widthoperands for reducing register file pressure[C]//Microarchitecture,2004.MICRO-37 2004.37th International Symposium on.IEEE,2004:304-315.的记载)。因此很多操作数并不需要用到一个寄存器项的所有位。现有的一些研究基于这一特点,按位划分寄存器文件,将一个寄存器中没有用的位分配给其它操作数使用,这种方法使寄存器宽度变窄,相同物理面积下增加了寄存器项的个数,减少寄存器的功耗。然而这种方案需要检测或预测操作数宽度(可参考文献Ahmadian S N,Fazeli M,Ghalaty N F,etal.Value-Aware low-power register file architecture[C]//Computer Architectureand Digital Systems(CADS),2012 16th CSI International Symposium on.IEEE,2012:44-49.),这样就需要设计检测或预测操作数宽度的逻辑单元,从而带来额外的开销。
发明内容
因此,本发明的任务是克服现有技术的上述缺陷,提供一种不需增加编码前缀、且不需要消耗预留的用于指令扩展的编码资源的指令扩展解决方案。
根据本发明的一个方面,提供了一种用于处理器的适于短操作数的扩展指令执行方法,包括下列步骤:
1)取出指令,所述指令是由处理器的原始长操作数指令扩展而得的扩展指令;所述原始长操作数指令包括至少两个用于指定操作数位置的域,所述操作数包括源操作数和目的操作数;其中,将原始长操作数指令的至少两个用于指定操作数位置的域中的一个,重定义为指定两个短操作数位置的域,从而得到所述扩展指令,并且这两个短操作数分别存储于所指定寄存器的高位区段和低位区段;
2)对指令进行译码,将扩展指令分解成对应于一系列微操作的控制信号;
3)将步骤2)所得的控制信号派发,基于这些控制信号寻址并取出短操作数,执行原始长操作数指令对应的运算,然后再将运算结果存入扩展指令所指定的寄存器。
其中,所述步骤1)中,所述原始长操作数指令具有两个源操作数,所述扩展指令的指定存入同一寄存器的所述两个短操作数是两个源操作数。
其中,所述步骤3)中,所述的取出短操作数是在寻址到扩展指令所指定的源操作数存储寄存器后,分别从该寄存器的高位区段和低位区段取出两个作为源操作数的短操作数。
其中,所述步骤1)中,所述原始长操作数指令仅具有一个源操作数,所述扩展指令的指定存入同一寄存器的所述两个短操作数是一个源操作数和一个目的操作数。
其中,所述步骤3)中,所述的取出短操作数是在寻址到扩展指令所指定的存放短操作数的寄存器后,从该存放短操作数的寄存器的预先定义的一个区段取出一个作为源操作数的短操作数,所述的将运算结果存入是将运算结果存入扩展指令所指定的存放短操作数的寄存器的另一个区段,所述区段是高位区段或低位区段。
其中,所述步骤1)中,将原始长操作数指令的至少两个用于指定操作数位置的域中的另一个,作为扩展指令的扩展编码域。
根据本发明的另一方面,还提供了一种用于处理器的适于短操作数的扩展指令执行装置,包括:
取指单元,用于取出指令,所述指令是由处理器的原始长操作数指令扩展而得的扩展指令;所述原始长操作数指令包括至少两个用于指定操作数位置的域,所述操作数包括源操作数和目的操作数;其中,将原始长操作数指令的至少两个用于指定操作数位置的域中的一个,重定义为指定两个短操作数位置的域,从而得到所述扩展指令,并且这两个短操作数分别存储于所指定寄存器的高位区段和低位区段;
译码单元,用于对指令进行译码,将扩展指令分解成对应于一系列微操作的控制信号;以及
派发单元,用于将所述译码单元所得的控制信号派发,基于这些控制信号寻址并取出短操作数,执行原始长操作数指令对应的运算,然后再将运算结果存入扩展指令所指定的寄存器。
其中,所述派发单元还用于:在寻址到扩展指令所指定的源操作数存储寄存器后,分别从该寄存器的高位区段和低位区段取出两个作为源操作数的短操作数。
其中,所述派发单元还用于:在寻址到扩展指令所指定的存放短操作数的寄存器后,从该存放短操作数的寄存器的预先定义的一个区段取出一个作为源操作数的短操作数;以及将运算结果存入扩展指令所指定的存放短操作数的寄存器的另一个区段,所述区段是高位区段或低位区段。
与现有技术相比,本发明具有下列技术效果:
1、本发明不需增加编码前缀、不需要消耗预留的用于指令扩展的编码资源,即能够增加实现短操作数运算的扩展指令。
2、本发明的扩展指令在实现短操作数运算的同时,还增加了该指令的预留位,为进一步的功能扩展留下了空间。
3、本发明的扩展指令能够提高了逻辑寄存器和物理寄存器的利用率,原本2个源操作数需要占用2个独立的物理寄存器,但是现在面向短操作数时,2个源操作数可以共享同一个物理寄存器。在总寄存器数不变的前提下,变相增加逻辑寄存器和物理寄存器的可用数量,即利用率。
4、本发明的扩展指令能够减少寄存器的读写次数或范围,达到降低功耗的目的。
附图说明
以下,结合附图来详细说明本发明的实施例,其中:
图1示出了可以基于短操作数扩展指令的指令类型;
图2示出了图1中类型1指令具体对应的指令格式;
图3示出了类型1指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式;
图4示出了类型2指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式;
图5示出了类型3指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式;
图6示出了类型4指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式;
图7示出了类型5指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式;
图8示出了类型6指令扩展方式,(a)为扩展前指令格式,(b)为扩展后指令格式,(c)为扩展前寄存器映射方式,(d)为扩展后寄存器映射方式。
具体实施方式
指令是计算机规定执行操作的类型和操作数的基本命令,它由一个字节或者多个字节组成,其中包括操作码字段、一个或多个有关操作数地址的字段以及一些表征机器状态的状态字和特征码。现有的处理器(即CPU)通常基于流水线结构来执行指令。因此在对指令进行扩展时,也需要满足处理器指令执行的流水线结构的要求,能够被该流水线结构所识别和执行。流水线包括:取指、译码、派发、取操作数、发送至指令队列、执行运算以及存储运算结果等步骤。
根据本发明的一个实施例,提供了一种基于上述流水线结构的由原始的长操作数运算指令扩展而成的短操作数运算指令以及处理器执行该扩展后的指令的方法,该方法实现了以较少的寄存器和较少的寻址次数和范围来完成短操作数运算,从而降低功耗,提升资源利用率,提升CPU性能。并且该扩展不占用指令集预留的指令操作码。
图1示出了本实施例中处理器执行扩展指令的方法的流程,包括下列步骤:
步骤1:取指。即取出需要执行的指令。本实施例,需要执行的指令是基于原始长操作数指令扩展而成的指令。目前,64位处理器已成为主流的通用处理器,其寄存器文件大多为64位,而许多应用中的操作数并不需要用64位表示。例如用于测试CPU性能的SPEC2000标准应用集中,40%的操作数可以只用16位表示,还有45%的操作数据用32位表示,只有15%的操作数只能用64位表示(可参考文献Ergin O,Balkan D,Ghose K,et al.Registerpacking:Exploiting narrow-width operands for reducing register file pressure[C]//Microarchitecture,2004.MICRO-37 2004.37th International Symposiumon.IEEE,2004:304-315.的记载)。因此很多操作数并不需要用到一个寄存器项的所有位。本文中把这些位数较少的操作数(例如32位的操作数、16位的操作数)称为短操作数,把位数较多的操作数(例如64位的操作数)称为长操作数。
处理器本身的指令集是基于长操作数而设计的,当应用只需要对短操作数进行运算时,处理器的资源利用率不高。如果要对指令集进行扩展,现有技术中典型的扩展方法就是添加新指令。这就要用到指令集中的预留操作码。利用预留码(即预留的操作码)来实现新指令虽然简捷方便,但是在实际应用中有局限性问题,因为指令集的预留码一般都很有限,这些预留码很可能已经被其它功能扩展所占用。基于上述分析,本实施例在原长操作数运算指令的基础上进行修改,得到能够实现短操作数运算功能的扩展指令。
本实施例中以Power指令集架构指令格式来说明指令扩展方法,但这种实施方式并不只限于Power指令集。图1示出了Power指令集中多个类型的能够针对短操作数运算进行扩展的原长操作数运算指令。图中列出了6种类型,图中OPCD域为指令的主操作码,RS域与RB域指定源操作数寄存器,RT域指定目标寄存器,类型1指令11与类型6指令16中RA域指定源操作数寄存器,而类型2指令12,类型3指令13与类型4指令14中RA域指定目标寄存器。图中符号“?”表示的域可能由一个或多个域构成。格式满足图1所示的6种格式即可被作为待扩展的指令,不需要考虑“?”域表示的内容。
图2示出了图1中类型1指令具体对应的指令格式,包括X-FORM,XO-FORM,EVX-FORM和EVS-FORM四类。图2中XO 21为扩展操作码域,指令中/22表示此位为保留位。EH 23表示指令是load and reserve指令,Rc 24表示是否改变条件寄存器的域,OE 25表示指令是否设置XER的OV与SO位。BFA 26表示将CR或FPSCR的一个域作为源。类型1指令中“?”域就是由这些域构成。其它5种类型指令与类型1指令类似,具体各指令类型结构参考相应指令集架构用户手册,本文中不再一一赘述。
图3示出了类型1指令的扩展方式。图3(a)示出扩展前类型1指令的格式。参考图3(a),类型1指令用三个域指定操作数:RA域32,RB域33和RT域31,其中RT域31指定目标寄存器,RA域32与RB域33指定源操作数寄存器。利用短操作数特点,即RA域32与RB域33指定寄存器中保存的源操作数长度小于或等于32位,可以将这两个源操作数分配到同一个64位寄存器中。图3(b)示出扩展后类型1指令的格式,扩展后的指令只用RB’域36指定源操作数寄存器,RT’域313指定目的操作数寄存器,节省下的域用EXT_CTRL 35标记,可以用于新增加指令编码。图3(c)与图3(d)示出了扩展前后类型1指令操作数的寄存器对应方式。原指令RA域32与RB域33指定的源操作数[RA]39与[RB]38均保存在扩展指令RB’域36指定寄存器中,[RA]39与[RB]38在这个寄存器的相对位置(即高32位还是低32位)可以用EXT_CTRL域35指定,但为了增加指令编码,本实施例中直接约定,源操作数[RA]39与[RB]38分配在RB’域36指定寄存器的低32位311与高32位312,指令计算结果[RT]37分配到RT’域313指定寄存器的低32位310。
图4示出了类型2指令的扩展方式。图4(a)示出扩展前类型2指令的格式,类型2指令用三个域指定操作数:RA域42,RB域43和RS域41,其中RA域42指定目标寄存器,RS域41与RB域43指定源操作数寄存器。利用短操作数特点,即RS域41与RB域43指定寄存器中保存的源操作数小于或等于32,可以将这两个源操作数分配到同一个寄存器中。图4(b)示出扩展后类型2指令的格式,扩展后的指令只用RB’域46指定源操作数,RA’域413指定目的操作数保存位置,节省下的域用EXT_CTRL 45标记,可以用于新增加指令编码。图4(c)与图4(d)示出了扩展前后类型2指令操作数的寄存器对应方式。原指令RS域41与RB域43指定的源操作数[RS]48与[RB]49保存在扩展指令RB’域46指定寄存器中,[RS]48与[RB]49在这个寄存器的相对位置(即高32位还是低32位)可以用EXT_CTRL域45指定,但为了增加指令编码,本实施例中约定,源操作数[RS]48与[RB]49分配在RB’域46指定寄存器的低32位411与高32位412,指令计算结果[RA]37分配到RA’域413指定寄存器的低32位410。
图5示出了类型3指令的扩展方式。图5(a)示出扩展前类型3指令的格式,类型3指令用两个域指定操作数:RA域52和RS域51,其中RA域52指定目标寄存器,RS域51指定源操作数寄存器。利用短操作数特点,即RS域51指定寄存器中保存的源操作数长度小于或等于32位。图5(b)示出扩展后类型3指令的格式,扩展后的指令用RS’域54指定源操作数,约定源操作数[RS]56保存在RS’域指定寄存器的高32位59,指令运行结果[RA]55保存在RS’域指定寄存器的低32位57。节省下的域用EXT_CTRL 58标记,它可以用于新增加指令编码。
图6示出了类型4指令的扩展方式。图6(a)示出扩展前类型4指令的格式,类型4指令用两个域指定操作数:RT域61和RB域63,其中RT域61指定目标寄存器,RB域63指定源操作数寄存器。利用短操作数特点,即RB域63指定寄存器中保存的源操作数小于或等于32。图6(b)示出扩展后类型4指令的格式,扩展后的指令用RB’域66指定源操作数,约定源操作数[RB]68保存在RB’域指定寄存器的高32位69,指令运行结果[RT]67保存在RB’域指定寄存器的低32位610。节省下的域用EXT_CTRL 65标记,可以用于新增加指令编码。
图7示出了类型5指令的扩展方式。图7(a)示出扩展前类型5指令的格式,类型5指令用两个域指定操作数:RS域71和RB域73,其中RS域71与RB域73指定源操作数寄存器。利用短操作数特点,即RS域71和RB域73指定寄存器中保存的源操作数小于或等于32。图7(b)示出扩展后类型5指令的格式,扩展后的指令用RB’域76指定源操作数,约定源操作数[RB]78保存在RB’域指定寄存器的高32位79,源操作数[RS]77保存在RB’域指定寄存器的低32位710。节省下的域用EXT_CTRL 75标记,可以用于新增加指令编码。
图8示出了类型6指令的扩展方式。图8(a)示出扩展前类型6指令的格式,类型6指令用两个域指定操作数:RT域81和RA域82,其中RT域81指定目的操作数寄存器,RA域82指定源操作数寄存器。利用短操作数特点,即RA域82指定寄存器中保存的源操作数小于或等于32。图8(b)示出扩展后类型6指令的格式,扩展后的指令用RA’域85指定源操作数寄存器,约定源操作数[RA]86保存在RA’域85指定寄存器的高32位89,指令执行结果[RT]87保存在RB’域指定寄存器的低32位89。节省下的域用EXT_CTRL 84标记,可以用于新增加指令编码。
基于上述描述,可以看出,可扩展的原始长操作数指令具有如下特征:该原始长操作数指令至少包括两个用于指定操作数位置的域,所述操作数包括源操作数和目的操作数。例如,原始长操作数指令包括一个用于指定源操作数位置的域和一个用于指定目的操作数位置的域;或者包括两个用于指定源操作数位置的域和一个用于指定目的操作数位置的域(例如加指令,该指令需要两个源操作数)。
对原始长操作数指令的扩展,就是将该原始长操作数指令(该至少包括两个用于指定操作数位置的域)其中一个用于指定操作数位置的域重定义为指定两个短操作数位置的域,这两个短操作数分别存储于寄存器的高位区段和低位区段,所述两个短操作数是两个源操作数,或者一个源操作数和一个目的操作数。这样,原始长操作数指令中的一个用于指定操作数位置的域被节省下来,它可以作为扩展指令的扩展编码域,这个扩展编码域可用于对扩展指令做进一步地功能扩展。
步骤2:译码,即对所取出的指令进行译码。译码通常由译码单元完成,译码单元是CPU控制部件,主要负责对指令译码,它把指令分解成一系列的微操作,然后生成各种控制信号以便执行微操作系列从而完成一条指令的执行。本实施例中,由于扩展指令的具体微操作相对于与原始的长操作数运算指令发生了变化,因此译码单元也会做出相应的扩展,使得这些扩展后的微操作系列能够顺利执行。本实施例中,在原始指令的基础上增加了一批用于执行短操作数运算的指令。为区分原始指令和短操作数指令,可以在处理器的控制寄存器增加一位来使能短操作数指令。这样译码单元可以通过所增加的控制寄存器使能为来识别当前指令是原始长操作数指令,还是扩展后的用于执行短操作数运算的指令。
步骤3:将译码后得到的相应微操作的控制信号派发至参与当前扩展浮点运算指令执行的各个部件,包括:存放操作数的寄存器、ALU以及存放运算结果的目标寄存器等。
步骤4:基于译码所得的控制信号,从当前扩展运算指令中对应字段(即指定源操作数的域)寻址到对应的寄存器,从该浮点寄存器中取出操作数。当源操作数有两个时,分别从该寄存器的高位区段和低位区段取出这两个源操作数(它们均为短操作数)。当源操作数仅有一个时,从该寄存器中的预定义的区段(例如低位区段)取出这个源操作数(其为短操作数)。
步骤5:基于译码所得的控制信号,将当前扩展运算指令和所取出的源操作数发送到指令队列。
步骤6:基于译码所得的控制信号,由当前扩展运算指令对应的执行单元(例如ALU)执行运算,获得运算结果。
步骤7:基于译码所得的控制信号,执行单元将运算结果存储至当前扩展运算指令中相应字段(指定目标操作数的域)对应的目标寄存器。当原始指令仅有两个指定操作数的域时,扩展后的指令的指定目标操作数的域与指定源操作数的域一致,即扩展后的指令的源操作数与目标操作数分别存储在同一寄存器的高位区段和低位区段。当原始指令有三个指定操作数的域时,扩展后的指令具有独立的指定目标操作数的域。
基于上述步骤1~7,即可实现短操作数的运算。
正是由于发现指令中有很大一部分不仅源操作数是窄宽度的,而且产生的结果也是窄宽度的,发明人利用这个特点,提出这样的方案:针对窄宽度的操作数,把两个源操作数分别放入到一个寄存器的高位字段和低位字段。这样做能够带来如下好处:如果指令是针对两个源寄存器进行操作,那么指令中原本用于指定第二个源操作数寄存器的字段可以空闲出来,可以用于指令扩展;提高了逻辑寄存器和物理寄存器的利用率,原本2个源操作数需要占用2个独立的物理寄存器,但是现在面向短操作数时,2个源操作数可以共享同一个物理寄存器。在总寄存器数不变的前提下,变相增加逻辑寄存器和物理寄存器的可用数量,即提高了资源利用率;当运算需要两个源操作数时,扩展指令的两个源操作数均存储在同一寄存器内,这样能够减少寄存器的读写次数或范围,达到降低功耗的目的;并且,这种扩展不需增加编码前缀、不需要消耗预留的用于指令扩展的编码资源。
最后应说明的是,以上实施例仅用以描述本发明的技术方案而不是对本技术方法进行限制,本发明在应用上可以延伸为其它的修改、变化、应用和实施例,并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。
Claims (9)
1.一种用于处理器的适于短操作数的扩展指令执行方法,包括下列步骤:
1)取出指令,所述指令是由处理器的原始长操作数指令扩展而得的扩展指令;所述原始长操作数指令包括至少两个用于指定操作数位置的域,所述操作数包括源操作数和目的操作数;其中,将原始长操作数指令的至少两个用于指定操作数位置的域中的一个,重定义为指定两个短操作数位置的域,从而得到所述扩展指令,并且这两个短操作数分别存储于所述两个短操作数位置的域所指定寄存器的高位区段和低位区段;
2)对指令进行译码,将扩展指令分解成对应于一系列微操作的控制信号;
3)将步骤2)所得的控制信号派发,基于这些控制信号寻址并取出短操作数,执行原始长操作数指令对应的运算,然后再将运算结果存入所述扩展指令中所述目的操作数所指定的寄存器,当所述原始长操作数指令仅有两个指定操作数位置的域时,所述扩展指令的指定目的操作数位置的域与指定源操作数位置的域一致,即所述扩展指令的源操作数与目的操作数分别存储在同一寄存器的高位区段和低位区段,当所述原始长操作数指令有三个指定操作数位置的域时,所述扩展指令具有独立的指定目的操作数位置的域,所述运算结果存入所述扩展指令中所述目的操作数位置的域所指定的目的寄存器。
2.根据权利要求1所述的用于处理器的适于短操作数的扩展指令执行方法,其特征在于,所述步骤1)中,所述原始长操作数指令具有两个源操作数,所述扩展指令的指定存入同一寄存器的所述两个短操作数是两个源操作数。
3.根据权利要求2所述的用于处理器的适于短操作数的扩展指令执行方法,其特征在于,所述步骤3)中,所述的取出短操作数是在寻址到扩展指令所指定的源操作数存储寄存器后,分别从该寄存器的高位区段和低位区段取出两个作为源操作数的短操作数。
4.根据权利要求1所述的用于处理器的适于短操作数的扩展指令执行方法,其特征在于,所述步骤1)中,所述原始长操作数指令仅具有一个源操作数,所述扩展指令的指定存入同一寄存器的所述两个短操作数是一个源操作数和一个目的操作数。
5.根据权利要求4所述的用于处理器的适于短操作数的扩展指令执行方法,其特征在于,所述步骤3)中,所述的取出短操作数是在寻址到扩展指令所指定的存放短操作数的寄存器后,从该存放短操作数的寄存器的预先定义的一个区段取出一个作为源操作数的短操作数,所述的将运算结果存入是将运算结果存入扩展指令所指定的存放短操作数的寄存器的另一个区段,所述区段是高位区段或低位区段。
6.根据权利要求1~5中任意一项所述的用于处理器的适于短操作数的扩展指令执行方法,其特征在于,所述步骤1)中,将原始长操作数指令的至少两个用于指定操作数位置的域中的另一个,作为扩展指令的扩展编码域。
7.一种用于处理器的适于短操作数的扩展指令执行装置,包括:
取指单元,用于取出指令,所述指令是由处理器的原始长操作数指令扩展而得的扩展指令;所述原始长操作数指令包括至少两个用于指定操作数位置的域,所述操作数包括源操作数和目的操作数;其中,将原始长操作数指令的至少两个用于指定操作数位置的域中的一个,重定义为指定两个短操作数位置的域,从而得到所述扩展指令,并且这两个短操作数分别存储于所述两个短操作数位置的域所指定寄存器的高位区段和低位区段;
译码单元,用于对指令进行译码,将扩展指令分解成对应于一系列微操作的控制信号;以及
派发单元,用于将所述译码单元所得的控制信号派发,基于这些控制信号寻址并取出短操作数,执行原始长操作数指令对应的运算,然后再将运算结果存入所述扩展指令的所述目的操作数所指定的寄存器,当所述原始长操作数指令仅有两个指定操作数位置的域时,所述扩展指令的指定目的操作数位置的域与指定源操作数位置的域一致,即所述扩展指令的源操作数与目的操作数分别存储在同一寄存器的高位区段和低位区段,当所述原始长操作数指令有三个指定操作数位置的域时,所述扩展指令具有独立的指定目的操作数位置的域,所述运算结果存入所述扩展指令中所述目的操作数位置的域所指定的目的寄存器。
8.根据权利要求7所述的用于处理器的适于短操作数的扩展指令执行装置,其特征在于,所述派发单元还用于:在寻址到扩展指令所指定的源操作数存储寄存器后,分别从该寄存器的高位区段和低位区段取出两个作为源操作数的短操作数。
9.根据权利要求7所述的用于处理器的适于短操作数的扩展指令执行装置,其特征在于,所述派发单元还用于:在寻址到扩展指令所指定的存放短操作数的寄存器后,从该存放短操作数的寄存器的预先定义的一个区段取出一个作为源操作数的短操作数;以及将运算结果存入扩展指令所指定的存放短操作数的寄存器的另一个区段,所述区段是高位区段或低位区段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810170615.7A CN108427573B (zh) | 2018-03-01 | 2018-03-01 | 用于处理器的适于短操作数的扩展指令执行方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810170615.7A CN108427573B (zh) | 2018-03-01 | 2018-03-01 | 用于处理器的适于短操作数的扩展指令执行方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108427573A CN108427573A (zh) | 2018-08-21 |
CN108427573B true CN108427573B (zh) | 2020-11-03 |
Family
ID=63157376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810170615.7A Active CN108427573B (zh) | 2018-03-01 | 2018-03-01 | 用于处理器的适于短操作数的扩展指令执行方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108427573B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116991477B (zh) * | 2023-08-03 | 2024-01-30 | 上海合芯数字科技有限公司 | 旋转类指令执行方法、系统及执行单元 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103150146B (zh) * | 2013-01-31 | 2015-11-25 | 西安电子科技大学 | 基于可扩展处理器架构的专用指令集处理器及其实现方法 |
CN103970508A (zh) * | 2014-06-04 | 2014-08-06 | 上海航天电子通讯设备研究所 | 一种精简的微处理器ip核 |
US9785565B2 (en) * | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
US9996349B2 (en) * | 2015-01-27 | 2018-06-12 | International Business Machines Corporation | Clearing specified blocks of main storage |
-
2018
- 2018-03-01 CN CN201810170615.7A patent/CN108427573B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108427573A (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6651485B2 (ja) | 文字列を処理するための命令及び論理回路 | |
US10649746B2 (en) | Instruction and logic to perform dynamic binary translation | |
CN107077321B (zh) | 用于执行融合的单个周期递增-比较-跳转的指令和逻辑 | |
US9268572B2 (en) | Modify and execute next sequential instruction facility and instructions therefor | |
KR101231556B1 (ko) | 선택된 비트들의 회전 후 연산 기능 및 그 명령어 | |
JP5808348B2 (ja) | マシン状態に基づいた命令の分割 | |
KR102512315B1 (ko) | 원자적 범위 연산들을 제공하기 위한 명령어들 및 로직 | |
US9262327B2 (en) | Signature based hit-predicting cache | |
US9411600B2 (en) | Instructions and logic to provide memory access key protection functionality | |
US9880852B2 (en) | Programmable hardware accelerators in CPU | |
EP3588306A1 (en) | Hardware-assisted paging mechanisms | |
US9652234B2 (en) | Instruction and logic to control transfer in a partial binary translation system | |
US20150178078A1 (en) | Instructions and logic to provide base register swap status verification functionality | |
WO2009087160A1 (en) | Extract cache attribute facility and instruction therefore | |
CN108304217B (zh) | 将长位宽操作数指令转换为短位宽操作数指令的方法 | |
US9715388B2 (en) | Instruction and logic to monitor loop trip count and remove loop optimizations | |
WO2017112279A1 (en) | Instructions and logic for bit field address and insertion | |
US20090182992A1 (en) | Load Relative and Store Relative Facility and Instructions Therefore | |
CN108427573B (zh) | 用于处理器的适于短操作数的扩展指令执行方法及装置 | |
JP2017538215A (ja) | 逆分離演算を実行するための命令及びロジック | |
US20220091852A1 (en) | Instruction Set Architecture and Microarchitecture for Early Pipeline Re-steering Using Load Address Prediction to Mitigate Branch Misprediction Penalties | |
KR102321941B1 (ko) | 스핀-루프 점프를 수행하기 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |