CN108415788A - 用于对无响应处理电路作出响应的数据处理设备和方法 - Google Patents
用于对无响应处理电路作出响应的数据处理设备和方法 Download PDFInfo
- Publication number
- CN108415788A CN108415788A CN201711366359.0A CN201711366359A CN108415788A CN 108415788 A CN108415788 A CN 108415788A CN 201711366359 A CN201711366359 A CN 201711366359A CN 108415788 A CN108415788 A CN 108415788A
- Authority
- CN
- China
- Prior art keywords
- circuit
- processing circuit
- data
- response
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 314
- 230000004044 response Effects 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title abstract description 23
- 238000003672 processing method Methods 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 20
- 238000013500 data storage Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Abstract
本公开提供了一种用于对无响应处理电路作出响应的数据处理设备和方法。该数据处理设备包括第一处理电路、中断生成电路以及中断接收电路。中断生成电路响应于第一处理电路变得无响应而生成传出中断。中断接收电路接收指示第二处理电路已变得无响应的传入中断，并且响应于接收到传入中断使得数据处理设备访问由第二处理电路管理的数据。
Description
技术领域
本公开涉及数据处理。具体而言，本公开与对无响应处理电路作出响应有关。
背景技术
在数据处理设备中，处理电路可能变得无响应。例如，看门狗定时器可以被配置为使得如果该定时器启动(fire)，则处理电路被认为是无响应的。同时，处理电路可以被配置为每隔一定时间段(该时间段小于看门狗定时器的到期时间)来重置看门狗定时器。换言之，如果处理电路变得不能重置定时器，则定时器将启动，此刻可以推断处理电路是无响应的。定时器的启动可能引起中断，该中断可以被路由以使得处理电路被重置。在这种情况下，希望确定处理电路为什么会变得无响应。实现这一目的的一种方式是通过执行跟踪，即通过输出处理电路所执行的处理事务的结果。但是，这可能导致输出必须被检查的大量数据。确实，在输出足够的数据来进行诊断与不输出那么多的数据以避免由于要检查大量数据而导致任务变得过于复杂之间存在权衡。而且，有时所感兴趣的并不是处理事务本身，而是处理电路正在操作的实际数据。当然，一旦处理电路已变得无响应，再开始记录处理事务可能就太迟了，因为使处理器电路变得无响应的事件已经发生。在一些其它情况下，安全考虑意味着正在由无响应处理电路管理的数据应当被保护以防被另一设备访问。因此，希望克服这些限制问题中的一些或全部。
发明内容
从第一示例配置来看，提供了一种数据处理设备，包括：第一处理电路；中断生成电路，被配置为响应于所述第一处理电路变得无响应而生成传出中断；以及中断接收电路，被配置为接收指示第二处理电路已变得无响应的传入中断，并且响应于接收到所述传入中断使得所述数据处理设备访问由所述第二处理电路管理的数据。
从第二示例配置来看，提供了一种数据处理方法，包括：处理一个或多个指令；响应于第一处理电路变得无响应而生成传出中断；接收传入中断，该传入中断指示第二处理电路已变得无响应；并且响应于接收到所述传入中断使得数据处理设备访问由所述第二处理电路管理的数据。
从第三示例配置来看，提供了一种数据处理系统，包括：多个数据处理设备，每个数据处理设备包括：第一处理电路；中断生成电路，被配置为响应于所述第一处理电路变得无响应而生成传出中断；以及中断接收电路，被配置为接收指示所述多个数据处理设备中的另一数据处理设备上的第二处理电路已变得无响应的传入中断，并且响应于接收到所述传入中断使得所述数据处理设备访问由所述多个数据处理设备中的所述另一数据处理设备管理的数据。
附图说明
将仅通过示例的方式参考如附图中所示的实施例来进一步描述本发明，在附图中：
图1示出了根据一个实施例的数据处理设备；
图2示出了根据一个实施例的数据处理系统的第一数据处理设备和第二数据处理设备之间的交互；
图3示出了根据一个实施例的数据处理设备所执行的一系列交互；
图4示出了根据一个实施例的用于确定第一处理电路是否已变得无响应的看门狗定时器的行为方式；
图5示出了根据一个实施例的数据处理的方法；以及
图6示出了根据一个实施例的数据处理的方法。
具体实施方式
在参考附图讨论实施例之前，提供对实施例的以下描述。
根据一个示例配置，提供了一种数据处理设备，包括：第一处理电路；中断生成电路，被配置为响应于所述第一处理电路变得无响应而生成传出中断；以及中断接收电路，被配置为接收传入中断(该传入中断指示第二处理电路已变得无响应)，并且响应于接收到所述传入中断使得所述数据处理设备访问由所述第二处理电路管理的数据。
与立即被用于重置处理电路的指示处理电路没有响应的中断不同，中断被生成并路由到处理者处理电路(handler processing circuitry)。同时，数据处理设备被配置为接收关于另一处理电路的无响应的中断。响应于该中断，使得数据处理设备访问由另一处理电路管理的数据。采用这种方式，当处理电路变得无响应时，中断被路由以使得另一设备可能访问该处理电路所管理的数据。类似地，当另一处理电路变得无响应时，指示这一情况的中断被路由以便可以使数据处理设备访问由另一处理电路管理的数据。
在一些实施例中，由所述第二处理电路管理的所述数据包括所述第二处理电路的状态。这种状态可以是系统的体系结构状态，包括用于数据处理设备或系统的当前操作的值。例如，状态信息可以包括被保存在设备或系统内的寄存器、存储器或其它形式的数据存储装置中的值。通过访问这些数据，可以确定数据处理设备正在做什么引起了中断的发生，这对于调试数据处理设备的操作可能是有用的。在一些情况下，甚至可能恢复在中断发生之前数据处理设备所进行的一些操作。
在一些实施例中，所述中断接收电路被配置为使得所述数据处理设备通过备份由所述第二处理电路管理的所述数据以产生备份数据，来访问由所述第二处理电路管理的所述数据。通过备份由第二处理电路管理的数据，该数据在第二处理电路被重置时不会丢失。然后，该数据可以由分析电路分析或者根据需要被恢复。
在一些实施例中，所述中断接收电路被配置为使得所述备份数据可用于第三处理电路。第三处理电路可以例如提供分析电路，该分析电路能够在中断发生时执行对数据处理设备的状态的分析。采用这种方式，可以确定什么引起了中断的发生。在一些实施例中，第三处理电路可以恢复执行。例如，如果因为不太可能发生的事件而导致中断发生，则简单地在不同的处理电路上继续执行可能没有什么坏处。
在一些实施例中，所述中断接收电路被配置为使得所述数据处理设备通过覆写(overwrite)由所述第二处理电路管理的所述数据来访问所述数据。在这样的实施例中，安全可能是非常重要的。例如，被管理的数据与不应被随意访问的私有信息或者以未加密的格式临时存储的数据相关。为了防止这样的数据以不希望的方式被访问，该数据可以用随机数据或者用预定数据来覆写，或者该数据可以简单地被擦除以使得不再可以对其访问。
在一些实施例中，响应于接收到所述传入中断，所述中断接收电路还被配置为在所述数据处理设备已访问由所述第二处理电路管理的所述数据之后，使得所述第二处理电路被重置。一旦第二处理电路已被重置，则该第二处理电路的状态通常将丢失。但是，第二处理电路随后可以被用于执行新的任务。换言之，第二处理电路的重置是使得系统可能恢复操作(尽管状态已经丢失)的纠正动作的示例。在一些实施例中，第二处理电路可以被恢复到之前的“安全”状态以再次尝试执行。
在一些实施例中，所述中断生成电路被配置为根据看门狗定时器的到期来确定所述第一处理电路已变得无响应。看门狗定时器是被设置为在一定时段之后启动的定时器。当该定时器启动时，生成相关联的中断(例如之前所述的传出中断)。这可以例如被用于使得系统被重置。系统内的处理不断地重置看门狗定时器。因而，只要系统保持响应，则看门狗定时器将不会启动。如果系统变得无响应，则使得看门狗定时器被重置的处理不会运行并且因而看门狗定时器启动，引起某些动作(例如系统重置)的发生。
在一些实施例中，响应于所述中断接收电路接收到所述传入中断并且所述第一处理电路变得无响应，所述数据处理设备被配置为使得所述第一处理电路和所述第二处理电路被重置。这些实施例识别这样的情况，其中在处理指示电路已变得无响应的中断时，处理者本身可能是无响应的或者可能变为无响应的。在这种情况下，如果将处理无响应的电路本身是无响应的，则需要采取动作。在这些实施例中，所采取的动作是使得第一处理电路和第二处理电路都被重置。在一些其它实施例中，提供了第四处理电路，该第四处理电路访问由第一处理电路和第二处理电路管理的数据。一般而言，可以有N个处理电路，每个处理电路被配置为响应于指示(一个或多个)任何其它处理电路已变得无响应的中断，访问由该变为无响应的处理电路管理的数据。
在一些实施例中，所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；并且所述处理者处理电路包括所述第二处理电路或者被所述第二处理电路包括。因而，数据处理设备不仅对针对第二处理电路的传入中断作出响应，而且将其自身的传出中断引导至第二处理电路。处理者处理电路可以是第二处理电路，可以包含第二处理电路，或者可以是第二处理电路的一部分。
数据处理设备可以采用多种形式。但是，在一些实施例中，所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；所述数据处理设备是系统控制处理器；并且所述处理者处理电路是管理性控制处理器。在其它实施例中，所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；所述数据处理设备是管理性控制处理器；并且所述处理者处理电路是系统控制处理器。例如，管理性控制处理器和系统控制处理器都可以是同一片上系统(SoC)的元件。
虽然在一些实施例中，处理者处理电路和处理电路是相同的，但是在一些实施例中，所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；并且所述处理者处理电路不同于所述第一处理电路。例如，这两个电路可以是同一设备内的不同元件。
现在将参考附图描述具体实施例。
图1示出了根据一个实施例的数据处理设备100。数据处理设备100包括第一处理电路110(例如CPU)、中断生成电路120和中断接收电路130。在该实施例中，中断生成电路120检测何时第一处理电路110变得无响应，从而使得中断被生成。中断被转发到另一(例如第二)数据处理设备上的处理者处理电路(图1中未示出)。中断接收电路130接收来自第二数据处理设备上的其它中断生成电路的传入中断。该中断指示第二数据处理设备上的第二处理电路已变得无响应。在该实施例中，中断接收电路130将中断、对中断的引用或者中断的细节传送到数据处理设备100的第一处理电路110以作出响应。
注意在该实施例中，单独的中断接收电路130和中断生成电路120被提供。但是，在其它实施例中，对于数据处理设备100和第二数据处理设备中的一者或两者而言，这些电路中的一者或两者可以构成第一处理电路110本身的一部分。
图2示出了根据一个实施例的数据处理系统140中的第一数据处理设备150a和第二数据处理设备150b之间的交互。在该实施例中，如前所述，当第一处理电路110a变得无响应时，中断生成电路120a生成中断。该中断随后被转发到处理中断的数据处理设备150b的第二处理电路160b。类似地，如果第二处理电路110b变得无响应，则中断生成电路120b生成中断，该中断被转发到数据处理设备150a的第一处理电路160a。
第一处理电路110a和第二处理电路110b分别具有本地关联的数据存储装置160a、160b。本地关联的数据存储装置160a、160b可以例如存储相关联的第一或第二处理电路110a、110b的状态。例如，数据可以包括被存储在允许第一和第二处理电路110a、110b操作的寄存器、存储器或其它处理元件中的数据。在一些实施例中，数据是要对其执行处理的信息。当第一处理电路110a接收到中断指示第二处理电路110b已变得无响应时，第一处理电路110a访问第二数据处理设备150b的本地关联的数据存储装置160b。类似地，当第二处理电路110b接收到来自第一数据处理设备150a的中断生成电路120a的中断指示第一数据处理设备150a的第一处理电路110a已变得无响应时，第二处理电路110b访问与第一数据处理设备150a中的第一处理电路110a相关联的本地数据存储装置160a。访问的类型可以采用多种形式。例如，访问可以涉及读取和/或备份数据。该数据随后可以被分析模块访问以确定造成第一处理电路110a变得无响应的特定情况。在一些实施例中，数据可以被恢复或提供至第三处理电路用于要恢复的处理任务。在一些其它实施例中，数据可以被擦除或覆写，以为数据提供安全保障。
注意在其它实施例中，关联的数据存储装置160a、160b对于数据处理设备而言不是本地的。例如，关联的数据存储装置160a可以只是由第一处理电路110a管理而不在第一数据处理设备150a本地。在一些实施例中，可以存在存储用于第一和第二数据处理设备150a、150b两者的数据的单一存储元件，处理电路110a、110b分别管理不同的数据。
在一些实施例中，第一数据处理设备150a中的中断生成电路120a所生成的中断可能最初意图被发送至第二处理电路110b以外的电路，该中断被重新路由到第二处理电路110b。因此，不需要中断始终以第二处理电路110b为目的地。
在该实施例中，中断接收电路130a、130b被认为是构成第一/第二处理电路110a、110b的一部分。但是，将理解在其它实施例中(例如如图1中所示)，中断接收电路130a、130b可以是单独的元件。在一些实施例中，中断接收电路130a、130b可以是第一/第二处理电路110a、110b本身，或者第一/第二处理电路110a、110b可以构成中断接收电路130a、130b的一部分。
图3示出了数据处理设备100及其对传入中断的响应。在该实施例中，如前所述，来自第二数据处理设备的中断生成电路的传入中断被中断接收电路130接收，指示第二处理电路已变得无响应。中断接收电路130随后将关于中断的信息转发给第一处理电路110。第一处理电路110访问由第二处理电路管理的数据。例如，第一处理电路110访问关于无响应的第二处理电路的状态数据并将该状态数据备份到本地存储元件160。第一处理电路110随后使得信号被发送以重置已变得无响应的第二处理电路。这使得已变得无响应的第二处理电路可能承担进一步的任务和/或恢复工作。在一些实例中，无响应的第二处理电路一旦被重置则可能通过恢复本地存储元件160中已保存的状态来从其停止的地方恢复执行。
图4示出了根据一个实施例的看门狗定时器的操作的示例。在该示例中，看门狗定时器用作用于生成中断以指示第一处理电路已变得无响应的机制。具体而言，指示第一处理电路已变得无响应的中断与指示看门狗定时器的启动的中断相对应。在图4中，看门狗定时器被考虑为持续10ms。当看门狗定时器启动时，中断被生成并且该中断指示第一处理电路已变得无响应。第一处理电路不断地重置看门狗定时器(例如在图4中用术语“重置”来标记)。定时器被重置的周期短于看门狗定时器本身的时长。例如，如果看门狗定时器具有周期x，则以短于x的周期来重置看门狗定时器。这样做的结果是在第一处理电路保持活动的情况下，能够不断地重置看门狗定时器，因此看门狗定时器将不会启动。这在图4中示出。如果系统变为无响应(在图4中标记为“系统无响应”)，则用于重置看门狗定时器的过程不再发生。因此，看门狗定时器将成功地一直倒计时，然后启动，从而生成中断。换言之，只要第一处理电路是活动的，看门狗定时器就不会启动。
在其它实施例中，可以使用用于确定第一处理电路已变得无响应的其它机制。例如，可以使用ping/响应系统来要求第一处理电路在一定时段内对查询作出响应。不能作出响应则表示第一处理电路是无响应的。也可以使用其它监控系统。注意关于第一处理电路无响应的确定不需要指示第一处理电路永久性地无响应或者是不可恢复的。替代地，中断仅仅指示响应被预期但未被提供并且第一处理电路因此可能是出现了故障。
类似地，也可以利用其它方式访问由无响应的第一处理电路管理的数据，或者代替这里所标识出的那些方式。例如，由无响应的第一处理电路管理的数据可以被删除/擦除/覆写以保持安全性，即，使得仅无响应的第一处理电路能够访问数据。
图5示出了根据一个实施例的流程图170。该流程图可以例如表示第一数据处理设备所执行的处理过程。在步骤180处，下一个指令或下一组指令被处理。在步骤190处，确定第一数据处理设备的第一处理电路是否是无响应的。如果是，则在步骤200处，中断被生成并且在步骤210处中断被路由到处理电路(例如第二数据处理设备的第二处理电路或中断接收电路)。该处理过程随后返回至步骤180，其中下一个指令或下一组指令被处理。如果在步骤190处第一处理电路被确定不是无响应的(例如如果它是有响应的)，则在步骤220处，确定是否存在指示第二处理电路无响应的传入中断。如果没有，则处理过程进行到步骤180，其中下一个指令或下一组指令被处理。如果有，则在步骤230处，由第二处理电路管理的数据被访问。该处理过程随后返回至步骤180，其中下一个指令或下一组指令被处理。
注意，在一些实施例中，检测第一处理电路是否无响应、用于确定是否存在指示第二处理电路已变得无响应的传入中断的处理过程以及指令的处理全部可以彼此并行地发生。
图6示出了根据一个实施例的数据处理的方法，如流程图240所示。在该实施例中，第一数据处理设备采用系统控制处理器(SCP)的形式并且第二数据处理设备采用管理性控制处理器(MCP)的形式。这些处理器均被假设为包括中断生成电路和中断接收电路，并且所有这些电路可以存在于单个片上系统设备中。该处理过程可以开始于步骤250或330。
在步骤250处，用于SCP的看门狗定时器启动，使得SCP_WS1中断被生成。在步骤260中，中断被路由到MCP。在步骤270处，MCP保存SCP的状态并引发去往基板管理控制器(BMC)(该控制器可以在SoC的外部)的进一步的中断，以指示所发生的情况。在步骤280处，随后确定MCP是否也无响应。如果不是，则在步骤290处，MCP设置MCP_SS_RST以指示SCP应当被重置。该处理过程随后进行到步骤300。如果在步骤280处，确定MCP无响应，则在步骤310处，MCP_WS1中断被触发并且该处理过程进行到步骤300。一旦在步骤250处生成SCP_WS1中断，则过程还进行到步骤320。该步骤可以与步骤260并行地或顺序地发生。在任一种情况下，在步骤320处，新的看门狗定时器被启用。该看门狗定时器提供预定的时段(SCP_WS1_TIMER_MATCH_VALUE)，在该时段中化解在步骤250处启动的主看门狗定时器的启动问题。如果该看门狗定时器启动，则处理过程进行到步骤300。
步骤300表示这样的测试，其中确定在处理SCP所生成的中断的同时MCP是否已变得无响应或者MCP和SCP是否同时变得无响应。这两种情况中的前者通过使用在步骤320处设置的第二看门狗定时器来确定。在任一种情况下，SCP_SS_RESETREQ信号被断言以指示整个子系统(包括SCP和MCP)应当被重置。
步骤330-400与步骤250-320相对应，其中MCP和SCP的角色被互换。具体而言，在步骤330处，用于MCP的看门狗定时器启动，使得MCP_WS1中断被生成。在步骤340中，中断被路由到SCP。在步骤350处，SCP保存MCP的状态并引发去往BMC的进一步的中断，以指示所发生的情况。在步骤360处，随后确定SCP是否也无响应。如果不是，则在步骤370处，SCP设置SCP_SS_RST以指示MCP应当被重置。该处理过程随后进行到步骤380。如果在步骤360处，确定SCP无响应，则在步骤390处，SCP_WS1中断被触发并且该处理过程进行到步骤380。一旦在步骤330处生成MCP_WS1中断，则过程还进行到步骤400。该步骤可以与步骤260并行地或顺序地发生。在任一种情况下，在步骤400处，新的看门狗定时器被启用。该看门狗定时器提供预定的时段(MCP_WS1_TIMER_MATCH_VALUE)，在该时段中化解在步骤330处启动的主看门狗定时器的启动问题。如果该看门狗定时器启动，则处理过程进行到步骤380。
步骤380表示这样的测试，其中确定在处理MCP所生成的中断的同时SCP是否已变得无响应或者MCP和SCP是否同时变得无响应。这两种情况中的前者通过使用在步骤400处设置的第二看门狗定时器来确定。在任一种情况下，MCP_SS_RESETREQ信号被断言以指示整个子系统(包括SCP和MCP)应当被重置。
以上配置使得可能以一种方式对第二处理电路变得无响应作出反应，以使得可能获得由第二处理电路管理的数据，例如关于第二处理电路的状态信息。这使得可以分析导致第二处理电路变得无响应的实际状态信息。此外，这可以在不需要输出大量跟踪数据的情况下实现，因为只有导致无响应的实际状态信息被输出并且该输出仅仅响应于第二处理电路变得无响应而发生。针对变得无响应的第二处理电路的其它动作也是可能的，例如擦除或覆写第二处理电路所管理的数据以确保安全性。
在本申请中，词语“被配置为”用于表示设备的元件具有能够执行所限定的操作的配置。
在该上下文中，“配置”指硬件或软件的布置或互联方式。例如，设备可以具有提供所限定的操作的专用硬件，或者处理器或其它处理设备可以被编程为执行功能。“被配置为”并不隐含设备元件需要按某种方式被改变以提供所限定的操作。
虽然已在本文中参考附图详细描述了本发明的说明性实施例，但应理解本发明不限于那些精确的实施例，并且本领域技术人员可以在不脱离由所附权利要求限定的本发明的范围和精神的情况下实现各种改变、增补和修改。例如，可以在不脱离本发明的范围的情况下将从属权利要求的特征与独立权利要的特征进行各种组合。
Claims (14)
1.一种数据处理设备，包括：
第一处理电路；
中断生成电路，被配置为响应于所述第一处理电路变得无响应而生成传出中断；以及
中断接收电路，被配置为接收指示第二处理电路已变得无响应的传入中断，并且响应于接收到所述传入中断使得所述数据处理设备访问由所述第二处理电路管理的数据。
2.根据权利要求1所述的数据处理设备，其中：
由所述第二处理电路管理的所述数据包括所述第二处理电路的状态。
3.根据权利要求1所述的数据处理设备，其中：
所述中断接收电路被配置为使得所述数据处理设备通过备份由所述第二处理电路管理的所述数据以产生备份数据，来访问由所述第二处理电路管理的所述数据。
4.根据权利要求3所述的数据处理设备，其中：
所述中断接收电路被配置为使得所述备份数据可用于第三处理电路。
5.根据权利要求1所述的数据处理设备，其中：
所述中断接收电路被配置为使得所述数据处理设备通过覆写由所述第二处理电路管理的所述数据，来访问所述数据。
6.根据权利要求1所述的数据处理设备，其中：
响应于接收到所述传入中断，所述中断接收电路还被配置为在所述数据处理设备已访问由所述第二处理电路管理的所述数据之后，使得所述第二处理电路被重置。
7.根据权利要求1所述的数据处理设备，其中：
所述中断生成电路被配置为通过看门狗定时器的到期来确定所述第一处理电路已变得无响应。
8.根据权利要求1所述的数据处理设备，其中：
响应于所述中断接收电路接收到所述传入中断并且所述第一处理电路变得无响应，所述数据处理设备被配置为使得所述第一处理电路和所述第二处理电路被重置。
9.根据权利要求1所述的数据处理设备，其中：
所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；并且
所述处理者处理电路包括所述第二处理电路或者被所述第二处理电路包括。
10.根据权利要求1所述的数据处理设备，其中：
所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；
所述数据处理设备是系统控制处理器；并且
所述处理者处理电路是管理性控制处理器。
11.根据权利要求1所述的数据处理设备，其中：
所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；
所述数据处理设备是管理性控制处理器；并且
所述处理者处理电路是系统控制处理器。
12.根据权利要求1所述的数据处理设备，其中：
所述中断生成电路被配置为将所述传出中断路由到处理者处理电路；并且
所述处理者处理电路不同于所述第一处理电路。
13.一种数据处理方法，包括：
处理一个或多个指令；
响应于第一处理电路变得无响应而生成传出中断；
接收传入中断，该传入中断指示第二处理电路已变得无响应；并且
响应于接收到所述传入中断使得数据处理设备访问由所述第二处理电路管理的数据。
14.一种数据处理系统，包括：
多个数据处理设备，每个数据处理设备包括：
第一处理电路；
中断生成电路，被配置为响应于所述第一处理电路变得无响应而生成传出中断；以及
中断接收电路，被配置为接收指示所述多个数据处理设备中的另一数据处理设备上的第二处理电路已变得无响应的传入中断，并且响应于接收到所述传入中断使得所述数据处理设备访问由所述多个数据处理设备中的所述另一数据处理设备管理的数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/428,550 | 2017-02-09 | ||
| US15/428,550 US11392438B2 (en) | 2017-02-09 | 2017-02-09 | Responding to unresponsive processing circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108415788A true CN108415788A (zh) | 2018-08-17 |
| CN108415788B CN108415788B (zh) | 2024-03-22 |
Family
ID=63037703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711366359.0A Active CN108415788B (zh) | 2017-02-09 | 2017-12-18 | 用于对无响应处理电路作出响应的数据处理设备和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11392438B2 (zh) |
| CN (1) | CN108415788B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703419A (en) * | 1982-11-26 | 1987-10-27 | Zenith Electronics Corporation | Switchcover means and method for dual mode microprocessor system |
| US20040193763A1 (en) * | 2003-03-28 | 2004-09-30 | Fujitsu Limited | Inter-bus communication interface device and data security device |
| WO2007063944A1 (ja) * | 2005-11-30 | 2007-06-07 | International Business Machines Corporation | 無停止トランザクション処理システム |
| US20090235099A1 (en) * | 2008-03-11 | 2009-09-17 | Alexander Branover | Protocol for Transitioning In and Out of Zero-Power State |
| US20100235558A1 (en) * | 2009-03-11 | 2010-09-16 | Lsi Corporation | Multiprocessor System Having Multiple Watchdog Timers and Method of Operation |
| CN101873592A (zh) * | 2010-06-30 | 2010-10-27 | 北京航空航天大学 | 一种异构无线设备的动态管理装置 |
| CN102567109A (zh) * | 2010-12-07 | 2012-07-11 | 苹果公司 | 中断分配方案 |
| CN104115155A (zh) * | 2012-02-08 | 2014-10-22 | Arm有限公司 | 在具有安全域和次安全域的数据处理设备中的异常处理 |
| US20150370665A1 (en) * | 2014-06-23 | 2015-12-24 | Liqid Inc. | Network failover handling in modular switched fabric based data storage systems |
| CN106155741A (zh) * | 2016-06-30 | 2016-11-23 | 努比亚技术有限公司 | 一种避免应用程序无响应的处理装置及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160019062A1 (en) * | 2014-07-16 | 2016-01-21 | Ahmad Yasin | Instruction and logic for adaptive event-based sampling |
| US10120686B2 (en) * | 2016-06-07 | 2018-11-06 | Intel Corporation | Eliminating redundant store instructions from execution while maintaining total store order |
-
2017
- 2017-02-09 US US15/428,550 patent/US11392438B2/en active Active
- 2017-12-18 CN CN201711366359.0A patent/CN108415788B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703419A (en) * | 1982-11-26 | 1987-10-27 | Zenith Electronics Corporation | Switchcover means and method for dual mode microprocessor system |
| US20040193763A1 (en) * | 2003-03-28 | 2004-09-30 | Fujitsu Limited | Inter-bus communication interface device and data security device |
| WO2007063944A1 (ja) * | 2005-11-30 | 2007-06-07 | International Business Machines Corporation | 無停止トランザクション処理システム |
| US20090235099A1 (en) * | 2008-03-11 | 2009-09-17 | Alexander Branover | Protocol for Transitioning In and Out of Zero-Power State |
| US20100235558A1 (en) * | 2009-03-11 | 2010-09-16 | Lsi Corporation | Multiprocessor System Having Multiple Watchdog Timers and Method of Operation |
| CN101873592A (zh) * | 2010-06-30 | 2010-10-27 | 北京航空航天大学 | 一种异构无线设备的动态管理装置 |
| CN102567109A (zh) * | 2010-12-07 | 2012-07-11 | 苹果公司 | 中断分配方案 |
| CN104115155A (zh) * | 2012-02-08 | 2014-10-22 | Arm有限公司 | 在具有安全域和次安全域的数据处理设备中的异常处理 |
| US20150370665A1 (en) * | 2014-06-23 | 2015-12-24 | Liqid Inc. | Network failover handling in modular switched fabric based data storage systems |
| CN106155741A (zh) * | 2016-06-30 | 2016-11-23 | 努比亚技术有限公司 | 一种避免应用程序无响应的处理装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108415788B (zh) | 2024-03-22 |
| US20180225168A1 (en) | 2018-08-09 |
| US11392438B2 (en) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102003663B1 (ko) | 디버그 예외 생성 제어 | |
| US20110271152A1 (en) | Failure management method and computer | |
| US20180150359A1 (en) | Electronic apparatus, restarting method, and non-transitory recording medium | |
| US9189320B2 (en) | Handling intermittent recurring errors in a network | |
| US9575855B2 (en) | Storage apparatus and failure location identifying method | |
| KR20170131366A (ko) | 공유 리소스 액세스 제어 방법 및 장치 | |
| US7281163B2 (en) | Management device configured to perform a data dump | |
| TW201610672A (zh) | 在資料處理裝置中進行除錯 | |
| CN115576734B (zh) | 一种多核异构日志存储方法和系统 | |
| WO2016131383A1 (zh) | 一种系统的维护进程运行方法及装置 | |
| US8171345B2 (en) | Disablement of an exception generating operation of a client system | |
| US9176806B2 (en) | Computer and memory inspection method | |
| CN108415788A (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| US20180260563A1 (en) | Computer system for executing analysis program, and method of monitoring execution of analysis program | |
| US10089200B2 (en) | Computer apparatus and computer mechanism | |
| JP2007011639A (ja) | 入出力制御装置，情報制御装置，入出力制御方法及び情報制御方法 | |
| US8543755B2 (en) | Mitigation of embedded controller starvation in real-time shared SPI flash architecture | |
| US9495230B2 (en) | Testing method | |
| US20220414207A1 (en) | Electronic device and attack detection method of electronic device | |
| JP4611659B2 (ja) | 不正アクセス検出装置、不正アクセス検出方法、プログラム | |
| JP2017151511A (ja) | 情報処理装置、動作ログ取得方法および動作ログ取得プログラム | |
| KR102475879B1 (ko) | Mdps mcu 코어 고장 감지 장치 및 방법 | |
| CN115061776A (zh) | 一种虚拟机异常的处理方法、电子设备和存储介质 | |
| CN114356708A (zh) | 一种设备故障监控方法、装置、设备及可读存储介质 | |
| CN116302694A (zh) | 故障处理方法、装置、通信设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |