CN108388483A - 配置码率的方法、装置及计算机可读存储介质 - Google Patents
配置码率的方法、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN108388483A CN108388483A CN201810196557.5A CN201810196557A CN108388483A CN 108388483 A CN108388483 A CN 108388483A CN 201810196557 A CN201810196557 A CN 201810196557A CN 108388483 A CN108388483 A CN 108388483A
- Authority
- CN
- China
- Prior art keywords
- storage region
- code check
- storage
- ecc
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
Abstract
本公开涉及一种配置码率的方法、装置及计算机可读存储介质，以在确保存储的数据的准确性的前提下，提高数据存储装置的利用率。所述方法包括：确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
Description
技术领域
本公开涉及数据存储技术领域，具体地，涉及一种配置码率的方法、装置及计算机可读存储介质。
背景技术
随着数据存储技术的高速发展，诸如SSD(Solid State Drives，固态硬盘)等等数据存储装置由于具有读写速度快、抗震动、低功耗、无噪音、低热量、以及质量轻等特点，已被广泛应用于军事、车载、工业、医疗、和航空等领域。
在使用数据存储装置(比如SSD)进行数据读写时，可能会产生随机错误。目前，可以通过引入ECC(Error Correction Code，纠错码)来纠正随机错误。为此，数据存储装置除存储数据外，还需存储相应的ECC。在使用数据存储装置的初期，该数据存储装置相对比较可靠，因此可以使用较高码率的ECC。随着数据存储装置的使用时长的增加，数据存储装置变得越来越不可靠，相应地，需要使用较低码率的ECC，以保证存储的数据准确性。
然而，如果使用较低码率的ECC，则需要将较多位数的ECC存入数据存储装置，较多位数的ECC占用了原本用于存储数据的存储空间，导致数据存储装置的利用率较低。
发明内容
本公开的目的是提供一种配置码率的方法、装置及计算机可读存储介质，以在确保存储的数据的准确性的前提下，提高数据存储装置的利用率。
为了达到上述目的，本公开第一方面提供了一种配置码率的方法，所述方法包括：
确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
可选地，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
可选地，确定数据存储装置的第一存储区域和第二存储区域，包括：
将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
可选地，所述方法还包括：
将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理地址之间的对应关系。
本公开第二方面提供了一种配置码率的装置，所述装置包括：
确定模块，用于确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
配置模块，用于为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
可选地，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
可选地，所述确定模块包括：
第一确定子模块，用于将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
第二确定子模块，用于将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
可选地，所述装置还包括：
存储模块，用于将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理地址之间的对应关系。
本公开第三方面提供了一种配置码率的装置，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行本公开第一方面所述的配置码率的方法。
本公开第四方面提供了一种计算机可读存储介质，其上存储有计算机程序指令，该程序指令被处理器执行时实现本公开第一方面所述的配置码率的方法的步骤。
通过上述技术方案，根据数据存储装置的各个存储区域的读写错误率，为各个存储区域配置相应码率的ECC，以达到在保证存储的数据的准确性的前提下，通过为读写错误率较低的存储区域配置较低码率的ECC，将更多的数据存储到该读写错误率较低的存储区域，因为读写错误率较低的存储区域本身的可靠性较高，其并不需要较多位数的ECC来保证存储的数据的准确性，如果对读写错误率较低的存储区域均配置较高码率的ECC，相当于该读写错误率较低的存储区域存储有多位不必要的ECC，造成了存储空间的浪费，采用本公开实施例提供的配置码率的方法，可以避免存储空间的浪费，在确保存储的数据的准确性的前提下，提高了数据存储装置的利用率。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开实施例提供的配置码率的方法的流程图。
图2是本公开实施例提供的配置码率的方法的示意图。
图3是本公开实施例提供的配置码率的装置的示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
本公开实施例提供了一种配置码率的方法，该方法应用于数据存储装置。数据存储装置例如可以是SSD，即，用固态电子存储芯片阵列制成的硬盘。目前，SSD的存储介质一般可以有两种，一种是采用闪存(FLASH)芯片作为存储介质，另外一种是采用动态随机存取存储器(Dynamic Random Access Memory，DRAM)作为存储介质。其中，采用FLASH芯片作为存储介质的SSD，它的外观可以被制作成多种模样，例如：笔记本硬盘、微硬盘、存储卡等样式。以本公开实施例提供的方法应用于SSD为例，由SSD中的主控制器执行该方法。
图1是本公开实施例提供的配置码率的方法的流程图。如图1所示，该方法包括以下步骤：
步骤S11：确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
步骤S12：为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
本公开实施例中，根据数据存储装置的各个存储区域本身的特性，例如各个存储区域的读写错误率，将数据存储装置包括的各个存储区域分为两大类型：第一存储区域和第二存储区域。一种实施方式是：将读写错误率较低的存储区域确定为第一存储区域，并将读写错误率较高的存储区域确定为第二存储区域。
然后，为不同类型的存储区域配置不同码率的ECC。因为不同类型的存储区域的读写错误率不同，所以不同类型的存储区域中需要存储的ECC的位数也不同，读写错误率较高的存储区域需要存储较多位数的ECC才能保证存储的数据的准确性，而读写错误率较低的存储区域仅需要存储较少位数的ECC就能保证存储的数据的准确性，剩余的存储空间即可用于存储更多的数据。
一个存储区域存储较多位数的ECC，相当于为该存储区域配置较低码率的ECC；一个存储区域存储较少位数的ECC，相当于为该存储区域配置较高码率的ECC。因此，一种实施方式是：为第一存储区域配置第一码率的ECC，并为第二存储区域配置第二码率的ECC，第一码率高于第二码率。
本公开实施例提出了根据数据存储装置的各个存储区域的读写错误率，为各个存储区域配置相应码率的ECC，以达到在保证存储的数据的准确性的前提下，通过为读写错误率较低的存储区域配置较低码率的ECC，将更多的数据存储到该读写错误率较低的存储区域，因为读写错误率较低的存储区域本身的可靠性较高，其并不需要较多位数的ECC来保证存储的数据的准确性，如果对读写错误率较低的存储区域均配置较高码率的ECC，相当于该读写错误率较低的存储区域存储有多位不必要的ECC，造成了存储空间的浪费，采用本公开实施例提供的配置码率的方法，可以避免存储空间的浪费，在确保存储的数据的准确性的前提下，提高了数据存储装置的利用率。
可选地，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
本公开实施例中，在为第一存储区域配置第一码率的ECC的条件下，第一码率始终是整个数据存储装置中的最高码率。针对第二存储区域配置何种码率的ECC，有且不限于以下两种实施方式：
一种实施方式是：为第二存储区域配置固定码率的ECC，且该固定码率低于第一码率。在该实施方式中，第二存储区域中存储固定位数的ECC，该固定位数的ECC始终能够保证第二存储区域存储的数据的准确性。
另一种实施方式是：为第二存储区域配置可变码率的ECC，且该可变码率包括多个码率，多个码率均低于第一码率。在该实施方式中，第二存储区域支持可变码率的ECC，第二存储区域存储可变位数的ECC，在使用第二存储区域的初期，第二存储区域的可靠性较高，因此为第二存储区域配置较低码率且低于第一码率的ECC，第二存储区域存储较少位数的ECC，剩余的存储空间即可用于存储更多的数据；随着第二存储区域的使用时长的增加，第二存储区域的可靠性逐渐降低，因此为第二存储区域配置较高码率且低于第一码率的ECC，第二存储区域存储较多位数的ECC。采用该实施方式，在使用第二存储区域的初期，仍然可以利用第二存储区域中除ECC占用的存储空间外剩余的存储空间存储更多的数据，提高了数据存储装置的利用率。
可选地，结合以上各个实施方式，步骤S11包括：
将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
根据使用需求，数据存储装置中各个存储区域的工作模式被配置成多种工作模式中的任一种，例如：pSLC(pseudo Single-Level Cell，伪单层单元)模式、MLC(Multi-LevelCell，多层单元)模式或TLC(Trinary-Level Cell，三层单元)模式。
本发明实施例利用了工作模式为pSLC模式的存储区域(简称pSLC区域)具有较低错误率的特性，将pSLC区域确定为第一存储区域，进而为pSLC区域配置第一码率的ECC。
并且，本发明实施例利用了工作模式为MLC模式或TLC模式的存储区域(简称MLC区域或TLC区域)具有较高错误率的特性，将MLC区域或TLC区域确定为第二存储区域，进而为MLC区域或TLC区域配置第二码率的ECC。
示例地，图2是本公开实施例提供的配置码率的方法的示意图。如图2所示，为pSLC区域配置数据存储装置中的最高码率的ECC，为TLC区域配置多个码率的ECC。
可选地，结合以上各个实施方式，所述方法还包括：
将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理页面之间的对应关系。
在为第一存储区域配置第一码率的ECC之后，由于第一存储区域存储较少位数的ECC，所以剩余的存储空间较多，因此将元数据、时间戳以及FTL(Flash translationlayer，闪存转换层)映射表中的至少一者存储到剩余的存储空间，以充分利用数据存储装置的存储空间。
在第一存储区域是pSLC区域，且第二存储区域是MLC区域或TLC区域的情况下，本发明实施例还利用了pSLC区域的读取时间比MLC区域或TLC区域的读取时间稍快的特性，将元数据、时间戳以及FTL映射表中的至少一者存储到pSLC区域，增加了元数据、时间戳以及FTL映射表的搜索效率。如图2所示，图2以将元数据、时间戳以及FTL映射表均存储到pSLC区域为例示意。
并且，本发明实施例还利用了pSLC区域的读写错误率比MLC区域或TLC区域的读写错误率低的特性，将元数据、时间戳以及FTL映射表中的至少一者存储到pSLC区域，增加了元数据、时间戳以及FTL映射表的准确性，且由于FTL映射表准确性的增加，进一步提高了FTL算法的稳定性。
基于同一发明构思，本公开实施例还提供了一种配置码率的装置。图3是本公开实施例提供的配置码率的装置的示意图。如图3所示，该装置300包括：
确定模块301，用于确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
配置模块302，用于为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
可选地，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
可选地，所述确定模块包括：
第一确定子模块，用于将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
第二确定子模块，用于将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
可选地，所述装置还包括：
存储模块，用于将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理地址之间的对应关系。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本公开实施例还提供了一种配置码率的装置，所述装置包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为：执行实现上述配置码率的方法的步骤。
本公开实施例还提供了一种计算机可读存储介质，其上存储有计算机程序指令，该程序指令被处理器执行时实现上述配置码率的方法的步骤。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (10)
1.一种配置码率的方法，其特征在于，所述方法包括：
确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
2.根据权利要求1所述的方法，其特征在于，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
3.根据权利要求1所述的方法，其特征在于，确定数据存储装置的第一存储区域和第二存储区域，包括：
将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理地址之间的对应关系。
5.一种配置码率的装置，其特征在于，所述装置包括：
确定模块，用于确定数据存储装置的第一存储区域和第二存储区域，所述第一存储区域的读写错误率低于所述第二存储区域的读写错误率；
配置模块，用于为所述第一存储区域配置第一码率的ECC，并为所述第二存储区域配置第二码率的ECC，所述第一码率高于所述第二码率。
6.根据权利要求5所述的装置，其特征在于，所述第二码率的数量为一个或多个，在所述第二码率的数量是多个时，所述第一码率分别高于多个所述第二码率。
7.根据权利要求5所述的装置，其特征在于，所述确定模块包括：
第一确定子模块，用于将所述数据存储装置中工作模式为pSLC模式的存储区域确定为所述第一存储区域；
第二确定子模块，用于将所述数据存储装置中工作模式为MLC模式或TLC模式的存储区域确定为所述第二存储区域。
8.根据权利要求5所述的装置，其特征在于，所述装置还包括：
存储模块，用于将元数据、时间戳以及FTL映射表中的至少一者存储至所述第一存储区域中，所述FTL映射表用于表征主机发送的逻辑地址与所述SSD的物理地址之间的对应关系。
9.一种配置码率的装置，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行权利要求1-4任一所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，该程序指令被处理器执行时实现权利要求1-4中任一所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810196557.5A CN108388483A (zh) | 2018-03-10 | 2018-03-10 | 配置码率的方法、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810196557.5A CN108388483A (zh) | 2018-03-10 | 2018-03-10 | 配置码率的方法、装置及计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108388483A true CN108388483A (zh) | 2018-08-10 |
Family
ID=63066508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810196557.5A Pending CN108388483A (zh) | 2018-03-10 | 2018-03-10 | 配置码率的方法、装置及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108388483A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111767553A (zh) * | 2020-05-29 | 2020-10-13 | 上海橙群微电子有限公司 | 数据加密解密方法、mcu及电子设备、可读存储介质 |
| CN112527204A (zh) * | 2020-12-15 | 2021-03-19 | 深圳星火半导体科技有限公司 | 存储方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536109A (zh) * | 2005-10-13 | 2009-09-16 | 特拉维夫大学拉莫特有限公司 | Mbc闪存中的错误校正的方法 |
| CN101611385A (zh) * | 2007-03-08 | 2009-12-23 | 英特尔公司 | 用于动态ecc码率调整的方法、装置和系统 |
| US8762798B2 (en) * | 2011-11-16 | 2014-06-24 | Stec, Inc. | Dynamic LDPC code rate solution |
| CN105005450A (zh) * | 2014-04-25 | 2015-10-28 | 群联电子股份有限公司 | 数据写入方法、存储器存储装置及存储器控制电路单元 |
| CN106201340A (zh) * | 2016-06-29 | 2016-12-07 | 联想(北京)有限公司 | 一种存储数据的方法、存储设备、电子设备 |
| CN107643876A (zh) * | 2016-07-20 | 2018-01-30 | 大心电子股份有限公司 | 存储器管理方法、存储器存储装置及存储器控制电路单元 |
-
2018
- 2018-03-10 CN CN201810196557.5A patent/CN108388483A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536109A (zh) * | 2005-10-13 | 2009-09-16 | 特拉维夫大学拉莫特有限公司 | Mbc闪存中的错误校正的方法 |
| CN101611385A (zh) * | 2007-03-08 | 2009-12-23 | 英特尔公司 | 用于动态ecc码率调整的方法、装置和系统 |
| US8762798B2 (en) * | 2011-11-16 | 2014-06-24 | Stec, Inc. | Dynamic LDPC code rate solution |
| CN105005450A (zh) * | 2014-04-25 | 2015-10-28 | 群联电子股份有限公司 | 数据写入方法、存储器存储装置及存储器控制电路单元 |
| CN106201340A (zh) * | 2016-06-29 | 2016-12-07 | 联想(北京)有限公司 | 一种存储数据的方法、存储设备、电子设备 |
| CN107643876A (zh) * | 2016-07-20 | 2018-01-30 | 大心电子股份有限公司 | 存储器管理方法、存储器存储装置及存储器控制电路单元 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111767553A (zh) * | 2020-05-29 | 2020-10-13 | 上海橙群微电子有限公司 | 数据加密解密方法、mcu及电子设备、可读存储介质 |
| CN111767553B (zh) * | 2020-05-29 | 2024-04-12 | 上海橙群微电子有限公司 | 数据加密解密方法、mcu及电子设备、可读存储介质 |
| CN112527204A (zh) * | 2020-12-15 | 2021-03-19 | 深圳星火半导体科技有限公司 | 存储方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10884947B2 (en) | Methods and memory systems for address mapping | |
| CN105808455B (zh) | 访问内存的方法、存储级内存及计算机系统 | |
| US9594675B2 (en) | Virtualization of chip enables | |
| CN109923514B (zh) | 对数据的存储器操作 | |
| US11550678B2 (en) | Memory management | |
| CN113094003B (zh) | 数据处理方法、数据存储装置及电子设备 | |
| US9733861B2 (en) | Data temperature profiling by smart counter | |
| JP2013033482A (ja) | 不揮発性一時データの処理 | |
| US11113145B2 (en) | Memory device, semiconductor device, and semiconductor system | |
| US11003587B2 (en) | Memory system with configurable NAND to DRAM ratio and method of configuring and using such memory system | |
| CN101800071A (zh) | 固态盘设备及其编程失败处理方法 | |
| US10359937B2 (en) | System and method of implementing a table storage support scheme | |
| CN103927130B (zh) | 基于内存管理单元mmu的统一内外存架构 | |
| CN106201340B (zh) | 一种存储数据的方法、存储设备、电子设备 | |
| US20140372831A1 (en) | Memory controller operating method for read operations in system having nonvolatile memory device | |
| CN106445725A (zh) | 一种闪存错误模式的测试方法和系统 | |
| CN108388483A (zh) | 配置码率的方法、装置及计算机可读存储介质 | |
| CN103218271A (zh) | 一种数据纠错方法及装置 | |
| KR20200114212A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| TWI388986B (zh) | 快閃記憶體裝置的運作方法及快閃記憶體裝置 | |
| US20200042455A1 (en) | Dara storage apparatus capable of varying map cache buffer size | |
| US9824779B2 (en) | Memory error repair | |
| CN105718328A (zh) | 存储器坏区的数据备份方法及系统 | |
| TWI661308B (zh) | 使用具有命令優先權之記憶體協定之設備及方法 | |
| CN112513824A (zh) | 一种内存交织方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190814 Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: SHENZHEN UNIONMEMORY INFORMATION SYSTEM Co.,Ltd. Address before: 100176 Beijing Daxing District Beijing Economic and Technological Development Zone No. 58 Jinghai Road, No. 5 Building No. 3, No. 305 Applicant before: BEIJING LENOVO SOFTWARE Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180810 |
|
| RJ01 | Rejection of invention patent application after publication |