CN108351850B - 对存储器设备中的非易失性存储器和易失性存储器进行同时存取的技术 - Google Patents

对存储器设备中的非易失性存储器和易失性存储器进行同时存取的技术 Download PDF

Info

Publication number
CN108351850B
CN108351850B CN201680067507.6A CN201680067507A CN108351850B CN 108351850 B CN108351850 B CN 108351850B CN 201680067507 A CN201680067507 A CN 201680067507A CN 108351850 B CN108351850 B CN 108351850B
Authority
CN
China
Prior art keywords
volatile memory
block
memory devices
active non
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680067507.6A
Other languages
English (en)
Other versions
CN108351850A (zh
Inventor
K·A·库查尔
C·C·拉德
R·P·曼戈尔德
S·K·塔卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108351850A publication Critical patent/CN108351850A/zh
Application granted granted Critical
Publication of CN108351850B publication Critical patent/CN108351850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1612—Error detection by comparing the output signals of redundant hardware where the redundant component is persistent storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

用于对存储器模块设备的存储器设备进行存取的技术，包括：接收来自主机的存储器读取请求，并且响应于存储器读取请求，对存储器模块设备的活动非易失性存储器设备的区块进行读取，而同时对存储器模块设备的易失性存储器设备进行存取。易失性存储器设备与备用非易失性存储器设备共享存储器模块设备的数据总线的数据信号线，该备用非易失性存储器设备与活动非易失性存储器设备的区块相关联。在写入操作期间，对活动非易失性存储器设备的区块中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入，以促进非易失性存储器设备的恰当损耗均衡。备用非易失性存储器设备可以替换活动非易失性存储器设备的区块中的失效非易失性存储器设备。在这种情况下，在活动非易失性存储器设备的区块的读取操作期间易失性存储器设备不再被同时存取。

Description

对存储器设备中的非易失性存储器和易失性存储器进行同时 存取的技术
申请的交叉引用
本申请要求于2015年12月18日提交的标题为“TECHNOLOGIES FORCONTEMPORANEOUS ACCESS OF NON-VOLATILE AND VOLATILE MEMORY IN A MEMORYDEVICE”的美国实用专利申请第14/975,160号的优先权。
背景技术
诸如存储器集成电路之类的存储器设备用于存储数据。存储器设备可以体现为其中数据以持久方式存储的非易失性存储器，或者体现为其中存储数据直到从存储器设备移除电力为止的易失性存储器。存储器设备经常形成较大计算系统或电子设备的子组件。例如，存储器设备可以被包含在计算机、固态驱动器、便携式存储器系统等中。
存储器模块设备通过将多个存储器设备并入单个封装、板或组件中来提供更大的存储器容量。存储器模块设备可以包括处于单个模块中的非易失性存储器设备和/或易失性存储器设备。存储器模块设备中的各种存储器设备可以布置成存储器设备的多个组或多个区块，以便为存储器模块设备提供更大的地址空间和总体存储器容量。
附图说明
本文描述的概念在附图中通过示例而非限制的方式示出。为了说明的简单和清楚起见，图中所示的元素不一定按比例绘制。在认为合适的情况下，附图标记在图中重复以指示对应或类似的元素。
图1是用于同时存取非易失性存储器和易失性存储器的存储器模块设备的简化框图；
图2是图1的存储器模块设备的存储器设备组件的各种互连的简化框图；
图3是可以由图1的存储器模块设备建立的环境的简化框图；
图4是可以由图1-3的存储器模块设备执行的用于初始化的方法的至少一个实施例的简化流程图；
图5是可以由图1-3的存储器模块设备执行的用于同时存取非易失性存储器和易失性存储器的方法的至少一个实施例的简化流程图；
图6是可以由图1-3的存储器模块设备执行的用于处理非易失性存储器设备的失效的方法的至少一个实施例的简化流程图；以及
图7是包括图1-3的存储器模块设备的计算设备的至少一个实施例的简化框图。
具体实施方式
虽然本公开的概念易受各种修改和替代形式影响，但是其特定实施例已经通过示例的方式在附图中示出，并且将在本文中进行详细描述。然而，应当理解，并非旨在将本公开的概念限于所公开的特定形式，而是相反，意图是覆盖与本公开和所附权利要求一致的所有修改、等同方案和替代方案。
说明书中对“一个实施例”、“实施例”、“示例性实施例”等的提及指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以包括或可以不一定包括该特定的特征、结构或特性。此外，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，认为结合其他实施例来实现这样的特征、结构或特性是在本领域技术人员的知识内的，而无论是否明确描述。另外，应当意识到，列表中以“A、B和C中的至少一个”的形式包括的项目可以表示(A)；(B)；(C)；(A和B)；(A和C)；(B和C)；或(A、B和C)。类似地，以“A、B或C中的至少一个”的形式列出的项目可以表示(A)；(B)；(C)；(A和B)；(A和C)；(B和C)；或(A、B和C)。
在一些情况下，所公开的实施例可以以硬件、固件、软件或其任何组合来实现。所公开的实施例还可以实现为由暂时性的或非暂时性的机器可读(例如，计算机可读)存储介质携带或存储在其上的指令，该指令可以由一个或多个处理器读取并执行。机器可读存储介质可以体现为用于以机器可读的形式存储或传输信息的任何存储设备、机制或其他物理结构(例如，易失性或非易失性的存储器、介质盘或其他介质设备)。
在附图中，可以以具体的布置和/或排序示出一些结构或方法特征。然而，应当意识到，可能不要求这种具体的布置和/或排序。相反，在一些实施例中，这些特征可以以与说明性图中所示的不同的方式和/或次序来布置。另外，在特定图中包括结构或方法特征并不意味着暗指在所有实施例中都要求这样的特征，并且在一些实施例中可以不包括这些特征或者可以将这些特征与其他特征进行组合。
如图1所示，说明性存储器模块设备100包括存储器控制器102、非易失性存储器110和易失性存储器120。非易失性存储器110包括活动存储器阵列112和备用存储器114。活动存储器阵列112包括多个“活动的”存储器设备，即，存储器控制器102当前使用这些存储器设备来活动地存储和取回数据。相反，备用存储器114包括多个“不活动的”存储器设备，即，存储器控制器102当前未使用这些存储器设备来活动地存储和取回数据(尽管一些数据可以被写入到备用存储器114的备用存储器设备以用于损耗均衡目的)。如下面更详细讨论的，如果活动存储器阵列112的存储器设备失效，则备用存储器114的对应存储器设备可以替代其来使用。
存储器控制器102使用易失性存储器120来在存储器模块设备100的操作期间存储各种数据，例如，与非易失性存储器110相关联的元数据。例如，在说明性实施例中，存储器控制器102在存储器模块设备100的操作期间临时地存储和管理易失性存储器120中的逻辑到物理间接表122。说明性地，逻辑到物理间接表122使与非易失性存储器110相关联的逻辑地址与非易失性存储器110的对应物理地址相关。当然，在其他实施例中，存储器控制器102可以存储和存取易失性存储器120中的附加数据。因此，在存储器模块设备100的操作期间，存储器控制器102可以周期性地、连续地和/或响应性地存取易失性存储器120。
存储器模块设备100的活动存储器阵列112、备用存储器114和易失性存储器120的说明性实施例在图2中示出。活动存储器阵列112包括以单独的列或区块布置的多个活动非易失性存储器设备202。活动非易失性存储器设备202的每个区块经由数据总线210通信地耦合到存储器控制器102。即，特定区块的每个活动非易失性存储器设备202经由对应的一组数据总线链路通信地耦合到存储器控制器102(例如，顶层非易失性存储器设备202经由数据总线链路DQ[7：0]通信地耦合到存储器控制器102)。当然，存储器模块设备100还包括存储器控制器102与非易失性存储器110和易失性存储器120中的每个存储器设备之间的附加命令互连(例如，列选择信号线)，为了图2清楚起见，在图2中仅示出了其中的一些。另外，尽管图2的说明性活动存储器阵列112包括四个区块，每个区块具有十个活动非易失性存储器设备202，但是在其他实施例中，活动存储器阵列112可以包括具有更多或更少的活动非易失性存储器设备202的附加或更少的区块，这取决于例如存储器模块设备100的存储器容量。
存储器模块设备100的说明性备用存储器114包括与活动非易失性存储器设备202的每个区块相关联的备用非易失性存储器设备204。例如，如图2所示，备用存储器114包括四个备用非易失性存储器设备204，一个备用非易失性存储器设备针对说明性的活动非易失性存储器设备202的四个区块中的每个。类似于活动非易失性存储器设备202，备用存储器114的备用非易失性存储器设备204经由数据总线210的一组数据总线信号线212(例如，说明性地，数据信号线DQ[87:80])通信地耦合到存储器控制器102。
说明性易失性存储器120包括多个易失性存储器设备206，其如上面讨论地在存储器模块设备100的操作期间存储各种数据。例如，如图2所示，易失性存储器120包括两个易失性存储器设备206，但是在其他实施例中可以包括附加或更少的易失性存储器设备206。易失性存储器设备206中的每个经由与备用存储器114的备用非易失性存储器设备204相同的一组数据总线信号线212通信地耦合到存储器控制器102。因此，在操作期间，存储器控制器102可以在特定时间点对易失性存储器设备206或备用非易失性存储器设备而非两者进行存取。
如上面讨论的，在使用中，存储器控制器102可以周期性地和/或重复地存取易失性存储器120。然而，为了减少对易失性存储器120进行的存储器存取的时延，以及降低存储器模块设备100的总体功耗，存储器控制器102被配置为与从非易失性存储器110的活动存储器阵列112进行的读取同时地对易失性存储器120进行存取。为此，存储器控制器102针对每个读取操作仅选择被定址的区块中的活动非易失性存储器设备202，而不是与被定址的区块相关联的备用非易失性存储器设备204。因此，因为在读取操作期间不对备用非易失性存储器设备204进行存取，所以耦合到备用存储器114的备用非易失性存储器设备204以及易失性存储器120的易失性存储器设备206的数据总线信号线212用于在活动非易失性存储器设备202的读取操作期间对易失性存储器设备206进行存取(例如，读取和/或写入)。通过在活动非易失性存储器设备202的读取操作期间存取易失性存储器设备206，可以减少易失性存储器存取的时延。另外，因为在活动非易失性存储器设备202的读取操作期间不对备用非易失性存储器设备204进行存取，所以存储器模块设备100的总体功耗可以降低。为了促进跨各种存储器设备202、204的恰当损耗均衡，存储器控制器102被配置为在写入操作期间对选定区块中的活动非易失性存储器设备202中的每个以及与选定区块相关联的备用非易失性存储器设备204进行写入。
返回参考图1，存储器模块设备100的存储器控制器102可以体现为能够读取、写入和管理非易失性存储器110和易失性存储器120的任何类型的控制设备、电路或硬件设备的集合。在说明性实施例中，存储器控制器102包括处理器104、本地存储器106和主机接口108。当然，在其他实施例中，存储器控制器102可以包括在存储器模块设备的存储器控制器中常见地发现的附加设备、电路和/或组件。
处理器104可以体现为能够执行本文描述的功能的任何类型的处理器。例如，处理器104可以体现为(多个)单核或多核处理器、数字信号处理器、微控制器或者其他处理器或处理/控制电路。类似地，本地存储器106可以体现为能够执行本文描述的功能的任何类型的易失性和/或非易失性存储器或数据存储装置。在说明性实施例中，本地存储器106存储可由处理器104执行以便执行所描述的存储器控制器102的功能的固件和/或其他指令。在一些实施例中，处理器104和本地存储器106可以形成片上系统(SoC)的一部分并且与存储器控制器102的其他组件一起并入单个集成电路芯片上。
主机接口108还可以体现为能够促进存储器模块设备100与主机设备或服务(例如，主机应用)的通信的任何类型的硬件处理器、处理电路、输入/输出电路和/或组件的集合。即，主机接口108体现或建立用于存取存储在存储器模块设备100上(例如，存储在非易失性存储器110或易失性存储器120中)的数据的接口。为此，主机接口108可以被配置为利用任何合适的通信协议和/或技术来促进与存储器模块设备100的通信。
在说明性实施例中，存储器模块设备100被体现为非易失性双列直插式存储器模块(NVDIMM)，但是在其他实施例中其可以体现为能够执行本文中所描述的功能的任何其他类型的存储器模块。另外，非易失性存储器110的活动非易失性存储器设备202和备用非易失性存储器设备204中的每个说明性地体现为诸如三维(3D)交叉点存储器之类的位可寻址的、原位写入非易失性存储器设备，或者其他类型的位可寻址的、原位写入非易失性存储器，例如，铁电随机存取存储器(FeTRAM)、基于纳米线的非易失性存储器、相变存储器(PCM)、包括忆阻器技术的存储器、磁阻随机存取存储器(MRAM)或自旋移矩(STT)-MRAM。类似地，易失性存储器120的易失性存储器设备206说明性地体现为动态随机存取存储器(DRAM)设备，但是其可以体现为能够在存储器模块设备100可操作时存储数据的其他类型的易失性存储器设备和/或存储器技术，例如，DDR4(DDR版本4，由JEDEC于2012年9月公布的初始规范)、DDR4E(由JEDEC开发)、LPDDR4(低功率双数据速率(LPDDR)版本4，JESD209-4，最初由JEDEC于2014年8月公布)、WIO2(Wide I/O 2(WideIO 2)，JESD229-2，最初由JEDEC于2014年8月公布)、HBM(高带宽存储器DRAM，JESD235，最初由JEDEC于2013年10月公布)、DDR(DDR版本5，目前由JEDEC讨论中)、LPDDR5(目前由JEDEC讨论中)、HBM2(HBM版本2，目前由JEDEC讨论中)和/或其他，以及基于这些规范的衍生或扩展的技术。
现在参考图3，在使用中，存储器模块设备100可以建立环境300。说明性环境300包括初始化模块302、非易失性存储器存取模块304、易失性存储器存取模块306和失效管理模块308。当然，在其他实施例中，环境300可以包括附加的或其他的模块。环境300的模块和其他组件中的每个可以体现为固件、软件、硬件或其组合。例如，环境300的各种模块、逻辑和其他组件可以形成存储器控制器102或存储器模块设备100的其他硬件组件的一部分，或以其他方式由存储器控制器102或存储器模块设备100的其他硬件组件建立。因此，在一些实施例中，环境300的模块中的任何一个或多个模块可以体现为电路或电子设备的集合(例如，初始化电路302、非易失性存储器存取电路304、易失性存储器存取电路306、失效管理电路308等)。
初始化模块302被配置为通过对存储器设备202、204中的每个的可分配标识值进行设置来初始化非易失性存储器110的各种非易失性存储器设备202、204。即，说明性活动非易失性存储器设备202和备用非易失性存储器设备204中的每个包括可分配标识值、主标识值和选择标识值。可分配标识值在存储器模块设备100的操作期间是可分配的，并且典型地在存储器模块设备100的每个供电周期时重置。主标识值可以由存储器模块设备100的制造商设置为默认值，并且跨供电周期是持久的。另外，主标识值覆写对应的非易失性存储器设备202、204的可分配标识值。选择标识值也是在存储器模块设备100的操作期间可设置的，并且确定哪个非易失性存储器设备202、204将响应存储器存取命令(例如，读取或写入命令)。即，如果非易失性存储器设备202、204中的每个非易失性存储器设备的对应选择标识值匹配其可分配标识值，则该非易失性存储器设备将响应来自存储器控制器102的存储器存取命令。然而，如果选择标识值匹配其主标识值，则对应的非易失性存储器设备202、204将响应存储器存取命令，而不管其当前的可分配标识值如何(即，主标识值覆写可分配标识值)。
如上面讨论的，在存储器模块设备100的初始化过程(参见例如图4的方法400)期间，初始化模块302对活动非易失性存储器设备202和备用非易失性存储器设备204的可分配标识值进行设置。在说明性实施例中，初始化模块302将活动非易失性存储器设备202中的每个的可分配标识值设置为公共值，并且将备用非易失性存储器设备204中的每个的可分配标识值设置为唯一值(即，与活动非易失性存储器设备202的公共值不同的值)。活动非易失性存储器设备202和备用非易失性存储器设备204中的每个的主标识值可以保持在默认值或者以其他方式设置为相同值(但不同于公共值)。以这种方式，可以通过将非易失性存储器设备202、204中的每个的选择标识值设置为公共值来对特定区块中的活动非易失性存储器设备202中的每个进行存取，而不对相关联的备用非易失性存储器设备204进行存取。因为相关联的备用非易失性存储器设备204的可分配标识值不等于公共值，所以相关联的备用非易失性存储器设备204在这样的状况下将不响应任何存储器存取命令。可替代地，可以通过将非易失性存储器设备202、204的选择标识值设置为主标识值的值来对特定区块中的活动非易失性存储器设备202中的每个以及相关联的备用非易失性存储器设备204进行存取。
在一些实施例中，初始化模块302可以被配置为自动地或自主地设置可分配标识值。另外或可替代地，在一些实施例中，初始化模块302可以向主机350(例如，主机应用或设备)提供用户接口，以促进对非易失性存储器设备202、204的可分配标识值进行用户定制。
非易失性存储器存取模块304被配置为基于从主机350接收的存取请求来存取非易失性存储器110。为此，说明性的非易失性存储器存取模块304包括读取存取模块310和写入存取模块312。读取存取模块310被配置为通过将非易失性存储器设备202、204中的每个的选择标识值设置为活动非易失性存储器设备202的可分配标识值的值(即，公共值)来响应来自主机350的读取请求。读取存取模块310随后可以向非易失性存储器110发布读取命令，以从活动非易失性存储器设备202的被定址的区块中读取数据内容。然而，因为相关联的备用非易失性存储器设备204的可分配标识值不同，所以相关联的备用非易失性存储器设备204将不响应该读取命令。
类似于读取存取模块310，写入存取模块312被配置为响应来自主机350的写入请求。为此，写入存取模块312将非易失性存储器设备202、204中的每个的选择标识值设置为非易失性存储器设备202、204的主标识值的值。写入存取模块312随后可以发布写入命令，以将数据写入到活动非易失性存储器设备202的被定址的区块中的每个活动非易失性存储器设备以及相关联的备用非易失性存储器设备204。以这种方式，维持非易失性存储器设备202、204的公共损耗均衡。
易失性存储器存取模块306被配置为在对活动存储器阵列112的读取存取期间对易失性存储器120进行存取。即，易失性存储器存取模块306被配置为：当读取存取模块310对活动非易失性存储器设备202的被定址的区块进行存取时，存取易失性存储器设备206。因为相关联的备用非易失性存储器设备204不响应读取命令，如上面讨论的，所以通信地耦合到备用非易失性存储器设备204和易失性存储器设备206中的每个的数据总线信号线212可以自由地用于存取易失性存储器设备206。当然，易失性存储器存取模块306也可以在非易失性存储器未被存取期间的其他时间存取易失性存储器120。
失效管理模块308被配置为对活动非易失性存储器设备202中的一个或多个的失效进行检测和响应。如果检测到特定区块中的失效非易失性存储器设备202，则失效管理模块308被配置为将存储在失效非易失性存储器设备202上的数据迁移到相关联的备用非易失性存储器设备204。当然，在备用非易失性存储器设备204被配置为替换失效非易失性存储器设备202后，数据总线信号线212可以不用于对易失性存储器120的同时存取。因此，失效管理模块308随后可以禁用存储器模块设备100的同时易失性存储器存取特征。例如，失效管理模块308可以指导非易失性存储器存取模块将主标识值用于对非易失性存储器110进行的所有将来的读取和写入存取。
现在参考图4，在使用中，存储器模块设备100的存储器控制器102可以执行用于对非易失性存储器110进行初始化的方法400。方法400以框402开始，在框402中，存储器控制器102确定是否对非易失性存储器110进行初始化。在一些实施例中，存储器控制器102可以被配置为在每个上电周期时对非易失性存储器110进行初始化。另外或可替代地，如上面讨论的，存储器控制器102可以向主机350提供用户接口，以促进对非易失性存储器110的初始化进行用户定制。
如果存储器控制器102确定对非易失性存储器110进行初始化，则方法400前进到框404，在框404中，存储器控制器102对非易失性存储器设备202、204的可分配标识值进行设置。例如，在框406中，存储器控制器102将每个活动非易失性存储器设备202的可分配标识值设置为公共值。另外，在框408中，存储器控制器102将每个备用非易失性存储器设备204的可分配标识值设置为唯一值(即，与公共值不同的值)。
随后，在框410中，存储器控制器102在易失性存储器120的读取操作期间启用对易失性存储器120的同时存取。例如，在一些实施例中，存储器控制器102可以对相关联的寄存器的标志或位进行置位以指示同时存取被启用。在一些实施例中，标志或位可以体现为存储器控制器102的内部寄存器的未使用或“备用”的位。在非易失性存储器110在框404和410中被初始化之后，在框412中，存储器控制器102通知主机初始化已完成并且存储器模块设备100准备好接收存储器存取请求。
现在参考图5，在使用中，存储器模块设备100的存储器控制器102可以执行用于在非易失性存储器110的读取操作期间同时存取易失性存储器120的方法500。方法500以框502开始，在框502中，存储器控制器102确定是否已经从主机350接收到存储器存取请求。如果是，则方法500前进到框504，在框504中，存储器控制器102确定是否启用对易失性存储器120的同时存取。如上面讨论的，在一些实施例中，可以对位或标志进行置位，以提供在非易失性存储器110的读取操作期间对易失性存储器120的同时存取被启用的指示。如果对易失性存储器120的同时存取未被启用，则方法500前进到框506，在框506中，存储器控制器102基于存储器存取请求来执行标准存储器存取，并且方法500随后循环回到框502，在框502中，存储器控制器102继续监测来自主机350的存储器存取请求。
然而，如果对易失性存储器120的同时存取被启用，则方法500前进到框508。在框508中，存储器控制器102确定接收到的存储器存取请求是否为读取请求。如果是，则方法500前进到框510，在框510中，存储器控制器102确定上一个请求是否也是读取请求(即，存储器控制器102向非易失性存储器110发布的上一个存取命令是否为读取命令)。如果否，则方法500前进到框512，在框512中，存储器控制器102将非易失性存储器设备202、204中的每个的选择标识值设置为公共值，其中活动非易失性存储器设备202的可分配标识值中的每个先前被设置为该公共值。以这种方式，存储器控制器102仅如果最先前的存储器存取是写入存取才对非易失性存储器设备202、204的选择标识值进行设置。
方法500随后前进到框514和516。在框514中，存储器控制器102通过向非易失性存储器设备202、204发布读取命令来对非易失性存储器110执行读取操作。因为选择标识值匹配被定址的区块中的活动非易失性存储器设备202的可分配标识值，所以活动非易失性存储器设备202中的每个响应所发布的读取命令。相反，因为选择标识值不匹配与被定址的区块相关联的备用非易失性存储器设备204的可分配标识值，所以备用非易失性存储器设备204不响应该读取命令。因此，数据总线信号线212可用于执行与易失性存储器120的存取操作。因此，在框516中并且与在框514中执行的读取操作同时地，存储器控制器102执行对易失性存储器120的任何未决存取请求。例如，存储器控制器102可以在于框514中从活动非易失性存储器设备202进行读取的同时于框516中从易失性存储器设备206进行读取和/或写入易失性存储器设备206。方法500随后循环回到框502，在框502中，存储器控制器102继续监测来自主机350的存储器存取请求。
返回参考框508，如果接收到的存储器存取请求不是读取请求，则方法500前进到框518。在518中，存储器控制器102确定存储器存取请求是否为写入请求。如果是，则方法500前进到框520，在框520中，存储器控制器102确定上一个请求是否为写入请求(即，存储器控制器102向非易失性存储器110发布的上一个存取命令是否为写入命令)。如果否，则方法500前进到框522，在框522中，存储器控制器102将非易失性存储器设备202、204中的每个的选择标识值设置为非易失性存储器设备202、204中的每个的主标识值的值。以这种方式，存储器控制器102仅如果最先前的存储器存取是读取存取才对非易失性存储器设备202、204的选择标识值进行设置。
方法500随后前进到框524，在框524中，存储器控制器102通过发布写入命令来对非易失性存储器设备202、204中的每个执行写入操作。即，因为非易失性存储器设备202、204中的每个的选择标识匹配主标识，所以非易失性存储器设备202、204中的每个响应写入命令，而不管其单独的可分配标识值如何。方法500随后循环回到框502，在框502中，存储器控制器102继续监测来自主机350的存储器存取请求。
现在参考图6，在使用中，存储器控制器102还可以执行用于处理活动非易失性存储器设备202的失效的方法600。方法600以框602开始，在框602中，存储器控制器102确定活动非易失性存储器设备202是否已经失效。为此，存储器控制器102可以利用任何合适的方法和/或机制来确定这样的设备失效。如果存储器控制器102确定活动非易失性存储器设备202已经失效，则方法600前进到框604。在框604中，存储器控制器102将数据从失效活动非易失性存储器设备202迁移到相关联的备用非易失性存储器设备204。在框606中，存储器控制器102将失效非易失性存储器设备202的主标识值设置为唯一值，使得失效非易失性存储器设备202将不响应来自存储器控制器102的将来的读取命令或写入命令。另外，在框608中，存储器控制器102使用非易失性存储器设备202、204的主标识值来执行进一步的读取操作和写入操作。为此，如框610所示，存储器控制器102可以在发布对应的读取或写入命令之前将每个非易失性存储器设备202、204的选择标识设置为主标识值的值。以这种方式，存储器控制器102可以响应于活动非易失性存储器设备202的失效而禁用在非易失性存储器110的读取操作期间对易失性存储器120的同时存取。
现在参考图7，在一些实施例中，存储器模块设备100可以并入计算设备700中或形成计算设备700的一部分。计算设备700可以体现为其中可以使用存储器模块设备100的任何类型的计算设备。例如，计算设备700可以体现为智能电话、平板计算机、笔记本、膝上型计算机、上网本、UltrabookTM、可穿戴计算设备、一副智能眼镜、头戴式计算设备、蜂窝电话、台式计算机、智能设备、个人数字助理、移动互联网设备、服务器、数据存储器设备和/或任何其他计算/通信设备。如图7所示，说明性计算设备700包括处理器710、输入/输出(“I/O”)子系统712和主存储器714。当然，在其他实施例中，计算设备700可以包括其他或附加的组件，例如，在典型的计算设备中常见地发现的那些组件(例如，各种输入/输出设备和/或其他组件)。另外，在一些实施例中，说明性组件中的一个或多个可以并入另一组件中，或以其他方式形成另一组件的一部分。例如，在一些实施例中，存储器714或其部分可以并入处理器710中。
处理器710可以体现为能够执行本文描述的功能的任何类型的处理器。例如，处理器710可以体现为(多个)单核或多核处理器、数字信号处理器、微控制器或其他处理器或处理/控制电路。类似地，存储器714可以体现为能够执行本文描述的功能的任何类型的易失性或非易失性存储器或数据存储装置。在操作中，存储器714可以存储在计算设备700的操作期间使用的各种数据和软件，例如，操作系统、应用、程序、库和驱动程序。存储器714经由I/O子系统712通信地耦合到处理器710，I/O子系统712可以体现为促进与处理器710、存储器714和计算设备700的其他组件的输入/输出操作的电路和/或组件。例如，I/O子系统712可以体现为或者以其他方式包括存储器控制器中心、输入/输出控制中心、固件设备、通信链路(即，点对点链路、总线链路、电线、电缆、光导、印刷电路板迹线等)和/或促进输入/输出操作的其他组件和子系统。
在说明性实施例中，主存储器714包括存储器模块设备100。然而，在其他实施例中，存储器模块设备100可以形成计算设备700中的另一设备的一部分。例如，在一些实施例中，计算设备700可以包括固态驱动器720和/或其他外围设备730。在这样的实施例中，存储器模块设备100可以包括在固态驱动器720中或以其他方式形成固态驱动器720的一部分。当然，在其他实施例中，存储器模块设备100可以包括在计算设备700的其他组件中或形成计算设备700的其他组件的一部分。
对存储器设备的引用可以应用于不同的存储器类型，并且特别是具有存储体组(bank group)架构的任何存储器。存储器设备通常指易失性存储器技术。易失性存储器是如果设备电源中断则其状态(并且因此存储在其上的数据)不确定的存储器。非易失性存储器指即使电源中断其状态也确定的存储器。动态易失性存储器要求刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)或诸如同步DRAM(SDRAM)的一些变型。
示例
下面提供了本文公开的技术的说明性示例。这些技术的实施例可以包括以下描述的示例中的任何一个或多个及其任何组合。
示例1包括一种用于对存储器进行存取的存储器模块设备，该存储器模块设备包括：活动非易失性存储器设备的区块；备用非易失性存储器设备，其与活动非易失性存储器设备的区块相关联；至少一个易失性存储器设备；以及存储器控制器，其(i)经由数据总线的对应的数据总线信号线通信地耦合到活动非易失性存储器设备的区块，以及(ii)通过数据总线的相同的一组数据总线信号线通信地耦合到备用非易失性存储器设备和易失性存储器设备，并且其中，存储器控制器用于：接收来自主机的存储器读取请求；响应于存储器读取请求，经由数据总线对活动非易失性存储器设备的区块进行读取；以及与对活动非易失性存储器设备的区块进行读取同时地，经由一组数据总线信号线对易失性存储器设备进行存取。
示例2包括示例1的主题，并且其中，对活动非易失性存储器设备的区块进行读取包括：在与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备未被读取时，对活动非易失性存储器设备的区块进行读取。
示例3包括示例1和2中的任一个的主题，并且其中，对易失性存储器设备进行存取包括：对存储器模块设备的易失性存储器设备进行读取或写入。
示例4包括示例1-3中的任一个的主题，并且其中，存储器控制器还用于：将活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值；以及将易失性存储器设备的可分配标识值设置为唯一值。
示例5包括示例1-4中的任一个的主题，并且其中，对活动非易失性存储器设备的区块进行读取包括：将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值。
示例6包括示例1-5中的任一个的主题，并且其中，将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值使得：活动非易失性存储器设备中的每个活动非易失性存储器设备对读取命令做出响应，并且备用非易失性存储器设备忽略读取命令。
示例7包括示例1-6中的任一个的主题，并且其中，对选择标识值进行设置包括：如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值。
示例8包括示例1-7中的任一个的主题，并且其中，对活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值进行设置包括：将公共值写入活动非易失性存储器设备中的每个活动非易失性存储器设备的模式寄存器，并且对易失性存储器设备的可分配标识值进行设置包括将唯一值写入易失性存储器设备的模式寄存器。
示例9包括示例1-8中的任一个的主题，并且其中，存储器控制器还用于：接收来自主机的存储器写入请求；以及响应于存储器写入请求，对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入。
示例10包括示例1-9中的任一个的主题，并且其中，对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入包括：与对活动非易失性存储器设备的区块进行写入同时地，不对易失性存储器设备进行存取。
示例11包括示例1-10中的任一个的主题，并且其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备具有主标识值，主标识值是相同的值，并且其中，对活动非易失性存储器设备的区块和备用非易失性存储器设备进行写入包括：将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值。
示例12包括示例1-11中的任一个的主题，并且其中，将活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备的选择标识值设置为主标识值使得：活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备对写入命令做出响应。
示例13包括示例1-12中的任一个的主题，并且其中，对选择标识值进行设置包括：如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是读取命令，则将活动非易失性存储器设备中的每个活动非易失性存储器和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值。
示例14包括示例1-13中的任一个的主题，并且其中，存储器控制器还用于：检测活动非易失性存储器设备的区块中的失效非易失性存储器设备；将数据从失效非易失性存储器设备迁移到与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备；以及对将来的存储器读取请求做出响应，以对备用非易失性存储器设备和活动非易失性存储器设备的区块中的除失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取，其中，对备用非易失性存储器设备进行读取包括：与对备用非易失性存储器设备进行读取同时地，不对易失性存储器设备进行存取。
示例15包括示例1-14中的任一个的主题，并且其中，存储器控制器还用于：将失效非易失性存储器设备的主标识值设置为唯一值，以使得失效非易失性存储器设备不响应来自存储器控制器的将来的读取命令或写入命令。
示例16包括示例1-15中的任一个的主题，并且还包括多个活动非易失性存储器设备的区块；以及多个备用非易失性存储器设备，其中每个备用非易失性存储器设备与对应的活动非易失性存储器设备的区块相关联。
示例17包括一种用于对存储器模块设备的存储器设备进行存取的方法，该方法包括：由存储器模块设备的存储器控制器接收来自主机的存储器读取请求；响应于存储器读取请求，由存储器控制器并且经由数据总线对存储器模块设备的活动非易失性存储器设备的区块进行读取；以及由存储器控制器使用数据总线的一组数据总线信号线，与对活动非易失性存储器设备的区块进行读取同时地对存储器模块设备的易失性存储器设备进行存取，一组数据总线信号线通信地耦合到易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备两者。
示例18包括示例17的主题，并且其中，对活动非易失性存储器设备的区块进行读取包括：对活动非易失性存储器设备的区块进行读取，同时不对与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行读取。
示例19包括示例17和18中的任一个的主题，并且其中，对易失性存储器设备进行存取包括：从存储器模块设备的易失性存储器设备进行读取或对存储器模块设备的易失性存储器设备进行写入。
示例20包括示例17-19中的任一个的主题，并且还包括：将活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值；以及将易失性存储器设备的可分配标识值设置为唯一值。
示例21包括示例17-20中的任一个的主题，并且其中，对活动非易失性存储器设备的区块进行读取包括：将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值。
示例22包括示例17-21中的任一个的主题，并且其中，将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值使得：活动非易失性存储器设备中的每个活动非易失性存储器设备对读取命令做出响应，并且备用非易失性存储器设备忽略读取命令。
示例23包括示例17-22中的任一个的主题，并且其中，对选择标识值进行设置包括：如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值。
示例24包括示例17-23中的任一个的主题，并且其中，对活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值进行设置包括：将公共值写入活动非易失性存储器设备中的每个活动非易失性存储器设备的模式寄存器，并且对易失性存储器设备的可分配标识值进行设置包括将唯一值写入易失性存储器设备的模式寄存器。
示例25包括示例17-24中的任一个的主题，并且还包括：由存储器控制器接收来自主机的存储器写入请求；以及响应于存储器写入请求，由存储器控制器对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入。
示例26包括示例17-25中的任一个的主题，并且其中，对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入包括：与对活动非易失性存储器设备的区块进行写入同时地，不对易失性存储器设备进行存取。
示例27包括示例17-26中的任一个的主题，并且其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备具有主标识值，主标识值是相同的值，并且其中，对活动非易失性存储器设备的区块和备用非易失性存储器设备进行写入包括：将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值。
示例28包括示例17-27中的任一个的主题，并且其中，将活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备的选择标识值设置为主标识值使得：活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备对写入命令做出响应。
示例29包括示例17-28中的任一个的主题，并且其中，对选择标识值进行设置包括：如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是读取命令，则将活动非易失性存储器设备中的每个活动非易失性存储器和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值。
示例30包括示例17-29中的任一个的主题，并且还包括：由存储器控制器检测活动非易失性存储器设备的区块中的失效非易失性存储器设备；由存储器控制器将数据从失效非易失性存储器设备迁移到与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备；以及由存储器控制器，通过对备用非易失性存储器设备和活动非易失性存储器设备的区块中的除失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取来对将来的存储器读取请求做出响应，其中，对备用非易失性存储器设备进行读取包括：与对备用非易失性存储器设备进行读取同时地，不对易失性存储器设备进行存取。
示例31包括示例17-30中的任一个的主题，并且还包括：由存储器控制器将失效非易失性存储器设备的主标识值设置为唯一值，以使得失效非易失性存储器设备不响应来自存储器控制器的将来的读取命令或写入命令。
示例32包括一种或多种机器可读存储介质，其包括存储在其上的多个指令，该指令在被执行时使得存储器模块设备的存储器控制器执行示例17-31中的任一个的方法。
示例33包括一种用于对存储器进行存取的存储器模块设备，该存储器模块设备包括：用于接收来自主机的存储器读取请求的单元；用于响应于存储器读取请求而经由数据总线对存储器模块设备的活动非易失性存储器设备的区块进行读取的单元；以及用于使用数据总线的一组数据总线信号线与对活动非易失性存储器设备的区块进行读取同时地对存储器模块设备的易失性存储器设备进行存取的单元，一组数据总线信号线通信地耦合到易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备两者。
示例34包括示例33的主题，并且其中，用于对活动非易失性存储器设备的区块进行读取的单元包括：用于对活动非易失性存储器设备的区块进行读取同时不对与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行读取的单元。
示例35包括示例33和34中的任一个的主题，并且其中，用于对易失性存储器设备进行存取的单元包括：用于从存储器模块设备的易失性存储器设备进行读取或对存储器模块设备的易失性存储器设备进行写入的单元。
示例36包括示例33-35中的任一个的主题，并且还包括：用于将活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值的单元；以及用于将易失性存储器设备的可分配标识值设置为唯一值的单元。
示例37包括示例33-36中的任一个的主题，并且其中，用于对活动非易失性存储器设备的区块进行读取的单元包括：用于将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值的单元。
示例38包括示例33-37中的任一个的主题，并且其中，用于将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值的单元使得：活动非易失性存储器设备中的每个活动非易失性存储器设备对读取命令做出响应，并且备用非易失性存储器设备忽略读取命令。
示例39包括示例33-38中的任一个的主题，并且其中，用于对选择标识值进行设置的单元包括：用于如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为公共值的单元。
示例40包括示例33-39中的任一个的主题，并且其中，用于对活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值进行设置的单元包括：用于将公共值写入活动非易失性存储器设备中的每个活动非易失性存储器设备的模式寄存器的单元，并且用于对易失性存储器设备的可分配标识值进行设置的单元包括用于将唯一值写入易失性存储器设备的模式寄存器的单元。
示例41包括示例33-40中的任一个的主题，并且还包括：用于接收来自主机的存储器写入请求的单元；以及用于响应于存储器写入请求而对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入的单元。
示例42包括示例33-41中的任一个的主题，并且其中，用于对活动非易失性存储器设备的区块和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备进行写入的单元包括：用于与对活动非易失性存储器设备的区块进行写入同时地不对易失性存储器设备进行存取的单元。
示例43包括示例33-42中的任一个的主题，并且其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备具有主标识值，主标识值是相同的值，并且其中，用于对活动非易失性存储器设备的区块和备用非易失性存储器设备进行写入的单元包括：用于将活动非易失性存储器设备中的每个活动非易失性存储器设备和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值的单元。
示例44包括示例33-43中的任一个的主题，并且其中，用于将活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备的选择标识值设置为主标识值的单元使得：活动非易失性存储器设备中的每个活动非易失性存储器设备和备用非易失性存储器设备对写入命令做出响应。
示例45包括示例33-44中的任一个的主题，并且其中，用于对选择标识值进行设置的单元包括：用于如果向活动非易失性存储器设备的区块发布的上一个存储器存取命令是读取命令，则将活动非易失性存储器设备中的每个活动非易失性存储器和与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的选择标识值设置为主标识值的单元。
示例46包括示例33-45中的任一个的主题，并且还包括用于检测活动非易失性存储器设备的区块中的失效非易失性存储器设备的单元；用于将数据从失效非易失性存储器设备迁移到与活动非易失性存储器设备的区块相关联的备用非易失性存储器设备的单元；以及用于通过对备用非易失性存储器设备和活动非易失性存储器设备的区块中的除失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取来对将来的存储器读取请求做出响应的单元，其中，用于对备用非易失性存储器设备进行读取的单元包括：用于与对备用非易失性存储器设备进行读取同时地不对易失性存储器设备进行存取的单元。
示例47包括示例33-46中的任一个的主题，并且还包括用于将失效非易失性存储器设备的主标识值设置为唯一值以使得失效非易失性存储器设备不响应来自存储器控制器的将来的读取命令或写入命令的单元。

Claims (23)

1.一种用于对存储器进行存取的存储器模块设备，所述存储器模块设备包括：
活动非易失性存储器设备的区块；
备用非易失性存储器设备，其与所述活动非易失性存储器设备的区块相关联；
至少一个易失性存储器设备；以及
存储器控制器，其(i)经由数据总线的对应的数据总线信号线通信地耦合到所述活动非易失性存储器设备的区块，以及(ii)通过所述数据总线的相同的一组数据总线信号线通信地耦合到所述备用非易失性存储器设备和所述易失性存储器设备，并且其中，所述存储器控制器用于：
接收来自主机的存储器读取请求；
响应于所述存储器读取请求，经由所述数据总线对所述活动非易失性存储器设备的区块进行读取；以及
与对所述活动非易失性存储器设备的区块进行读取同时地，经由所述一组数据总线信号线对所述易失性存储器设备进行存取，
其中，响应于所述存储器读取请求，与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备未被读取。
2.根据权利要求1所述的存储器模块设备，其中，所述存储器控制器还用于：
将所述活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值；以及
将所述易失性存储器设备的可分配标识值设置为唯一值。
3.根据权利要求2所述的存储器模块设备，其中，对所述活动非易失性存储器设备的区块进行读取包括：将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述公共值。
4.根据权利要求3所述的存储器模块设备，其中，对所述选择标识值进行设置包括：如果向所述活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的所述选择标识值设置为所述公共值。
5.根据权利要求2所述的存储器模块设备，其中：
对所述活动非易失性存储器设备中的每个活动非易失性存储器设备的所述可分配标识值进行设置包括：将所述公共值写入所述活动非易失性存储器设备中的每个活动非易失性存储器设备的模式寄存器，并且
对所述易失性存储器设备的所述可分配标识值进行设置包括将所述唯一值写入所述易失性存储器设备的模式寄存器。
6.根据权利要求1所述的存储器模块设备，其中，所述存储器控制器还用于：
接收来自主机的存储器写入请求；以及
响应于所述存储器写入请求，对所述活动非易失性存储器设备的区块和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备进行写入。
7.根据权利要求6所述的存储器模块设备，其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和所述备用非易失性存储器设备具有主标识值，所述主标识值是相同的值，并且
其中，对所述活动非易失性存储器设备的区块和所述备用非易失性存储器设备进行写入包括：将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述主标识值。
8.根据权利要求1所述的存储器模块设备，其中，所述存储器控制器还用于：
检测所述活动非易失性存储器设备的区块中的失效非易失性存储器设备；
将数据从所述失效非易失性存储器设备迁移到与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备；以及
对将来的存储器读取请求做出响应，以对所述备用非易失性存储器设备和所述活动非易失性存储器设备的区块中的除所述失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取，
其中，对所述备用非易失性存储器设备进行读取包括：与对所述备用非易失性存储器设备进行读取同时地，不对所述易失性存储器设备进行存取。
9.一种用于对存储器模块设备的存储器设备进行存取的方法，所述方法包括：
由所述存储器模块设备的存储器控制器接收来自主机的存储器读取请求；
响应于所述存储器读取请求，由所述存储器控制器并且经由数据总线对所述存储器模块设备的活动非易失性存储器设备的区块进行读取；以及
由所述存储器控制器使用所述数据总线的一组数据总线信号线，与对所述活动非易失性存储器设备的区块进行读取同时地对所述存储器模块设备的易失性存储器设备进行存取，所述一组数据总线信号线通信地耦合到所述易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的备用非易失性存储器设备两者，
其中，响应于所述存储器读取请求，与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备未被读取。
10.根据权利要求9所述的方法，还包括：
将所述活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值；以及
将所述易失性存储器设备的可分配标识值设置为唯一值。
11.根据权利要求10所述的方法，其中，对所述活动非易失性存储器设备的区块进行读取包括：将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述公共值。
12.根据权利要求11所述的方法，其中，对所述选择标识值进行设置包括：如果向所述活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的所述选择标识值设置为所述公共值。
13.根据权利要求9所述的方法，还包括：
由所述存储器控制器接收来自主机的存储器写入请求；以及
响应于所述存储器写入请求，由所述存储器控制器对所述活动非易失性存储器设备的区块和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备进行写入。
14.根据权利要求13所述的方法，其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和所述备用非易失性存储器设备具有主标识值，所述主标识值是相同的值，并且
其中，对所述活动非易失性存储器设备的区块和所述备用非易失性存储器设备进行写入包括：将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述主标识值。
15.根据权利要求9所述的方法，还包括：
由所述存储器控制器检测所述活动非易失性存储器设备的区块中的失效非易失性存储器设备；
由所述存储器控制器将数据从所述失效非易失性存储器设备迁移到与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备；以及
由所述存储器控制器，通过对所述备用非易失性存储器设备和所述活动非易失性存储器设备的区块中的除所述失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取来对将来的存储器读取请求做出响应，
其中，对所述备用非易失性存储器设备进行读取包括：与对所述备用非易失性存储器设备进行读取同时地，不对所述易失性存储器设备进行存取。
16.一种用于对存储器进行存取的存储器模块设备，所述存储器模块设备包括：
用于接收来自主机的存储器读取请求的单元；
用于响应于所述存储器读取请求而经由数据总线对所述存储器模块设备的活动非易失性存储器设备的区块进行读取的单元；以及
用于使用所述数据总线的一组数据总线信号线与对所述活动非易失性存储器设备的区块进行读取同时地对所述存储器模块设备的易失性存储器设备进行存取的单元，所述一组数据总线信号线通信地耦合到所述易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的备用非易失性存储器设备两者，
其中，响应于所述存储器读取请求，与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备未被读取。
17.根据权利要求16所述的存储器模块设备，还包括：
用于将所述活动非易失性存储器设备的区块中的活动非易失性存储器设备中的每个活动非易失性存储器设备的可分配标识值设置为公共值的单元；以及
用于将所述易失性存储器设备的可分配标识值设置为唯一值的单元。
18.根据权利要求17所述的存储器模块设备，其中，用于对所述活动非易失性存储器设备的区块进行读取的单元包括：用于将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述公共值的单元。
19.根据权利要求18所述的存储器模块设备，其中，用于对所述选择标识值进行设置的单元包括：用于如果向所述活动非易失性存储器设备的区块发布的上一个存储器存取命令是写入命令，则将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的所述选择标识值设置为所述公共值的单元。
20.根据权利要求16所述的存储器模块设备，还包括：
用于接收来自主机的存储器写入请求的单元；以及
用于响应于所述存储器写入请求而对所述活动非易失性存储器设备的区块和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备进行写入的单元。
21.根据权利要求20所述的存储器模块设备，其中，活动非易失性存储器设备中的每个活动非易失性存储器设备和所述备用非易失性存储器设备具有主标识值，所述主标识值是相同的值，并且
其中，用于对所述活动非易失性存储器设备的区块和所述备用非易失性存储器设备进行写入的单元包括：用于将所述活动非易失性存储器设备中的每个活动非易失性存储器设备和与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的选择标识值设置为所述主标识值的单元。
22.根据权利要求16所述的存储器模块设备，还包括：
用于检测所述活动非易失性存储器设备的区块中的失效非易失性存储器设备的单元；
用于将数据从所述失效非易失性存储器设备迁移到与所述活动非易失性存储器设备的区块相关联的所述备用非易失性存储器设备的单元；以及
用于通过对所述备用非易失性存储器设备和所述活动非易失性存储器设备的区块中的除所述失效非易失性存储器设备之外的活动非易失性存储器设备中的每个活动非易失性存储器设备进行读取来对将来的存储器读取请求做出响应的单元，
其中，用于对所述备用非易失性存储器设备进行读取的单元包括：用于与对所述备用非易失性存储器设备进行读取同时地不对所述易失性存储器设备进行存取的单元。
23.一种机器可读存储介质，包括存储在其上的多个指令，所述多个指令在被执行时使得存储器模块设备的存储器控制器执行根据权利要求9-15中的任一项所述的方法。
CN201680067507.6A 2015-12-18 2016-11-18 对存储器设备中的非易失性存储器和易失性存储器进行同时存取的技术 Active CN108351850B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/975,160 2015-12-18
US14/975,160 US10296238B2 (en) 2015-12-18 2015-12-18 Technologies for contemporaneous access of non-volatile and volatile memory in a memory device
PCT/US2016/062774 WO2017105766A1 (en) 2015-12-18 2016-11-18 Technologies for contemporaneous access of non-volatile and volatile memory in a memory device

Publications (2)

Publication Number Publication Date
CN108351850A CN108351850A (zh) 2018-07-31
CN108351850B true CN108351850B (zh) 2021-09-07

Family

ID=59057383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680067507.6A Active CN108351850B (zh) 2015-12-18 2016-11-18 对存储器设备中的非易失性存储器和易失性存储器进行同时存取的技术

Country Status (5)

Country Link
US (2) US10296238B2 (zh)
EP (1) EP3391229B1 (zh)
CN (1) CN108351850B (zh)
BR (1) BR112018012448B1 (zh)
WO (1) WO2017105766A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359933B2 (en) * 2016-09-19 2019-07-23 Micron Technology, Inc. Memory devices and electronic systems having a hybrid cache including static and dynamic caches with single and multiple bits per cell, and related methods
US11204841B2 (en) * 2018-04-06 2021-12-21 Micron Technology, Inc. Meta data protection against unexpected power loss in a memory system
KR102586741B1 (ko) * 2018-04-23 2023-10-11 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
TWI688863B (zh) * 2018-11-06 2020-03-21 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
CN111459414B (zh) * 2020-04-10 2023-06-02 上海兆芯集成电路有限公司 存储器调度方法及存储器控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059607A (zh) * 1990-07-19 1992-03-18 国际商业机器公司 带驱动器标识的个人计算机
CN104156325A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 芯片逻辑地址到物理地址的转换方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171204B2 (en) 2000-01-06 2012-05-01 Super Talent Electronics, Inc. Intelligent solid-state non-volatile memory device (NVMD) system with multi-level caching of multiple channels
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
JP4528242B2 (ja) * 2005-10-20 2010-08-18 富士通セミコンダクター株式会社 メモリシステムおよびメモリシステムの動作方法
ITMI20070787A1 (it) 2007-04-17 2008-10-18 St Microelectronics Srl Memoria non volatile
KR100909902B1 (ko) * 2007-04-27 2009-07-30 삼성전자주식회사 플래쉬 메모리 장치 및 플래쉬 메모리 시스템
US7917689B2 (en) 2007-12-28 2011-03-29 Intel Corporation Methods and apparatuses for nonvolatile memory wear leveling
US20100174845A1 (en) 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8612666B2 (en) 2009-06-30 2013-12-17 Intel Corporation Method and system for managing a NAND flash memory by paging segments of a logical to physical address map to a non-volatile memory
US9390035B2 (en) * 2009-12-21 2016-07-12 Sanmina-Sci Corporation Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
US8516213B2 (en) * 2010-11-24 2013-08-20 Freescale Semiconductor, Inc. Method and apparatus for EEPROM emulation for preventing data loss in the event of a flash block failure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059607A (zh) * 1990-07-19 1992-03-18 国际商业机器公司 带驱动器标识的个人计算机
CN104156325A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 芯片逻辑地址到物理地址的转换方法和装置

Also Published As

Publication number Publication date
EP3391229B1 (en) 2023-12-20
US10296238B2 (en) 2019-05-21
CN108351850A (zh) 2018-07-31
WO2017105766A1 (en) 2017-06-22
US20190258414A1 (en) 2019-08-22
US10915254B2 (en) 2021-02-09
BR112018012448A2 (pt) 2018-12-11
BR112018012448B1 (pt) 2023-03-14
US20170177244A1 (en) 2017-06-22
EP3391229A4 (en) 2019-08-28
EP3391229A1 (en) 2018-10-24

Similar Documents

Publication Publication Date Title
US10915254B2 (en) Technologies for contemporaneous access of non-volatile and volatile memory in a memory device
CN107533509B (zh) 存储器设备特定的自刷新进入和退出
US10592445B2 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
KR101968433B1 (ko) 메모리 액세스 방법, 저장-클래스 메모리, 및 컴퓨터 시스템
US10838653B2 (en) Electronic device and operating method thereof
US11741011B2 (en) Memory card with volatile and non volatile memory space having multiple usage model configurations
TW201636859A (zh) 記憶體系統、記憶體模組及其操作方法
US11657889B2 (en) Error correction for dynamic data in a memory that is row addressable and column addressable
US20190065320A1 (en) Memory module, module controller of memory module, and operation method of memory module
KR20180012565A (ko) 휘발성 메모리를 캐쉬로 사용하는 비휘발성 메모리 시스템
EP3138009B1 (en) Variable width error correction
CN107301872B (zh) 半导体存储器装置的操作方法
US10185510B2 (en) Bank interleaving controller and semiconductor device including the same
US20230112776A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system
US20240118970A1 (en) Techniques for memory scrubbing associated with reliability availability and serviceability features
US10628322B2 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant