CN108345348B - 半导体装置和操作半导体装置的方法 - Google Patents

半导体装置和操作半导体装置的方法 Download PDF

Info

Publication number
CN108345348B
CN108345348B CN201710599626.2A CN201710599626A CN108345348B CN 108345348 B CN108345348 B CN 108345348B CN 201710599626 A CN201710599626 A CN 201710599626A CN 108345348 B CN108345348 B CN 108345348B
Authority
CN
China
Prior art keywords
circuit
power
clock
semiconductor device
power gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710599626.2A
Other languages
English (en)
Other versions
CN108345348A (zh
Inventor
金相佑
权锡南
宋陈煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/414,787 external-priority patent/US9985610B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108345348A publication Critical patent/CN108345348A/zh
Application granted granted Critical
Publication of CN108345348B publication Critical patent/CN108345348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置和操作半导体装置的方法。所述半导体装置包括：电力门控电路，包括同步复位触发器；保持电路，包括保持触发器；时钟管理电路，被配置为向电力门控电路和保持电路提供操作时钟；电力管理电路，被配置为将电力门控信号发送到电力门控电路、保持电路和时钟管理电路。电力门控电路被激活以进入电力降低模式。保持电路保持半导体装置的状态。当从电力降低模式退出时，电力管理电路被配置为在向保持电路发信号以取消保持状态之前完成电力门控电路的复位操作，恢复半导体装置的状态。

Description

半导体装置和操作半导体装置的方法
本申请要求于2017年1月23日提交到韩国知识产权局的第10-2017-0010427号韩国专利申请以及于2017年1月25日提交到美国专利商标局的第15/414,787号美国专利申请的优先权，该专利申请的公开通过引用全部合并于此。
技术领域
本发明构思的示例性实施例涉及一种半导体装置和操作半导体装置的方法。
背景技术
在半导体集成电路的大小正在减小的同时，半导体集成电路的集成度正在逐渐增大。通常，随着半导体集成电路的集成度增大，向半导体集成电路提供的供电电压的大小减小。因此，半导体集成电路需要相对低的电力来操作。然而，减小大小的供电电压降低半导体集成电路中的晶体管的操作速度，从而限制整体操作性能。
动态阈值电压技术可被半导体集成电路中的核心电路以及开关电路(例如，电力门控电路)采用，其中，核心电路拥有具有低阈值电压的互补金属氧化物半导体(CMOS)晶体管，开关电路位于核心电路和供电电压之间和/或位于核心电路和地电压之间并且拥有具有高阈值电压的CMOS晶体管。动态阈值电压技术可增大半导体集成电路的操作速度并降低漏电流。换言之，在电力门控模式下，可通过断开具有高阈值电压的电力门控电路的COMS晶体管来降低漏电流。在有源模式下，可通过将半导体集成电路操作为依赖于具有低阈值电压的核心电路的COMS晶体管，来确保半导体集成电路的高速操作。
发明内容
根据本发明构思的示例性实施例，一种半导体装置包括：电力门控电路，包括同步复位触发器；保持电路，包括保持触发器；时钟管理电路，被配置为向电力门控电路和保持电路提供操作时钟；电力管理电路，被配置为将电力门控信号发送到电力门控电路、保持电路和时钟管理电路。电力门控电路被激活以进入电力降低模式。保持电路保持半导体装置的状态。当从电力降低模式退出时，电力管理电路被配置为在向保持电路传输信号以取消保持状态之前完成电力门控电路的重置操作，恢复半导体装置的状态。
根据本发明构思的示例性实施例，一种半导体装置包括：第一电力控制块，包括第一电力门控电路、第一保持电路和第一时钟管理电路；第二电力控制块，包括第二电力门控电路、第二保持电路和第二时钟管理电路；第三电力控制块，包括第三时钟管理电路。第一电力控制块和第二电力控制块在从级别彼此并联连接。第三电力控制块在主级别连接到第一电力控制块和第二电力控制块。在针对第一电力控制块的电力门控操作结束之后，第一时钟管理电路的正常操作在第一电力门控电路的重置操作之后执行。
根据本发明构思的示例性实施例，一种操作半导体装置的方法包括：在电力门控操作终止之后，重置电力门控电路；在重置电力门控电路之后，取消保持电路的保持状态；在取消保持电路的保持状态之后，通过取消对时钟管理电路的输入的保护，来维持时钟管理电路的正常操作。
根据本发明构思的示例性实施例，一种操作半导体装置的方法，其中，所述半导体装置包括包含时钟管理电路、电力门控电路和保持电路的电力控制块，其中，所述方法包括：启用外部切断信号，以将时钟管理电路与外部输入隔离；在启用外部切断信号之后，启用切断信号，以切断电力控制块的输出；在启用切断信号之后，启用第一重置信号，以初始化电力门控电路的状态。所述方法还包括：在启用第一重置信号之后，进入电力降低模式或进入外部电力切断模式，其中，在电力降低模式下，分别通过电力门控电路和保持电路执行电力门控操作和保持操作。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得清楚和更容易理解，其中：
图1是根据本发明构思的示例性实施例的半导体装置的框图。
图2A和图2B分别是示出根据本发明构思的示例性实施例的在电力降低模式下图1的保持单元的保持操作和图1的电力门控单元的电力门控操作的时序图和流程图。
图3A和图3B分别是示出根据本发明构思的示例性实施例的当外部电力被切断时图1的保持单元的保持操作和图1的电力门控单元的电力门控操作的时序图和流程图。
图4是根据本发明构思的示例性实施例的半导体装置的框图。
图5是根据本发明构思的示例性实施例的包括半导体装置的片上系统(SoC)的框图。
图6是根据本发明构思的示例性实施例的包括半导体装置的SoC的框图。
图7是根据本发明构思的示例性实施例的包括SoC的半导体系统的框图。
图8是根据本发明构思的示例性实施例的包括SoC的半导体系统的框图。
具体实施方式
以下将参照附图更全面地描述本发明构思的示例性实施例。贯穿本申请，相同的参考标号可表示相同的元件。
在本发明构思的示例性实施例另外可行的情况下，在特定框中指定的功能或操作可按与这里描述的顺序不同的顺序发生。例如，基于相关的功能或操作，两个连续框的操作实质上可在相同的时间被执行或可以以相反的顺序被执行。
本发明构思的示例性实施例提供半导体装置，所述半导体装置能够使用电力门控(power gating)电路和保持电路来有效控制具有各种电力状态的电路，并能够防止在终止电力门控操作之后当执行正常操作时电路出故障。
本发明构思的示例性实施例还提供操作上述半导体装置的方法。
根据本发明构思的示例性实施例，提供用于降低在半导体装置停止操作时的待机电力以降低由半导体装置消耗的电力的电力门控方法或操作，并提供用于存储半导体装置的状态并当在电力门控操作终止之后半导体装置执行正常操作时恢复所述状态的保持方法或操作。此外，当半导体装置的操作停止时，从外部电力装置提供的电力被切断以减小待机电力。
具体地，根据本发明构思的示例性实施例，可实现具有各种电力状态的电路，并且可通过减小保持电路的大小与电力门控电路的大小的比例来减小半导体装置的面积，其中，与电力门控电路相比，保持电路具有相对大的面积。
此外，当在从外部电力装置提供的电力被切断之后，电路返回到正常操作模式时，整个电路可被初始化以确保电路的正常操作。
此外，在电力门控操作期间，电路的正常操作状态可被存储在保持电路的存储空间中。之后，当保持信号被去激活时，存储在保持电路的存储空间中的电路的正常操作状态可被恢复。这可确保在电力门控操作之后的电路的正常操作。
在电力门控操作期间，电力门控电路的内部状态变为未知状态。因此，当电力门控电路返回到正常操作模式时，需要初始化操作。然而，在保持操作期间，提供操作时钟的时钟管理单元不能产生操作时钟。换言之，时钟管理单元仅能够在保持操作被取消之后产生操作时钟并向电力门控电路提供操作时钟。此外，电力门控电路的内部电路仅能够在从时钟管理单元接收到操作时钟之后进行操作。
在操作时钟被提供到电力门控电路之前，电力门控电路的同步重置触发器的输出处于未知状态。如果该输出被输入到保持电路，则保持电路可能出故障。为了防止这种情况，所有的电路可被实现为保持电路，或者电力门控电路可仅由异步重置触发器构成。然而，这可能增大半导体装置的面积。
根据本发明构思的示例性实施例，时钟管理单元与保持电路隔离并被相应地控制。此外，时钟管理单元在保持电路或电力门控电路之前执行正常操作。在时钟管理单元执行正常操作时，保持电路还没有返回到正常操作模式，因此，异常的输入可被提供到时钟管理单元。因此，时钟管理单元的输入可被隔离或被保护，直到电力门控电路的同步重置触发器的输出被初始化为正常操作模式为止。因此，可确保时钟管理单元的正常操作。
图1是根据本发明构思的示例性实施例的半导体装置的框图。
参照图1，根据本发明构思的示例性实施例的半导体装置包括电力控制块100和电力管理单元200。
电力控制块100可包括时钟管理单元110、保持单元120和电力门控单元130。
时钟管理单元110可执行保持操作。时钟管理单元110可从电力管理单元200接收保持控制信号CMU_RETENTION。然而，本发明构思不限于此，时钟管理单元110还可被实现为没有保持功能的时钟管理单元。
为了执行电力门控操作，时钟管理单元110可从电力管理单元200接收电力门控信号PG。
在来自外部电力装置的电力被切断之后或在电力门控操作之后，时钟管理单元110可从电力管理单元200接收重置信号CMU_RESET，以初始化它的内部状态。
为了防止时钟管理单元110由于来自外部源的异常输入而出故障，时钟管理单元110可从电力管理单元200接收外部切断信号SEPARATE_CMU。
时钟管理单元110可包括时钟复用器单元111、时钟分频单元112、分频电路状态机113、时钟停止状态机114、时钟门控单元115和时钟门控状态机116。
时钟复用器单元111可包括控制电路和时钟复用器电路。时钟复用器单元111的控制电路可使用有序的动作来操作。时钟复用器单元111的控制电路可接通/断开时钟，并可当时钟被断开时产生第一时钟请求信号以改变时钟复用器单元(111)的选择。此外，时钟复用器单元111的控制电路可将第一时钟请求信号发送到正在由时钟复用器电路使用的时钟组件。
时钟分频单元112可包括控制电路和时钟分频电路。时钟分频单元112的控制电路可使用有序的动作来操作。时钟分频单元112的控制电路可接通/断开时钟，并可当时钟被断开时产生第二时钟请求信号以改变时钟分频电路的时钟分频比率。
分频电路状态机113可控制时钟分频单元112的状态。
时钟停止状态机114可控制时钟停止状态，并可通过从电力管理单元200接收时钟停止控制信号CLKSTOP来进行操作。
时钟门控单元115可向保持单元120和电力门控单元130提供操作时钟，并可执行时钟门控操作。时钟门控操作将计算机系统划分为小的功能块，并防止未使用的部分的动态电流消耗。当计算机被使用时，不是计算机系统的所有部分一直被操作。因此，通过时钟门控操作，计算机系统的未使用部分中的块可被停止以降低功耗并降低这些块产生的热。
时钟门控状态机116可控制时钟门控状态，并根据时钟门控状态控制时钟门控单元115来产生操作时钟或执行时钟门控操作。
保持单元120可包括保持触发器121。
保持单元120可执行保持操作。保持单元120可从电力管理单元200接收保持控制信号LOGIC_RETENTION。
当保持状态被维持时，保持单元120可从电力管理单元200接收电力门控信号PG，以执行电力门控操作。
在来自外部电力装置的电力被切断之后，保持单元120可从电力管理单元200接收重置信号SLEEP_RESET，以初始化它的内部状态。
保持单元120可从时钟管理单元110接收操作时钟。
电力门控单元130可包括触发器131和132。例如，电力门控单元130可使用同步重置触发来实现。
电力门控单元130可从电力管理单元200接收电力门控信号PG，以执行电力门控操作。
在来自外部电力装置的电力被切断之后或在电力门控操作之后，电力门控单元130可从电力管理单元200接收重置信号LOGIC_RESET，以初始化它的内部状态。
电力门控单元130可从时钟管理单元110接收操作时钟。
此外，电力门控单元130的输出可被提供为保持单元120或时钟管理单元110的输入。
同样地，保持单元120的输出可被提供为电力门控单元130或时钟管理单元110的输入。
以下将参照图2A、图2B、图3A和图3B描述时钟管理单元110、保持单元120和电力门控单元130的具体操作。
图2A和图2B分别是示出根据本发明构思的示例性实施例的在电力降低模式下图1的保持单元的保持操作和图1的电力门控单元的电力门控操作的时序图和流程图。
参照图2A和图2B，时间段e是执行或运行电力门控操作(操作S227)的时间段。在电力门控操作运行时间段(时间段e)，时钟管理单元110处于保持状态。在电力门控操作运行时间段，用于时钟管理单元110的保持控制信号CMU_RETENTION处于低状态。在此示例中，未切断外部电力，跳过用于外部电力切断的禁用操作(操作S229)。在电力门控操作结束之后(操作S231)，保持控制信号CMU_RETENTION转换为高状态。因此，取消时钟管理单元110的保持状态(操作S235)。在此示例中，跳过用于重置信号CMU_RESET的禁用操作(操作S233)。
用于时钟管理单元110的切断信号CMU_ISO被禁用(操作S239)。
振荡器时钟OSCCLK被提供到时钟管理单元110，并且时钟停止控制信号CLKSTOP被禁用以恢复已经被停止的操作时钟(例如，functional CLK of CMU)。因此，时钟管理单元110向保持单元120和电力门控单元130提供操作时钟。此时，电力门控单元130的触发器被初始化。
操作时钟被停止以禁用用于电力控制块100的切断信号LOGIC_ISO(操作S241)。时钟停止控制信号CLKSTOP转换回高状态。
在禁用切断信号LOGIC_ISO之后，再次开始操作时钟。此时，完成电力门控单元130的初始化操作，并且禁用用于电力门控单元130的重置信号LOGIC_RESET(操作S237)。可在更早的时间(例如，在操作S239之前)禁用重置信号LOGIC_RESET。
再次停止操作时钟以取消保持单元120的保持操作，并且禁用用于保持单元120的保持控制信号LOGIC_RETENTION(操作S243)。之后，禁用时钟停止控制信号CLKSTOP(操作S245)从而再次开始操作时钟。
禁用锁相环(PLL)禁用信号DISABLE_PLL(操作S247)从而再次运行PLL(例如，如PLL FOUT所示)，禁用用于保护时钟管理单元110而提供的外部切断信号SEPARATE_CMU(操作S249)，并且禁用时钟门控信号FORCE_AUTOCLKGATE(操作S251)以执行正常操作(操作S201)。
参照图2A和图2B，当开始电力门控操作时，启用时钟门控信号FORCE_AUTOCLKGATE(操作S203)，启用用于保护时钟管理单元110而提供的外部切断信号SEPARATE_CMU(操作S205)，启用PLL禁用信号DISABLE_PLL以停止PLL的操作(操作S207)。
启用时钟停止控制信号CLKSTOP以停止时钟管理单元110的输出(操作S209)，启用保持控制信号LOGIC_RETENTION以将保持单元120的状态改变为保持状态(操作S211)。
启用用于电力控制块100的切断信号LOGIC_ISO，以切断电力控制块100的输出(操作S213)。
启用用于时钟管理单元110的切断信号CMU_ISO，以切断时钟管理单元110的输出(操作S215)。
启用用于电力门控单元130的重置信号LOGIC_RESET，以初始化电力门控单元130的内部状态(操作S217)。
启用用于时钟管理单元110的保持控制信号CMU_RETENTION，从而时钟管理单元100可执行保持操作(操作S219)。跳过重置信号CMU_RESET的启用操作(操作S221)。启用电力门控操作(操作S223)。在此示例中，开启外部电力，因此，跳过用于外部电力切断的启用操作(操作S225)。因此，执行电力门控操作(操作S227)。
图3A和图3B分别是示出根据本发明构思的示例性实施例的当外部电力被切断时图1的保持单元的保持操作和图1的电力门控单元的电力门控操作的时序图和流程图。
参照图3A和图3B，时间段e是外部电力(例如，如由供电电压VDD所示)被切断的时间段(操作S327)。当禁用外部电力切断时(操作S329)，禁用用于时钟管理单元110的重置信号CMU_RESET(操作S333)。
在此示例中，跳过用于电力门控操作的禁用操作(操作S331)。
此外，跳过用于保持控制信号CMU_RETENTION的禁用操作(操作S335)。
禁用用于时钟管理单元110的切断信号CMU_ISO(操作S339)。
振荡器时钟OSCCLK被提供到时钟管理单元110，并且禁用时钟停止控制信号CLKSTOP以恢复已经被停止的操作时钟。因此，时钟管理单元110向保持单元120和电力门控单元130提供操作时钟。此时，保持单元120和电力门控单元130的触发器被初始化。保持单元120的触发器由于外部电力切断而具有未知的值。然而，触发器的未知的值可被重置信号SLEEP_RESET初始化。时钟停止控制信号CLKSTOP转换回高状态，从而停止操作时钟，以禁用用于电力控制块100的切断信号LOGIC_ISO(操作S341)。
在用于电力控制块100的切断信号LOGIC_ISO被禁用之后，再次开始操作时钟。此时，完成电力门控单元130的初始化操作，并禁用用于电力门控单元130的重置信号LOGIC_RESET(操作S337)。可在更早的时间(例如，在操S339之前)禁用重置信号LOGIC_RESET。
跳过用于保持控制信号LOGIC_RETENTION的禁用操作(操作S343)。
再次停止操作时钟，并且在此示例中，用于保持单元120的保持控制信号LOGIC_RETENTION被维持为高状态。之后，禁用时钟停止控制信号CLKSTOP，从而再次开始操作时钟(操作S345)。
禁用PLL禁用信号DISABLE_PLL从而再次运行锁相环(操作S347)，禁用用于保护时钟管理单元110而提供的外部切断信号SEPARATE_CMU(操作S349)，并且禁用时钟门控信号FORCE_AUTOCLKGATE(操作S351)以执行正常操作(操作S301)。
参照图3A和图3B，当进入外部电力切断模式时，启用时钟门控信号FORCE_AUTOCLKGATE(操作S303)，启用用于保护时钟管理单元110的外部切断信号SEPARATE_CMU(操作S305)，启用PLL禁用信号DISABLE_PLL以停止PLL的操作(操作S307)。
启用时钟停止控制信号CLKSTOP以停止时钟管理单元110的输出(操作S309)。
跳过用于保持控制信号LOGIC_RETENTION的启用操作(S311)。
启用用于电力控制块100的切断信号LOGIC_ISO，以切断电力控制块100的输出(操作S313)。
启用用于时钟管理单元110的切断信号CMU_ISO，以切断时钟管理单元110的输出(操作S315)。
启用用于电力门控单元130的重置信号LOGIC_RESET，以初始化电力门控单元130的内部状态(操作S317)。
跳过用于保持控制信号CMU_RETENTION的启用操作(操作S319)。
启用用于时钟管理单元110的重置信号CMU_RESET，从而时钟管理单元110可执行初始化操作(操作S321)。
跳过用于开始电力门控操作的启用操作(操作S323)。
启用外部电力切断(操作S325)，从而切断外部电力(操作S327)。
根据本发明构思的示例性实施例，当电力门控操作被取消时，可防止由于电力门控单元130的同步重置触发器131的未初始化的输出而导致的保持单元120接收未知状态的输入。例如，在用于保持单元120的保持控制信号LOGIC_RETENTION被禁用之前，用于电力门控单元130的重置信号LOGIC_RESET被启用(低状态)，并且，在实质上相同的时间，操作时钟被从时钟管理单元110接收。
如果还未被初始化的电力门控单元130的输出或者还未被恢复为正常操作状态的保持单元120的输出被提供为时钟管理单元110的输入，则时钟管理单元110可能出故障。为了防止这样，根据本发明构思的示例性实施例，在用于保护时钟管理单元110免于外部输入的影响的外部切断信号SEPARATE_CMU被禁用之前，执行电力门控单元130的初始化操作或从保持状态到正常操作状态的保持单元120的保持操作。这可保证时钟管理单元110的稳定操作。
图4是根据本发明构思的示例性实施例的半导体装置的框图。
参照图4，根据本发明构思的示例性实施例的半导体装置包括主块40、多个电力控制块100a至100c以及电力管理单元(PMU)200。
多个电力控制块100a至100c中的每个电力控制块可具有与以上参照图1描述的电力控制块100实质相同的配置。
多个电力控制块100a至100c可分别包括时钟管理单元110a至110c、保持单元120a至120c以及电力门控单元130a至130c。
主块40可向多个电力控制块100a至100c中的每个电力控制块提供操作时钟。主块40包括时钟管理单元(CMU)110d，但不包括保持单元或电力门控单元。
主块40可进行操作以产生操作时钟，用于主块40的切断信号CMU_ISO可在用于电力控制块100a至100c的切断信号LOGIC_ISO被禁用之前被禁用。此外，可在电力控制块100a至100c的操作之后继续主块40的操作。
图5是根据本发明构思的示例性实施例的包括半导体装置的片上系统(SoC)的框图。
参照图5，Soc 700可包括可经由系统总线互相连接的中央处理器(CPU)710、时钟产生器720、时钟管理单元730、随机存取存储器(RAM)740、只读存储器(ROM)750和存储器控制模块760。时钟管理单元730可与图1的时钟管理单元110相应。SoC 700还可包括电力管理单元731，其中，电力管理单元731与图1的电力管理单元200相应。振荡器OSC可设置在SoC700的外部，并向SoC 700提供振荡信号。然而，这仅是示例，SoC 700可包括其他的各种功能块和/或振荡器OSC可设置在SoC 700中。图5的SoC 700可被设置在半导体系统中作为应用处理器。
时钟产生器720使用来自振荡器OSC的振荡信号产生具有参考频率的参考时钟信号CLK_IN。时钟管理单元730可接收参考时钟信号CLK_IN，产生具有预定频率的操作时钟信号CLK_OUT，并向每个功能块提供操作时钟信号CLK_OUT。时钟管理单元730可包括一个或多个时钟控制器，诸如，主时钟控制器和从时钟控制器。每个时钟控制器可使用参考时钟信号CLK_IN产生操作时钟信号CLK_OUT。
此外，时钟管理单元730中的时钟控制器可通过通道进行连接，以通过硬件管理时钟信号。时钟管理单元730中的时钟控制器还可通过通道连接到功能块，以通过硬件执行时钟请求和请求响应。
CPU 710可处理或运行存储在RAM 740中的代码和/或数据。例如，CPU 710可响应于从时钟管理单元730输出的操作时钟，处理或运行代码和/或数据。CPU 710可被实现为多核处理器。多核处理器是具有两个或多个独立的处理器的计算组件，其中，所述两个或多个独立的处理器中的每个处理器能够读取并运行程序指令。多核处理器可同时驱动多个加速器。因此，包括多核处理器的数据处理系统可执行多加速。
RAM 740可暂时存储程序代码、数据或指令。例如，根据CPU 710的控制或存储在ROM 750中的启动代码，存储在内部存储器或外部存储器中的程序代码和/或数据可被暂时存储在RAM 740中。存储器控制模块760是用于与内部存储器或外部存储器进行接口连接的块。存储器控制模块760控制内部存储器或外部存储器的整体操作，并且还可控制主机与内部存储器或外部存储器之间的所有数据交换。
图6是根据本发明构思的示例性实施例的包括半导体装置的SoC的框图。
参照图6，Soc 800包括管理对于功能块的电力供应的电力管理单元810。电力管理单元810可被设计为管理在SoC 800中使用的电力。
SoC 800还包括多个功能块821和822。功能块821和822可被分类为主功能块821和从功能块822。为了使主功能块821进行操作，电力应该被供应到主功能块821，并且还应被供应到与主功能块821的操作相关的一个或多个从功能块822。
在电力管理单元810中，主电力控制器(MPC)811可通过通道与从电力控制器(SPC)812和813中的每个从电力控制器通信。电力管理单元810可接收输入电力Power_in，并通过将输入电力Power_in调整并转换为适合于每个功能块来产生输出电力Power_out。此外，电力管理单元810可根据电力请求Req，向主功能块821和从功能块822提供电力，或阻止向主功能块821和从功能块822供应电力。主电力控制器811以及从电力控制器812和813中的每个可向主功能块821和从功能块822提供电力门控信号PG。
主电力控制器811可基于中央处理器的代码处理通过软件接收电力请求Req，或通过硬件从主功能块821接收电力请求Req。主功能块821可通过主电力控制器811，向从电力控制器812和813提供通电/断电指令Pwr On/Off，并从从电力控制器812和813接收电力响应Ack On/Off。
图7是根据本发明构思的示例性实施例的包括SoC的半导体系统的框图。
参照图7，半导体系统900可包括根据上述示例性实施例的SoC 901、天线910、无线收发器920、输入装置930和显示器940。无线收发器920可经由天线910发送或接收无线电信号。例如，无线收发器920可将经由天线910接收的无线电信号改变为可由SoC 901处理的信号。
因此，SoC 901可处理从无线收发器920输出的信号，并将处理的信号发送到显示器940。此外，无线收发器920可将从SoC 901输出的信号转换为无线电信号，并经由天线910将无线电信号输出到外部装置。输入装置930是用于输入用于控制SoC 901的操作的控制信号或将由SoC 901处理的数据的装置。输入装置930可被实现为定点装置，例如，触摸板或计算机鼠标、键区、键盘等。
图8是根据本发明构思的示例性实施例的包括SoC的半导体系统的框图。
参照图8，半导体系统可包括存储器系统1000、存储器系统1000可被实现为数据处理装置，例如，固态硬盘(SSD)。存储器系统1000可包括多个存储器装置1500、能够控制多个存储器装置1500中的每个存储器装置的数据处理操作的存储器控制器1200、易失性存储器装置1300(例如，动态随机存取存储器(DRAM))以及控制存储器控制器1200与主机1400之间交换的并存储在易失性存储器装置1300中的数据的SoC 1100。
虽然已参照本发明构思的示例性实施例示出和描述了本发明构思，但本领域技术人员将理解的是，在不脱离权利要求所限定的本发明构思的精神和范围的情况下，可在形式和细节上作出各种改变。

Claims (20)

1.一种半导体装置，包括：
电力门控电路，被激活以进入电力降低模式；
保持电路，保持半导体装置的状态；
时钟管理电路，被配置为向电力门控电路和保持电路提供操作时钟；
电力管理电路，被配置为将电力门控信号发送到电力门控电路、保持电路和时钟管理电路，
其中，当从电力降低模式退出时，电力管理电路被配置为在信号通知保持电路以取消保持状态之前完成电力门控电路的重置操作，恢复半导体装置的状态。
2.如权利要求1所述的半导体装置，其中，电力管理电路向电力门控电路提供重置信号，并且在与重置信号被提供到电力门控电路基本上相同的时间时钟管理电路向电力门控电路提供操作时钟。
3.如权利要求1所述的半导体装置，其中，电力管理电路将外部切断信号发送到时钟管理电路，以阻止向时钟管理电路提供外部输入。
4.如权利要求3所述的半导体装置，其中，在电力门控电路的重置操作之后，外部切断信号被去激活。
5.如权利要求4所述的半导体装置，其中，电力管理电路向保持电路提供保持控制信号，使得保持电路维持保持状态。
6.如权利要求5所述的半导体装置，其中，在保持控制信号被去激活之后，外部切断信号被去激活。
7.如权利要求1所述的半导体装置，其中，在电力门控操作终止之后，电力管理电路向电力门控电路提供第一重置信号以初始化电力门控电路的状态，并向保持电路提供第二重置信号以初始化保持电路的状态。
8.如权利要求7所述的半导体装置，其中，第一重置信号和第二重置信号在基本上相同的时间被提供。
9.如权利要求1所述的半导体装置，其中，电力门控电路的输出被提供为保持电路的输入和时钟管理电路的输入。
10.如权利要求1所述的半导体装置，其中，保持电路的输出被提供为电力门控电路的输入和时钟管理电路的输入。
11.一种半导体装置，包括：
第一电力控制块，包括第一电力门控电路、第一保持电路和第一时钟管理电路；
第二电力控制块，包括第二电力门控电路、第二保持电路和第二时钟管理电路；
第三电力控制块，包括第三时钟管理电路，
其中，第一电力控制块和第二电力控制块在从级别彼此并联连接，
第三电力控制块在主级别连接到第一电力控制块和第二电力控制块，
在针对第一电力控制块的电力门控操作结束之后，第一时钟管理电路的正常操作在第一电力门控电路的重置操作之后执行。
12.如权利要求11所述的半导体装置，其中，第一电力门控电路的重置操作在第一保持电路的保持状态被取消之前执行。
13.如权利要求11所述的半导体装置，还包括：保护电路，被配置为维持第一时钟管理电路的正常操作，直到第一保持电路的保持状态被取消为止。
14.如权利要求13所述的半导体装置，其中，第一时钟管理电路的输入被保护，直到第一保持电路的保持状态被恢复为止。
15.如权利要求11所述的半导体装置，其中，在基本上相同的时间，重置信号被提供到第一电力门控电路，操作时钟被提供到第一电力门控电路。
16.如权利要求11所述的半导体装置，其中，第三电力控制块控制提供到第一电力控制块和第二电力控制块中的操作时钟。
17.如权利要求11所述的半导体装置，其中，第一重置信号被提供到第一电力门控电路以初始化第一电力门控电路的状态，第二重置信号被提供到第一保持电路以初始化第一保持电路的状态。
18.如权利要求17所述的半导体装置，第一重置信号和第二重置信号在基本上相同的时间被提供。
19.一种操作半导体装置的方法，所述方法包括：
在电力门控操作终止之后，重置电力门控电路；
在重置电力门控电路之后，取消保持电路的保持状态；
在取消保持电路的保持状态之后，通过取消对时钟管理电路的输入的保护，来维持时钟管理电路的正常操作。
20.如权利要求19所述的方法，其中，在与重置电力门控电路基本上相同的时间，将操作时钟提供到电力门控电路。
CN201710599626.2A 2016-01-25 2017-07-21 半导体装置和操作半导体装置的方法 Active CN108345348B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662286900P 2016-01-25 2016-01-25
KR10-2017-0010427 2017-01-23
KR1020170010427A KR20170088765A (ko) 2016-01-25 2017-01-23 반도체 장치 및 그 구동 방법
US15/414,787 US9985610B2 (en) 2016-01-25 2017-01-25 Semiconductor device and a method of operating the same
US15/414,787 2017-01-25

Publications (2)

Publication Number Publication Date
CN108345348A CN108345348A (zh) 2018-07-31
CN108345348B true CN108345348B (zh) 2023-05-23

Family

ID=59651722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710599626.2A Active CN108345348B (zh) 2016-01-25 2017-07-21 半导体装置和操作半导体装置的方法

Country Status (4)

Country Link
KR (1) KR20170088765A (zh)
CN (1) CN108345348B (zh)
DE (1) DE102017110828A1 (zh)
TW (1) TWI740987B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530884B1 (ko) 2018-04-06 2023-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991688A (zh) * 2005-10-13 2007-07-04 Arm有限公司 在操作和睡眠模式下的数据保持
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
CN104769841A (zh) * 2012-09-19 2015-07-08 高通股份有限公司 用于降低动态功率的时钟门控电路
CN106257833A (zh) * 2015-06-22 2016-12-28 三星电子株式会社 高速工作的时钟门控电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325532B (en) * 2006-09-14 2010-06-01 Novatek Microelectronics Corp Controlling circuit and method for power saving
US7652513B2 (en) * 2007-08-27 2010-01-26 Texas Instruments Incorporated Slave latch controlled retention flop with lower leakage and higher performance
US7710177B2 (en) * 2007-09-12 2010-05-04 Freescale Semiconductor, Inc. Latch device having low-power data retention
US8775854B2 (en) * 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management
US9395795B2 (en) * 2013-09-20 2016-07-19 Apple Inc. System power management using communication bus protocols
JP6553713B2 (ja) * 2015-04-01 2019-07-31 国立研究開発法人科学技術振興機構 電子回路
KR102325388B1 (ko) * 2015-06-04 2021-11-11 삼성전자주식회사 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
CN1991688A (zh) * 2005-10-13 2007-07-04 Arm有限公司 在操作和睡眠模式下的数据保持
CN104769841A (zh) * 2012-09-19 2015-07-08 高通股份有限公司 用于降低动态功率的时钟门控电路
CN106257833A (zh) * 2015-06-22 2016-12-28 三星电子株式会社 高速工作的时钟门控电路

Also Published As

Publication number Publication date
DE102017110828A1 (de) 2018-07-26
KR20170088765A (ko) 2017-08-02
TW201827983A (zh) 2018-08-01
TWI740987B (zh) 2021-10-01
CN108345348A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
US9703313B2 (en) Peripheral clock management
US10853304B2 (en) System on chip including clock management unit and method of operating the system on chip
US7183825B2 (en) State retention within a data processing system
US9104421B2 (en) Training, power-gating, and dynamic frequency changing of a memory controller
US7365596B2 (en) State retention within a data processing system
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
US8412967B2 (en) Method of enhancing power saving in an integrated electronic system with distinctly powered islands of functional circuitries and related device architecture
US11340685B2 (en) Semiconductor device including clock management unit for outputting clock and acknowledgment signals to an intelectual property block
US20170212576A1 (en) Semiconductor device
Kang et al. HomeRun: HW/SW co-design for program atomicity on self-powered intermittent systems
US9985610B2 (en) Semiconductor device and a method of operating the same
US11275708B2 (en) System on chip including clock management unit and method of operating the system on chip
US8819401B2 (en) Semiconductor device and reset control method in semiconductor device
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
KR102325388B1 (ko) 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
CN108345348B (zh) 半导体装置和操作半导体装置的方法
US11068018B2 (en) System and method for power management of a computing system with a plurality of islands
US10401941B2 (en) Clock glitch prevention for retention operational mode
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
US10248155B2 (en) Semiconductor device including clock generating circuit and channel management circuit
US20130305251A1 (en) Scheduling method and scheduling system
JP2006276979A (ja) データ処理方法およびデータ処理装置並びに画像形成装置
US20240200980A1 (en) Microelectromechanical sensor device with improved management of a power-down condition
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
US20240201717A1 (en) Microelectromechanical sensor device with improved power consumption

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant