CN108337175A - 一种多路服务器及其节点通信方法 - Google Patents
一种多路服务器及其节点通信方法 Download PDFInfo
- Publication number
- CN108337175A CN108337175A CN201810095739.3A CN201810095739A CN108337175A CN 108337175 A CN108337175 A CN 108337175A CN 201810095739 A CN201810095739 A CN 201810095739A CN 108337175 A CN108337175 A CN 108337175A
- Authority
- CN
- China
- Prior art keywords
- cpu
- node
- qpi
- ports
- operation information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/60—Scheduling or organising the servicing of application requests, e.g. requests for application data transmissions using the analysis and optimisation of the required network resources
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种多路服务器,包括多个节点,各节点包括一个CPU和一个NC,CPU具有N个QPI端口且N个QPI端口均与NC的N个QPI端口连接,各节点的NC间通过各自的NI端口连接以进行CPU的运行信息的交互,其中,N不小于2。由此可见,由于每个节点只包含一个CPU和一个NC,则每个节点的node的数量为两个,因此,只要具有两个以上QPI端口的CPU均可以适用本拓扑结构。此外,由于QPI端口的数量直接决定了CPU的成本,因此,本发明能够克服现有技术中,无法使用具有较少QPI端口的CPU而需使用具有较多QPI端口的CPU所带来的成本问题。
Description
技术领域
本发明涉及服务器技术领域,特别是涉及一种多路服务器及其节点通信方法。
背景技术
多路服务器通常由一个主节点和多个从节点组成,从CPU互联架构看,目前NUMA结构的服务器占有较大比例,NUMA结构服务器具有多种实现方式,一般分为多个节点,每个节点由多个CPU(如4个或两个)组成,并且具有独立的本地内存等。节点之间可以通过NC(处理器协同芯片)进行连接,其主要功能是实现多处理器系统的全局Cache一致性和节点间高速互连,通过硬件支持全系统共享访问。
图1为现有技术提供的一种多路服务器的拓扑结构。如图1所示,该节点10中包含有两个CPU(CPU0和CPU1)和一个NC(处理器协同芯片),CPU0和CPU1均包含有两个QPI端口,CPU0的一个QPI端口与CPU1的一个QPI端口连接,CPU0的另一个QPI端口和CPU1的另一个QPI端口均与NC的QPI端口连接。图1所示的拓扑结构,一个节点内包含有3个node(也叫结点,是指网络连接的端点,或两条或多条线路的连接点),分别是CPU0、CPU1和NC。
当前部分CPU型号只支持小于其自身QPI端口数量的node,换句话说,如果这种型号的CPU只有两个QPI端口,那么其所在的节点中的node数量不能超过2个,否则该节点无法运行,需要重新规划。综上所述,这种型号的CPU就无法应用图1所示的拓扑结构,因此,如何提高拓扑结构的通用性是本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种多路服务器及其节点通信方法,用于提高拓扑结构的通用性。
为解决上述技术问题,本发明提供一种多路服务器,包括多个节点,各所述节点包括一个CPU和一个NC,所述CPU具有N个QPI端口且N个QPI端口均与所述NC的N个QPI端口连接,各所述节点的所述NC间通过各自的NI端口连接以进行所述CPU的运行信息的交互,其中,N不小于2。
优选地,各所述CPU的N个QPI端口分别按照所述运行信息的类型传输。
优选地,各所述CPU的N个QPI端口分别按照所述运行信息的产生时间传输。
优选地,N为2。
优选地,所述CPU为X86CPU。
为解决上述技术问题,本发明提供一种多路服务器的节点通信方法,包括:
各节点的CPU将产生的运行信息传输至与其连接的NC;
各NC在接收到与其连接的CPU的访问请求时,与对应的NC通信以获取对应的CPU的运行信息,并将获取到的运行信息转发至与其连接的CPU;
其中,各所述节点中包含一个具有N个QPI端口的CPU和一个具有N个QPI端口的NC,N不小于2。
优选地,所述各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各所述CPU将产生的运行信息按照类型分别通过N个QPI端口传输至与其连接的NC。
优选地,所述各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各所述CPU将产生的运行信息按照时间顺序分别通过N个QPI端口传输至与其连接的NC。
优选地,N为2。
优选地,所述CPU为X86CPU。
本发明所提供的多路服务器,每个节点只包含一个CPU和一个NC,因此,每个节点的node的数量为两个,因此,只要具有两个以上QPI端口的CPU均可以适用本拓扑结构。此外,由于QPI端口的数量直接决定了CPU的成本,因此,本发明能够克服现有技术中,无法使用具有较少QPI端口的CPU而需使用具有较多QPI端口的CPU所带来的成本问题,最后,本拓扑结构在现有的拓扑结构上,不需要对节点间的拓扑结构做改进,能够节约成本。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种多路服务器的拓扑结构;
图2为本发明实施例提供的一种多路服务器的拓扑结构图;
图3为本发明实施例提供的一种多路服务器的节点通信方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明的核心是提供一种多路服务器及其节点通信方法,用于提高拓扑结构的通用性。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
图2为本发明实施例提供的一种多路服务器的一个节点的拓扑结构图。如图2所示,多路服务器包括多个节点10,各节点10包括一个CPU和一个NC,CPU具有N个QPI端口(QPI0和QPI1)且N个QPI端口均与NC的N个QPI端口连接,各节点的NC间通过各自的NI端口(NI0-NIn)连接以进行CPU的运行信息的交互,其中,N不小于2。
图2中,相对于现有技术,一个节点中包含两个CPU,且CPU之间需要各自的QPI端口连接的拓扑结构而言,本实施例中,每个节点都是包含一个CPU和一个NC,二者是成对出现的,因此,本方案中,每个节点有且只有两个node,只要是包括两个或以上QPI端口的CPU均可以适用本拓扑结构。
在具体实施中,每个节点的CPU与本节点的NC连接,考虑到充分利用CPU的各QPI端口,本实施例中,将CPU的N个QPI端口均与NC的N个QPI端口连接。CPU将本节点的运行信息传输至与其连接的NC,而多个节点间的NC都是相互连接的,因此,节点间的运行信息是通过NC之间的转发实现的。以一个具体的例子进行说明,第一个节点的CPU将运行信息发送至本节点的NC,第二节点的CPU将运行信息发送至本节点的NC,当第一个节点的CPU需要获取第二节点的CPU的运行信息时,向本节点的NC发送访问请求,第一个节点的NC解析该访问请求,确定出当前访问请求所对应的节点是哪个节点,例如为第二个节点,则第一个节点的NC向第二个节点的NC转发该访问请求,第二节点的NC在接收到该访问请求后,将运行信息发送至第一个节点的NC,第一节点的NC再将运行信息转发给第一节点的CPU,从而完成节点间CPU的交互。
需要说明的是,本实施例中,NC之间是通过NI端口连接,该连接方式下,数据传输效率高,并且,相对于现有技术而言不需要对节点间的拓扑结构做改变。
本实施例提供的多路服务器,每个节点只包含一个CPU和一个NC,因此,每个节点的node的数量为两个,因此,只要具有两个以上QPI端口的CPU均可以适用本拓扑结构。此外,由于QPI端口的数量直接决定了CPU的成本,因此,本发明能够克服现有技术中,无法使用具有较少QPI端口的CPU而需使用具有较多QPI端口的CPU所带来的成本问题,最后,本拓扑结构在现有的拓扑结构上,不需要对节点间的拓扑结构做改进,能够节约成本。
在上述实施例的基础上,考虑到CPU与NC之间是通过N条传输通道传输运行信息,为了便于管理,本实施中按照每个QPI端口对应一种或几种类型的运行信息进行划分,而运行信息的类型的划分可以根据具体情况确定,例如CPU具有两个QPI端口,则可以将运行信息划分为两类,则每个QPI端口负责传输一类运行信息。
在上述实施例的基础上,考虑到CPU与NC之间是通过N条传输通道传输运行信息,为了防止传输过程中出现拥堵,提高传输效率,本实施例中各CPU的N个QPI端口分别按照运行信息的产生时间传输。相邻时间内产生的两个运行信息,则通过不同的QPI端口传输,例如,前一毫秒产生的运行信息通过第一QPI端口传输,则后一毫秒产生的运行信息通过第二QPI端口传输。
在具体实施中,N可以为2或者3,但是如上文中提到的,QPI端口的数量直接决定了CPU的成本,因此,作为优选的实施方式,N为2。
作为优选的实施方式,CPU为X86CPU。
X86是一个Intel通用计算机系列的标准编号缩写,也标识一套通用的计算机指令集合,X与CPU没有任何关系,它是一个对所有86系统的简单的通配符定义,X86指令集是美国Intel公司为其第一块16位CPU专门开发的。Intel X86CPU的制造工艺先进、功耗低、稳定性强、成本低、单核性能和功耗控制较好,总之,本发明实施例所提供的具有拓扑结构的服务器,Intel X86CPU具有更高的性能、更快的速度、更好的兼容性。当然,CPU的类型并不会影响本申请实施例的实现。
上文中从多路服务器的拓扑结构方面进行了详细描述,下文中本发明还提供一种与该拓扑结构对应的多路服务器的节点通信方法的实施例。由于方法部分的实施例与上文所述的实施例相互对应,因此方法部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
图3为本发明实施例提供的一种多路服务器的节点通信方法的流程图。如图3所示,该方法包括:
S10:各节点的CPU将产生的运行信息传输至与其连接的NC;
S11:各NC在接收到与其连接的CPU的访问请求时,与对应的NC通信以获取对应的CPU的运行信息,并将获取到的运行信息转发至与其连接的CPU;
其中,各节点中包含一个具有N个QPI端口的CPU和一个具有N个QPI端口的NC,N不小于2。
作为优选地实施方式,各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各CPU将产生的运行信息按照类型分别通过N个QPI端口传输至与其连接的NC。
作为优选地实施方式,各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各CPU将产生的运行信息按照时间顺序分别通过N个QPI端口传输至与其连接的NC。
作为优选地实施方式,N为2。
作为优选地实施方式,CPU为X86CPU。
本实施例提供的多路服务器的节点通信方法,包括节点内CPU和NC的通信以及节点间各NC之间的通信。由于每个节点只包含一个CPU和一个NC,则每个节点的node的数量为两个,因此,只要具有两个以上QPI端口的CPU均可以适用本通信方法。此外,由于QPI端口的数量直接决定了CPU的成本,因此,本发明能够克服现有技术中,无法使用具有较少QPI端口的CPU而需使用具有较多QPI端口的CPU所带来的成本问题,最后,本方法在现有的拓扑结构上,不需要对节点间的拓扑结构做改进,能够节约成本。
以上对本发明所提供的多路服务器及其节点通信方法进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种多路服务器,其特征在于,包括多个节点,各所述节点包括一个CPU和一个NC,所述CPU具有N个QPI端口且N个QPI端口均与所述NC的N个QPI端口连接,各所述节点的所述NC间通过各自的NI端口连接以进行所述CPU的运行信息的交互,其中,N不小于2。
2.根据权利要求1所述的多路服务器,其特征在于,各所述CPU的N个QPI端口分别按照所述运行信息的类型传输。
3.根据权利要求1所述的多路服务器,其特征在于,各所述CPU的N个QPI端口分别按照所述运行信息的产生时间传输。
4.根据权利要求1-3任意一项所述的多路服务器,其特征在于,N为2。
5.根据权利要求1-3任意一项所述的多路服务器,其特征在于,所述CPU为X86CPU。
6.一种多路服务器的节点通信方法,其特征在于,包括:
各节点的CPU将产生的运行信息传输至与其连接的NC;
各NC在接收到与其连接的CPU的访问请求时,与对应的NC通信以获取对应的CPU的运行信息,并将获取到的运行信息转发至与其连接的CPU;
其中,各所述节点中包含一个具有N个QPI端口的CPU和一个具有N个QPI端口的NC,N不小于2。
7.根据权利要求6所述的多路服务器的节点通信方法,其特征在于,所述各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各所述CPU将产生的运行信息按照类型分别通过N个QPI端口传输至与其连接的NC。
8.根据权利要求6所述的多路服务器的节点通信方法,其特征在于,所述各节点的CPU将产生的运行信息发送至与其连接的NC具体包括:
各所述CPU将产生的运行信息按照时间顺序分别通过N个QPI端口传输至与其连接的NC。
9.根据权利要求6所述的多路服务器的节点通信方法,其特征在于,N为2。
10.根据权利要求6所述的多路服务器的节点通信方法,其特征在于,所述CPU为X86CPU。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810095739.3A CN108337175A (zh) | 2018-01-31 | 2018-01-31 | 一种多路服务器及其节点通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810095739.3A CN108337175A (zh) | 2018-01-31 | 2018-01-31 | 一种多路服务器及其节点通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108337175A true CN108337175A (zh) | 2018-07-27 |
Family
ID=62927621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810095739.3A Pending CN108337175A (zh) | 2018-01-31 | 2018-01-31 | 一种多路服务器及其节点通信方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108337175A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109189699A (zh) * | 2018-09-21 | 2019-01-11 | 郑州云海信息技术有限公司 | 多路服务器通信方法、系统、中间控制器及可读存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020103551A1 (en) * | 2001-02-01 | 2002-08-01 | Murata Kikai Kabushiki Kaisha | Multipurpose processing program and NC processing machine using the same |
CN102301363A (zh) * | 2011-06-30 | 2011-12-28 | 华为技术有限公司 | 数据处理节点、系统及方法 |
CN103970634A (zh) * | 2014-04-24 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法 |
CN105242761A (zh) * | 2015-11-17 | 2016-01-13 | 浪潮(北京)电子信息产业有限公司 | 一种服务器架构 |
CN105468562A (zh) * | 2015-11-13 | 2016-04-06 | 上海兆芯集成电路有限公司 | 芯片组以及服务器系统 |
CN205229906U (zh) * | 2015-12-16 | 2016-05-11 | 山东海量信息技术研究院 | 一种基于多路服务器的互连板卡 |
CN107239432A (zh) * | 2017-08-08 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种具有新型拓扑结构的服务器 |
-
2018
- 2018-01-31 CN CN201810095739.3A patent/CN108337175A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020103551A1 (en) * | 2001-02-01 | 2002-08-01 | Murata Kikai Kabushiki Kaisha | Multipurpose processing program and NC processing machine using the same |
CN102301363A (zh) * | 2011-06-30 | 2011-12-28 | 华为技术有限公司 | 数据处理节点、系统及方法 |
CN103970634A (zh) * | 2014-04-24 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法 |
CN105468562A (zh) * | 2015-11-13 | 2016-04-06 | 上海兆芯集成电路有限公司 | 芯片组以及服务器系统 |
CN105242761A (zh) * | 2015-11-17 | 2016-01-13 | 浪潮(北京)电子信息产业有限公司 | 一种服务器架构 |
CN205229906U (zh) * | 2015-12-16 | 2016-05-11 | 山东海量信息技术研究院 | 一种基于多路服务器的互连板卡 |
CN107239432A (zh) * | 2017-08-08 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种具有新型拓扑结构的服务器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109189699A (zh) * | 2018-09-21 | 2019-01-11 | 郑州云海信息技术有限公司 | 多路服务器通信方法、系统、中间控制器及可读存储介质 |
CN109189699B (zh) * | 2018-09-21 | 2022-03-22 | 郑州云海信息技术有限公司 | 多路服务器通信方法、系统、中间控制器及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101861312B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
CN101198943B (zh) | 点到点链路协商方法和装置 | |
US10411911B2 (en) | Network as service service cross-domain orchestration method, orchestration device, and control device | |
CN101984573A (zh) | 分布式实现lacp标准状态机的方法及系统 | |
CN102006245B (zh) | 一种数据交换和共享平台 | |
CN102907058A (zh) | 在没有中央控制的全网状网络中利用动态多路径路由的基于单元数据传输 | |
CN113645047B (zh) | 一种基于智能网卡的带外管理系统和服务器 | |
CN103580923B (zh) | 软件部署的方法和装置 | |
CN102811152A (zh) | 一种多主总线网络通讯实时交易数据交换实现方法 | |
CN110661733A (zh) | 网络接口卡、交换卡及线路卡 | |
CN108337175A (zh) | 一种多路服务器及其节点通信方法 | |
Valencia et al. | ZigZag: An efficient deterministic Network-on-chip routing algorithm design | |
Kaur | On-chip Networks! Pushing Frontiers with the First Lady of Emerging Technologies | |
CN111262913B (zh) | 一种数据中心网络拓扑结构、确定方法及系统 | |
CN110188065B (zh) | 一种8路刀片服务器设置方法及服务器 | |
CN115001627B (zh) | 一种InfiniBand网络子网管理报文处理方法及系统 | |
Pickartz et al. | Swift: A transparent and flexible communication layer for pcie-coupled accelerators and (co-) processors | |
Javadi et al. | A comprehensive analytical model of interconnection networks in large‐scale cluster systems | |
Kim et al. | Design and implementation of a last-mile optical network for distribution automation | |
CN108337307A (zh) | 一种多路服务器及其节点间通信方法 | |
TWI756444B (zh) | 避免在箱型交換機內形成迴圈之網路介面卡、交換卡、及線路卡 | |
CN101217478B (zh) | 一种单点对多点通讯的方法及系统 | |
Mckenny et al. | Transporting multiple classes of traffic over a generic routing device-an investigation into the performance of the RapidIO/spl trade/interconnect architecture | |
Wang et al. | A hybrid on-chip network with a low buffer requirement | |
Mäkinen | Data center network design considerations for distributed computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180727 |
|
RJ01 | Rejection of invention patent application after publication |