CN108337079A - 用于全双工线缆调制解调器的前端 - Google Patents
用于全双工线缆调制解调器的前端 Download PDFInfo
- Publication number
- CN108337079A CN108337079A CN201810040071.2A CN201810040071A CN108337079A CN 108337079 A CN108337079 A CN 108337079A CN 201810040071 A CN201810040071 A CN 201810040071A CN 108337079 A CN108337079 A CN 108337079A
- Authority
- CN
- China
- Prior art keywords
- signals
- simulation
- signal
- analog
- cable modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/143—Two-way operation using the same type of signal, i.e. duplex for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/21—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a set of bandfilters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2801—Broadband local area networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
- H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/148—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using filters, including PLL-type filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
本公开涉及用于全双工线缆调制解调器的前端。描述了用于前端的设计,该设计用于在线缆数据服务接口规范(“DOCSIS”)网络的全双工线缆调制解调器(CM)中抑制相邻信道干扰(ACI)和相邻泄漏干扰(ALI)。CM包括上行(US)信号路径,该US信号路径接收数字US输入信号,并且将US频率范围内的模拟转换US信号发送到线缆调制解调器终端系统(CMTS);下行(DS)信号路径,该DS信号路径接收DS频率范围内的模拟DS信号,并且将模拟DS信号转换为数字DS信号;以及回声消除(EC)电路,该EC电路被配置为从模拟DS信号和数字DS信号中的至少一个中减去从数字US输入信号生成的校正信号或从模拟转换US信号生成的校正信号,以生成没有ACI和ALI的回声消除数字DS输入信号。
Description
相关申请的交叉引用
本申请要求于2017年1月17日递交的、名称为“FRONT END FOR FULL DUPLEXCABLE MODEM(用于全双工线缆调制解调器的前端)”的美国临时申请No.62/447,148在35U.S.C.§119(e)之下的优先权的权益,该临时申请的整体通过引用结合于此。
技术领域
本公开总体涉及通信网络的领域,并且更具体地,涉及用于实现用于线缆数据服务接口规范(“DOCSIS”)网络的全双工(FDX)线缆调制解调器(CM)的前端的设计。
背景技术
消费者对带宽的需求在线缆网络市场中持续呈指数增长。在一些包括具有数字光纤的远程物理层(RPHY)线缆网络架构中,同轴光纤成为吞吐量的瓶颈,阻碍了带宽的增长。由于现有线缆网络组件的固有技术限制,典型的多系统运营商(MSO)目前不在选项中。例如,已经在现有的线缆网络架构中实际上实现了香农信道容量限制(例如,对可以通过通信信道来可靠地传输信息的速率的紧密上限)。存在将频谱扩展到1.2GHz以上的消费者驱动的需求,但是传统的扩展将需要大量的网络升级。尽管存在技术,但是网络组件的升级受到资本支出预算限制的限制,特别是对于所有光纤到户(FTTH)。在这种情况下,可能期望提供具有完全下行/上行(DS/US)吞吐量的新服务,例如,利用用于外部工厂升级的有限资本支出来匹配2.5Gbits下行和1Gbits上行的千兆位容量无源光网络(GPON)标准。
发明内容
根据本公开的一个实施例,提供了一种全双工线缆调制解调器(CM),包括:上行(US)信号路径,该US信号路径接收数字US输入信号,并且将US频率范围内的模拟转换US信号发送到线缆调制解调器终端系统(CMTS);下行(DS)信号路径,该DS信号路径接收DS频率范围内的模拟DS信号,并且将模拟DS信号转换为数字DS信号;以及回声消除(EC)电路,该EC电路被配置为从模拟DS信号和数字DS信号中的至少一个中减去从数字US输入信号或从模拟转换US信号生成的校正信号,以生成回声消除数字DS输入信号。
根据本公开的另一实施例,提供了一种操作全双工线缆调制解调器(CM)的方法,包括:将数字上行(US)信号转换为US频率范围内的模拟US信号;接收DS频率范围内的模拟下行(DS)信号;对接收到的DS信号进行模拟滤波;数字化经模拟滤波的DS信号;分接所发送的模拟US信号;数字化所分接的模拟US信号;以及从经数字化的DS信号中数字地减去经数字化的US信号的至少一部分。
根据本公开的又一实施例,提供了一种具有存储在有形非暂态计算机可读介质上的程序指令的计算机程序,当程序指令被加载到计算机的存储器中时,该程序指令使得计算机执行用于在全双工线缆调制解调器中的抑制相邻信道干扰(ACI)和相邻泄漏干扰(ALI)的过程,该过程包括:将数字上行(US)信号转换为US频率范围内的模拟US信号;接收DS频率范围内的模拟下行(DS)信号;对接收到的DS信号进行模拟滤波;数字化经模拟滤波的DS信号;分接所发送的模拟US信号;数字化所分接的模拟US信号;以及从经数字化的DS信号中数字地减去经数字化的US信号的至少一部分。
附图说明
为了提供对本公开及其特征和优势的更完整的理解,参考以下结合附图的描述,在附图中,相同的参考标号表示相同的部分,其中:
图1是示出在线缆网络环境中具有全双工网络架构的通信系统的简化框图;
图2是示出通信系统的线缆调制解调器终端系统(CMTS)的实施例的示例细节的简化框图;
图3是示出通信系统的CMTS的实施例的另一示例细节的简化框图;
图4示出了用于相邻信道杂散发射的D3.1CM保真度规范;
图5示出了CM处的自干扰;
图6是CM处的电路回声消除(EC)的第一示例实施例的简化框图;
图7示出了具有接收(RX)滤波和回声消除的CM处的自干扰;
图8是示出抑制上行(US)带内信号的陷波滤波器的简化框图;
图9示出了用于FDX通信的示例频谱分配;
图10示出了用于图10所示的FDX频带的CM下行(DS)路径滤波器的八个示例组合;
图11是示出具有可切换高通(HPF)和低通(LPF)滤波器的DS滤波器块的简化框图;
图12是具有滤波器的级联布置的替代DS滤波器块的简化框图;
图13是用于利用数字辅助来提供模拟EC的系统的简化框图;
图14是用于提供模拟EC和数字EC的系统的简化框图;以及
图15是描绘了由图6和图13所示的系统执行的处理的示意性流程图。
具体实施方式
概览
在支持全双工(“FDX”)操作的线缆调制解调器(“CM”)处发生许多干扰问题。这类干扰问题可能产生自相邻CM的上行(“US”)传输和CM本身的US传输二者。后者将被称为自干扰。
本文描述的实施例包括用于增加全双工(“FDX”)端点的动态范围的技术,包括用于实现该目的的滤波技术。本文描述的实施例还包括切换滤波器实现方式,移动滤波器的频率以便不阻碍数据路径,使用模拟和数字回声消除(“EC”)来将滤波器移出数据路径,以及使用模拟EC来抑制相邻信道干扰(“ACI”)并使用数字EC来抑制相邻泄漏干扰(“ALI”)。结合本文描述的实施例的技术还可应用于无线通信技术。
在一些实施例中,存在CM可以实现减轻自干扰问题的两种技术,包括在接收器处添加滤波器来抑制干扰以维持接收器动态范围(减小干扰的净空(headroom))来减轻相邻信道干扰ACI,并且在CM处实现EC以减轻相邻泄漏干扰(ALI)。
示例实施例
转到图1,图1是示出根据一个示例实施例的在线缆网络环境中实现全双工网络通信的通信系统10的简化框图。图1示出了促进线缆调制解调器终端系统(CMTS)14和一个或多个线缆调制解调器(CM)16之间的全双工通信的线缆网络12(通常由箭头指示)。网络12包括收发信机18、放大器20、以及分接头(tap)和分离器22。CMTS 14包括实现用于干扰避免的发送-接收(T-R)协调的智能介质访问控制(MAC)调度器26,以及促进执行驻留在MAC调度器26中的指令的处理器27和存储器元件28。在各个实施例中,线缆调制解调器16可被分组在各个干扰组30中,以实现具有很少干扰到没有干扰的全双工通信。组30可以包括允许通过智能MAC调度来重新使用频率的射频(RF)隔离组。
收发器18实现用于上行(US)和下行(DS)网络流量二者的全频带通信,并且实现动态干扰消除,这在本文还被称为自适应干扰消除(AIC)。注意,如本文所使用的,术语“上行”(或US)是指从线缆调制解调器16朝向CMTS 14的通信方向;术语“下行”(或DS)是指从CMTS14朝向线缆调制解调器16的通信方向。放大器20实现用于上行和下行网络流量二者的全频带通信,并且实现具有例如回声抑制的AIC。分接头和分离器22可以实现用于下行和上行流量的全频带通信。
线缆调制解调器16中的每一个都支持全频带通信,但以单工模式操作来上行或下行传输。例如,线缆调制解调器16中的每一个可以被分配用于上行和下行通信的不重叠的频带,但同一组载波可以用于下行和上行通信,与当前现有的非全双工系统相比,产生两倍的吞吐量。通信系统10可以通过全双工通信来实现更高的带宽(例如,带宽是可以通过通信信道来行进的最大量的数据)和吞吐量(例如,吞吐量是指实际上成功通过通信信道行进的数据量)。在整体通过引用结合于此的公开号为2017/0019146的共同转让的美国专利申请中描述了通信网络10及其操作的各个方面。
一般来说,通过双工通信在一些通信网络中解决了带宽限制。在一般意义上,双工通信是双向的,允许通信信道的两个端节点同时发送和接收数据,并且一次一个。两个端节点都可以同时作为发送者和接收者,或者轮流发送或接收数据。基于双工的系统通常具有为上行(US)(例如,上行链路、传出、发送)通信和下行(DS)(例如,下行链路、传入、接收)通信提供单独的路径的双通信信道。在全双工模式中,节点在同一频率范围内同时发送和接收信号。
通信技术的示例包括频分双工(FDD)和时分双工(TDD)。在FDD中,在发射器和接收器处使用不同的频带(例如,载波频率)。由于FDD针对上行操作和下行操作使用不同的频带,因此上行通信和下行通信不会相互干扰。
非FDD或非TDD的全双工通信机制尚未用于线缆网络,因为固有的网络架构和通信协议不支持这类通信机制。例如,CMTS和CM之间的半双工线缆在20世纪50年代后期首次在美国推出。近年来,有线电视运营商一直在大力投资以将线缆从半双工升级到全双工,作为利用对集成数据和语音服务的需求的必要的第一步。然而,与下行接收相比,上行发送仍具有较低的发送速率。
然而,利用适当配置的线缆网络架构(例如,通信系统10的线缆网络12),全双工通信可以大幅扩展可用的上行频谱,并且提供近乎对称的下行吞吐量和上行吞吐量。可以利用全双工通信来提高系统容量(例如,带宽)。此外,全双工通信可以是技术无关的和/或标准无关的。
然而,在现有的线缆网络中实现全双工遇到一些挑战。例如,由于任意网络组件(包括CMTS 14、线缆调制解调器16、收发器18、放大器20和分接头和分离器22)处的反射(例如,从发送路径到一个收发器和同一收发器内的接收路径的自干扰)而被耦合回接收器较大发送信号可能淹没在接收器处接收到的信号。
通信系统10的实施例可以通过使用适当配置的组件和频谱共享技术实现全双工通信来解决这些问题。可以通过抑制(例如,消除)被耦合回接收器的发送信号(例如,回声、泄漏到下行路径中的上行信号,反之亦然等)来成功实现全双工通信。可以通过利用(除其他参数之外)现有技术的设备和数字信号处理技术、高速和高性能(例如,高分辨率)模数转换器(ADC)、具有更强信号处理能力的设备、减轻相邻信道干扰(ACI)和相邻泄漏干扰(ALI)的AIC方案、以及用于频谱共享的高级MAC调度来实现足够的发送信号消除和/或减轻。在各个实施例中,AIC方案在接收器(例如,收发器18或放大器20)处抑制由(分别收发器18或放大器20的)发送器发送的信号。此外,除了AIC方案之外,全频带放大器20也可以实现回声消除(EC)。
可以例如通过高级数字信号处理算法来实现干扰消除。全双工独立于线缆接入技术和高层架构;因此,它可以利用任意高级协议和架构来工作。全双工可以与现有接入技术一起使用,或者作为下一代DOCSIS接入技术的候选。全双工是新颖的且实质性的,并且具有超出线缆接入的商业和技术影响(例如,无线)。
在示例实施例中,线缆网络12的频谱可被划分成多个频率范围(例如,参见图9)。在一些实施例中,每个频率范围与信道边界对齐。对于线缆调制解调器16中的每个特定线缆调制解调器和每个频率范围,如果它们在同一频率上操作,则MAC调度器26可以标识其上行发送干扰线缆调制解调器16中的该特定线缆调制解调器的下行接收的那些线缆调制解调器16,以及其下行接收被线缆调制解调器16中的该特定线缆调制解调器的上行发送干扰的那些线缆调制解调器16。基于该标识,MAC调度器26避免了向线缆调制解调器16分配可能在它们之间引起干扰的频率范围。线缆调制解调器16利用FDD来操作,并且没有相邻的线缆调制解调器16被分配重叠的下行和上行频率范围。
转到图2,图2是示出根据通信系统10的实施例的CMTS 14的收发器18的示例细节的简化框图。在各个实施例中,下行信号和上行信号中的每一个在全双工通信期间使用完整的频谱。因此,发送信号162(包括从CMTS 14到线缆调制解调器16的下行数据)和接收信号164(包括从线调制解调器16到CMTS 14的上行数据)在收发器18处在频率和时间上重叠。通常,发送信号162具有比接收信号164更高的信号电平(例如,具有更多功率),并且如果在收发器18的发送器部分166和接收器部分168之间没有足够的隔离,则发送信号162可能完全淹没接收信号164。在各个实施例中,为了在线缆网络12中实现全双工通信,可以使用在收发器18中的数字信号处理器(DSP)170中实现的AIC算法来在接收器部分168处抑制来自发送器部分166的干扰。DSP 170包括用于适当地存储指令和数据的存储器元件。时钟模块171有助于AIC算法的定时功能。在各个实施例中,时钟模块171可被嵌入在DSP 170中。DSP170可被配置为执行快速傅里叶变换/反向快速傅立叶变换(FFT/IFFT)或其他标准DSP操作。还可以在DSP 170中包括支持浮点运算的用于控制操作和I/O操作的嵌入式处理器。将理解的是,尽管图2未明确示出,但在线缆调制解调器16中还可以包含可比较的DSP或存储AIC算法的功能的另一处理器。
转到图3,图3更详细地示出了从CMTS发送的下行信号162可能由于全双工操作而以与上行路径180中的信号的频率重叠的一个或多个频率在上行路径180上被反射回收发器18。上行路径180是指包括上行信号的通信路径(从线缆调制解调器16到CMTS 14)的收发器18的部分。因此,反射信号可能干扰上行路径180上的另一上行发送(例如,来自线缆调制解调器16),生成包括被反射信号干扰的上行发送的上行信号164。在各个实施例中,可能期望在没有来自反射信号的干扰的情况下提取上行发送。发送信号和反射信号之间的交互可能是有问题的,并且不仅必须在CMTS14处解决,还必须在各个调制解调器16本身处解决。
关于噪声,在公共信道干扰(“CCI”)中,“坏”信号与“好”信号重叠;在相邻泄漏干扰(ALI)中,“坏”信号产生噪声基底;并且相邻信道干扰(ACI)中,“坏”信号破坏“好”信号AGC和动态范围。目前,计划是利用通过MAC调度器26(图1)的调度来消除CCI、利用滤波来消除ALI和ACI、并且使用滤波来帮助减少自干扰和相邻干扰。根据本文描述的实施例,可以用数字EC来消除ALI,并且可以利用滤波或模拟EC并通过细化滤波以允许更多的调度组合来消除ACI。本文的实施例集中于自干扰,因此不包括由其他调制解调器引起的干扰。
转到图4,当前的D3.1CM保真度规范要求相邻信道杂散发射必须满足≈44dBr,总FDX带宽(“BW”)=576MHz。关于来自相邻CM的干扰,相邻信道上的下行(“DS”)接收可能受到ACI和ALI二者的影响,如图5所示,并且应被减轻。
在一些实施例中,CM可以实现两种技术来减轻自干扰问题,包括在CM侧添加滤波器来抑制干扰以维持CM接收器(特别是模数转换器(ADC))的动态范围(减小干扰的净空)来减轻相邻信道干扰(ACI),并且在CM处实现EC以减轻相邻泄漏干扰(ALI)。图6和图7示出了这些技术,其中,图6示出了示出CM处的回声消除(EC)以减轻相邻泄漏干扰(ALI)问题的简化框图,并且图7示出了具有DS信号的接收(RX)滤波和回声消除的CM处的自干扰的示例信号强度。
现在更具体地转到图6,图6示出了第一示例实施例。US信号由CM发送到混合光纤同轴线缆(HFC),并且DS信号由CM从HFC接收。数字US信号首先在数模转换器(DAC)612中被转换成模拟信号,并且在RF基带上被调制。RF信号然后被放大器614(其可以是低噪声放大器(LNA))放大,并且通过低通滤波器(LPF)616以限制高于示例性FDX频带的684MHz的上限的杂散带外(OOB)信号。传统的隔离器610提供US信道和DS信道之间的隔离,以及CM和HFC之间的电流隔离。在所示示例中,从HFC接收到的DS信号被滤波器或滤波器块620滤波,该滤波器或滤波器块620可以具有切换滤波器布置(下面将在图10-12中更详细地描述),并且通过DS信号的(一个或多个)发送频带中的频率。DS滤波器或滤波器块620通过传递DS信号并移除大部分US信号来限制ACI。经滤波的DS信号然后可以在放大器621中进行放大,并且在模数转换器(ADC)622中被转换为数字DS信号。为了提供回声消除,在RF基带上进行调制的US信号的一部分被分接到模拟US信号路径中。该分接信号然后在ADC 618中被数字化并被提供给数字EC电路624。在被数字化之前,分接信号可以通过陷波滤波器626以衰减所发送的US信号的频率范围中的(一个或多个)信道。下面将参照图10更详细地分别描述陷波滤波器626和滤波器块620的阻带和通带。经数字化的DS信号还被提供给数字EC电路624,该数字EC电路624通过从来自ADC 622的数字化信号适当地减去来自ADC 618的数字化信号,来执行回声消除。数字EC 624限制了ALI并且可以在大约800MHz停止。数字回声消除的功能以及为此采用的电路是本领域已知的,因此在本文将不再描述。
滤波器块620中的滤波器不需要快速滚降,因为滤波器滚降区域可以在US频带中,只要滤波器充分地抑制US信号以将总干扰水平保持在目标阈值之下;例如,对于接收信号比的6dB干扰(还参见图5)。滤波器块620中的接收器滤波器不会导致频谱损失,因为它们的滚降区域在US路径中,如图7所示。
用于抑制US带内信号的陷波滤波器626保留了ADC 618的动态范围(即避免将ADC噪声添加到期望DS信号噪声基底)。陷波滤波器626的阻带可以与US发送的频带相称地来选择。现在转到图8,图8示出了具有用于US发送的不同频带的陷波滤波器6261、6262、6263的示例级联布置,如图9所示,可以根据当前US发送配置来根据需要打开或关闭。换句话说,滤波器仅在其陷波频谱或阻带被分配用于US发送时才打开。滤波器和切换的损耗不受关注,因为这些滤波器不在CM接收路径中。所指示的示例阻带用于下面参考图9描述的108MHz和684MHz之间的频率范围中的FDX通信的示例频谱分配,但可以根据通信系统10的总体规格来适配于其他频率范围。在大约1GHz处具有0.3dB的插入损耗、能够在从5MHz到6GHz的频率范围内操作的适当开关在市场上可以买到。
现在转到图9,图9示出了用于跨越大约108MHz和684MHz之间的频率范围的FDX通信的示例频谱分配。示例性FDX频带被细分成六个频率信道,每个信道延伸大约96MHz。图9左侧的三位数字是指被如下分配的相邻频率信道对:值“1”指示上行(US)信道对并且值“0”指示下行信道对。例如,{100}指示来自106-300MHZ的信道1和2是US路径,并且来自300-684MHZ的信道3到6是DS路径。同样,{110}指示来自106-492MHz的信道1到4是US路径,并且来自492-684MHZ的信道5和6是DS路径。如上所述,用于FDX操作的信道分配仅是示例性的,并且可以根据需要扩展到其他例如更高的频率。
图10示出了用于八个独特CM DS路径滤波器的滤波器组合,其阻塞了US频带并且通过DS频带。图10所示的三位数字对应于图9中的那些。因此,{100}指示来自300-684MHZ的信道3到6是DS路径,以便具有大于300MHz的频率的任意DS信号被300MHz HPF传递。同样,{110}指示来自492-684MHZ的信道5和6是DS路径,以便具有大于492MHz的频率的任意DS信号被492MHz HPF传递。{010}指示108MHz到300MHz的信道1和2以及来自492-684MHZ的信道5和6是DS路径,以便具有大于492MHz的频率的任意DS信号被492MHz HPF传递,并且级联108MHz HPF和300MHz LPF用作用于DS信号的108MHz-300MHz带通滤波器。
图11是示出切换DS滤波器块620的第一实施例的简化框图。图11所示的电路实现了图10所示的所有八个滤波器组合,一共6个滤波器(在108MHz、300MHz、492MHz和684MHz的频率处操作的4个高通滤波器(HPF)和在300MHz和492MHz的频率处操作的2个低通滤波器(LPF)),以及五个RF开关1101、1102、1103、1104、1105。具有两个切换双工器的几乎等同的复杂度和成本的切换DS滤波器块620实现起来简单且便宜。
在大约1GHz处具有0.3dB的插入损耗、能够在从5MHz到6GHz的频率范围内操作的适当RF开关在市场上可以买到。
图12是示出具有滤波器的级联布置的切换DS滤波器块620的第二实施例的简化框图,这些滤波器由RF开关1201、1202、1203、1204、1205来打开和关闭。图12所示的电路也实现了图10所示的所有八个滤波器组合。滚降是累加的,以使得684MHz处的滚降比108MHz处的滚降更陡峭。尽管因为可以使用较低Q滤波器从而级联简化了每个单独的滤波器,但总体插入损耗可能不利地增加。
现在转到图13,图13是用于提供模拟EC和数字EC的电路1300的简化框图。可以通过将电路1300分成执行不同功能的四个分支来最好地理解电路1300。第一分支(顶部)通过隔离器610经由HFC从CMTS接收DS信号,如以上参考图6所述。DS信号通过模拟EC电路1320、放大器621和ADC 622到数字EC电路624。模拟EC电路1320执行图6的接收(DS信号)路径中的滤波器块620的作用。在所有其他方面,第一分支等同于图6的DS信号路径。第四分支(底部)的下部通过隔离器610经由HFC将US信号发送到CMTS,因此等同于图6的US信号路径。
模拟EC电路1320执行回声消除,即通过从接收到的模拟DS信号减去US信号的适当处理的部分来限制或抑制ACI。DSP 1328从US信号生成180°异相信号,其可以被延迟,并且然后在DAC 1312中被转换为模拟信号、在放大器1314中被放大并在LPF 1316中被低通滤波,以消除OOB信号。以这样的方式,从由模拟EC 1320后续提供给放大器621和放大器621下行电路的信号中基本上消除US信号的信号分量。
模拟EC电路在本领域中是已知的,并且例如在《IEEE固态电路期刊》第36卷、第3期(2001)、第366-373页(IEEE Journal of Solid-State Circuits,Vol.36,No.3(2001),pp366-373)中被描述。模拟EC电路1320可能需要可以在两个阶段中进行的训练时段。在阶段1中,施加阶跃并且分接头定位器电路计算脉冲响应,标识重要的分接头。在阶段2中,施加随机数据并且最小均方(LMS)算法适配有限响应(FIR)系数以最小化残余回声。在阶段2之后,电路准备好进行全双工数据通信。当信道配置改变时,对于模拟EC电路1320的EC系数将需要一些重新训练。滤波器(陷波滤波器626和滤波器块620)上的硬件变化将被EC系数训练吸收。
尽管模拟EC电路1320可以具有简单的设计,并且可以限制来自放大器1314的ACI并还可以消除ALI,但可能仍必须采用数字EC电路1324来消除或至少改善由CM的其他电子电路(例如,低噪声放大器614和DAC 612、1312)引入的噪声和非线性。数字EC电路1324限制或抑制了ALI。
在图13的第二分支中,由LPF 1316提供给模拟EC电路1320的输入的信号被分接,并且通过阻塞US频率范围内的信号的陷波滤波器1326。信号随后在ADC 1318中被数字化并被提供给数字EC电路132,以便从模拟滤波信号中移除由DSP 1328、DAC 1312和放大器1314在模拟EC电路1320中引入的任何噪声和/或非线性,否则将会损害DS信号。陷波滤波器1326维持ADC 1318的动态范围以保持噪声基底较低。
图13的第三分支与第二分支类似地被设计并且包括陷波滤波器626,其类似于第二分支中的阻塞US频率范围内的信号的陷波滤波器1326。如图6所示,在RF基带上调制的US信号的一部分在模拟US信号路径上被分接。如图6所示,该分接信号然后通过陷波滤波器626以衰减RF基带的频率范围内的(一个或多个)信道、在ADC 618中被数字化、并被提供给数字EC电路1324。采用第三分支来消除例如来源于发送(US)信号分支中的DAC 612和放大器614的回声。
上述示例中的模拟EC电路1320被设计为操作到684MHz的频率。数字EC电路的操作到大约800MHz。陷波滤波器在ADC 618、1318上维持良好的动态范围,以保持噪声基底较低。模拟EC电路1320避免了在US或DS信号路径中需要切换滤波器620。DSP/EC系数训练可以吸收图6中的滤波器块620中的制造变化。
现在转到图15,图15是描绘采用图6和图13所示的系统以限制或移除CM中的ACI和ALI的过程1500的示意性过程流程图。该过程在步骤1501处开始,CM在步骤1502处经由HFC向CMTS发送US信号。在步骤1503处,CM还经由HFC从CMTS接收DS信号。在步骤1504处,如上面参考图6所述,DS被过滤以阻塞US信号的频率范围内的频率,或者在步骤1505处,如上面参考图13所述,从在模拟EC电路中接收到的DS信号中减去已经被转换为模拟信号的一个或多个经数字处理的US信号。在步骤1507处,经滤波的DS信号或由模拟EC电路输出的DS信号然后分别被数字化,并且然后从数字EC电路中的数字化DS信号中数字地减去US频率范围之外的杂散信号。在步骤1508处,从而在由数字EC电路生成的输出信号中限制或抑制ACI和ALI。过程1500在步骤1509处结束。
现在转到图14,图14示出了CM处用于EC的电路1400的另一实施例。电路1400采用具有来自数字信号处理器(DSP)1424的数字辅助的模拟EC电路1320。如图6的电路600,用于US信号的路径包括DAC612、放大器614和LPF 616。US信号路径中的LPF 616限制了杂散带外(OOB)信号。模拟EC 1320与DSP 1324协作以消除来源于放大器614的ACI和ALI。
DS信号被提供给模拟EC电路1320。来自模拟EC电路1320的输出然后在放大器621中被放大并在ADC 622中被转换为数字DS信号。如图6和图13所述,经低通滤波的US信号的一部分在模拟US信号路径上被分接,并且可选地通过陷波滤波器626以衰减发送US信号的频率范围内的(一个或多个)信道,并且然后在ADC 618中被数字化。替代数字EC电路624(图6)或1324(图13),电路1400采用数字信号处理器(DSP)1424,该DSP 1424从DAC 618接收数字化输出信号并将接收到的数字化输出信号和来自ADC 622的DS输出信号进行比较。DSP1424然后生成适当整形和/或时移的校正信号,该校正信号然后被提供给DAC 1412,其中,该校正信号被转换为模拟信号、在放大器1414中被放大、并且在模拟EC电路1320中被从接收到的模拟DS信号减去。调整DSP 1424的系数直到实现足够的回声消除,并且消除或至少限制ACI和ALI。电路1400的设计假设放大器1414(LNA2)的功率低于放大器614(LAN1)的功率,并且来自放大器1414的杂散OOB足够小。该设计还要求ADC和DAC的动态范围相当高,这可能使得电路1400不太有吸引力。
注意的是,在本说明书中,对包括在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各个实施例”、“其他实施例”、“替代实施例”等中的各个特征(例如,元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任意这类特征被包括在本公开的一个或多个实施例中,但可以或不一定被组合在相同的实施例中。此外,词语“进行优化”、“优化”及相关术语是本领域中指代特定结果的速度和/或效率方面的提升的术语,并且不意在指示用于实现已经实现的特定结果、或能够实现“最优”或完美快速/完美高效状态的过程。
在一些实施例中,本文概述的架构中的至少一些部分可以在软件中实现。在一些实施例中,所描述的特征中的一个或多个可以在硬件中实现、在这些元件的外部提供、或以任意适当的方式来合并以实现预期的功能。各个组件可以包括软件(或往复软件),这些软件可以合并以便实现如本文概述的操作。在又其他实施例中,这些元件可以包括有助于其操作的任意适当的算法、硬件、软件、组件、模块、接口或对象。
此外,本文描述和示出的CMTS 14、CM 15和其他组件(和/或其相关联的结构)还可以包括用于在网络环境中接收、发送、和/或以其他方式传送数据或信息的适当的接口。在一般意义上,附图中描绘的布置在其表示中可以更加逻辑,而物理架构可以包括这些元件的各种置换、组合和/或混合。有必要注意的是,可以使用无数可能的设计配置来实现本文概述的操作目标。因此,相关联的基础设施具有无数的替代布置、设计选择、设备可能性、硬件配置、软件实现方式、设备选项等等。
在一些示例实施例中,一个或多个存储器元件(例如,CMTS中的存储器元件28或CM16中的类似的未示出的存储器元件)可以存储用于本文描述的操作的数据。此外,存储器元件能够将指令(例如,软件、逻辑、代码等)存储在非暂态介质中,以使得指令被执行以执行本说明书中描述的活动的存储器元件。处理器可以执行与数据相关联的任意类型的指令以实现在本说明书中详细描述的操作。可以利用固定逻辑或可编程逻辑(例如,由处理器执行的软件/计算机指令)来实现本文概述的动作,并且本文标识的元件可以是某种类型的可编程处理器、可编程数字逻辑(例如,现场可编程门阵列(FPGA)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))、包括数字逻辑、软件、代码、电子指令的ASIC、闪速存储器、光盘、CD-ROM、DVD ROM、磁卡或光卡、适用于存储电子指令的其他类型的机器可读介质、或其任意适当的组合。
这些设备还可以将信息保持在任意适当类型的非暂态存储介质(例如,随机存取存储器(RAM)、只读存储器(ROM)、现场可编程门阵列(FPGA)、可擦除可编程只读存储器(EPROM)、电可擦除可编程ROM(EEPROM)等)、软件、硬件中,或在适当的情况下并且基于特定需要将信息保持在任意其他适当的组件、设备、元件或对象中。被跟踪、发送、接收、或存储在通信系统10中的信息可以基于特定需要和实现方式被提供在任意数据库、寄存器、表、缓存、队列、控制列表或存储结构中,所有这些项都可以在任意适当的时间帧中被参考。
还重要的是注意到,参考上述附图所描述的操作和步骤仅示出了可以由系统执行、或可以在系统中执行的可能场景中的一些。在适当的情况下可以删除或移除这些操作中的一些操作,或者可以在不脱离所讨论的概念的范围的情况下相当大地修改或改变这些步骤。此外,可以相当大地改变这些操作的时序并仍实现本文公开所教导的结果。已经为了示例和讨论的目的提供了上述操作流程。系统提供了很大的灵活性,因为可以在不脱离所讨论的概念的教导的情况下提供任意适当的布置、年表、配置和时序机制。
尽管已经参考特定布置和配置详细描述了本公开,但可以在不脱离本公开的范围的情况下显著地改变这些示例配置和布置。例如,尽管已经参考有助于通信过程的特定元件和操作示出了通信系统10、HFC和CM 16,但这些元件和操作可以由实现通信系统10、HFC和CM 16的预期功能的任意适当的架构或过程来代替。
许多其他改变、替代、变化、更改和修改对于本领域技术人员可以是确定的,并且旨在本公开包含落入所附权利要求的范围内的所有这些改变、替代、变化、更改和修改。为了协助美国专利及商标局(USPTO),以及此外在此申请上发布的任何专利的任何读者来解释所附权利要求,申请人希望注意到的是,申请人不旨在通过本说明书中的任意陈述来以所附权利要求中未反映的任何方式限制本公开。
Claims (20)
1.一种全双工线缆调制解调器CM,包括:
上行US信号路径,所述US信号路径接收数字US输入信号,并且将US频率范围内的模拟转换US信号发送到线缆调制解调器终端系统CMTS;
下行DS信号路径,所述DS信号路径接收DS频率范围内的模拟DS信号,并且将所述模拟DS信号转换为数字DS信号;以及
回声消除EC电路,所述EC电路被配置为从所述模拟DS信号和所述数字DS信号中的至少一个中减去从所述数字US输入信号或从所述模拟转换US信号生成的校正信号,以生成回声消除数字DS输入信号。
2.根据权利要求1所述的全双工线缆调制解调器,其中,所述全双工线缆调制解调器通过混合光纤同轴线缆HFC连接到所述CMTS。
3.根据权利要求1所述的全双工线缆调制解调器,其中,所述模拟转换US信号在基带BB载波上被调制。
4.根据权利要求1所述的全双工线缆调制解调器,其中,所述DS信号路径包括具有可切换滤波器组合的滤波器块,所述可切换滤波器组合具有所述DS频率范围内的一个或多个通频带,并且所述DS信号路径可操作来限制相邻信道干扰ACI。
5.根据权利要求1所述的全双工线缆调制解调器,其中,所述EC电路被实现为数字EC电路,并且从所述数字DS信号中数字地减去所述校正信号以限制相邻泄漏干扰ALI。
6.根据权利要求5所述的全双工线缆调制解调器,还包括第一陷波滤波器,所述第一陷波滤波器接收所述模拟转换US信号,并且被配置为在模数转换成数字化校正信号之前阻塞所述US频率范围内的信号。
7.根据权利要求1所述的全双工线缆调制解调器,其中,所述EC电路被实现为接收所述模拟DS信号的模拟EC电路,其中,所述校正信号是从所述数字US输入信号导出的并在数字信号处理器DSP中被处理,并且在数模转换后被提供给所述模拟EC电路的模拟校正信号。
8.根据权利要求7所述的全双工线缆调制解调器,还包括第二陷波滤波器,所述第二陷波滤波器接收所述模拟校正信号,并且被配置为在将所述校正信号模数转换为第二数字化校正信号之前阻塞所述US频率范围内的信号。
9.根据权利要求1所述的全双工线缆调制解调器,其中,所述EC电路被实现为接收所述模拟DS信号的模拟EC电路,其中,所述校正信号从所述模拟转换US信号中导出并在数字信号处理器DSP中被处理,并且在数模转换后被提供给所述模拟EC电路。
10.根据权利要求1所述的全双工线缆调制解调器,其中,
所述US信号路径包括第一DAC、第一放大器和第一低通滤波器;
所述DS信号路径包括接收所述模拟DS信号的模拟EC电路、第二放大器、第一ADC和数字EC电路;
所述模拟EC电路被配置为在通过DSP、第二DAC、第二放大器和低通滤波器传递所述数字US输入信号之后,从所述模拟DS信号中减去从所述数字US输入信号导出的模拟校正信号,其中,所述模拟EC限制了ACI;
所述数字EC电路被配置为从所述数字DS信号中减去从所述模拟转换US信号生成的第一数字回声校正信号,所述第一数字回声校正信号由第一陷波滤波器进行滤波以消除所述US频率范围内的杂散信号,并且从所述数字DS中减去从所述模拟校正信号生成的第二数字回声校正信号,所述第二数字回声校正信号由第二陷波滤波器进行滤波以消除所述US频率范围内的杂散信号,其中,所述数字EC限制了ALI,并且所述数字EC电路输出回声消除数字DS信号。
11.根据权利要求2所述的全双工线缆调制解调器,其中,所述HFC是根据线缆数据服务接口规范DOCSIS进行操作的网络的一部分。
12.一种操作全双工线缆调制解调器CM的方法,包括:
将数字上行US信号转换为US频率范围内的模拟US信号;
接收DS频率范围内的模拟下行DS信号;
对接收到的DS信号进行模拟滤波;
数字化所述经模拟滤波的DS信号;
分接所发送的模拟US信号;
数字化所分接的模拟US信号;以及
从所述经数字化的DS信号中数字地减去所述经数字化的US信号的至少一部分。
13.根据权利要求12所述的方法,其中,模拟滤波包括通过传递所述DS频率范围内的信号并抑制所述US频率范围内的信号来对接收到的DS信号进行带通滤波。
14.根据权利要求12所述的方法,其中,模拟滤波包括从所述接收到的模拟下行DS信号中减去从所述经转换的模拟US信号导出的经数字处理的模拟校正信号。
15.根据权利要求12所述的方法,其中,模拟滤波包括从所述接收到的模拟下行DS信号中减去从所述数字US信号导出的模拟校正信号,其中,所述数字US信号在被转换为所述模拟校正信号之前在DSP中被处理。
16.根据权利要求15所述的方法,还包括对所述模拟校正信号进行陷波滤波以抑制所述US频率范围内的信号并数字化所述经滤波的模拟校正信号,并且从所述经数字化的DS信号中减去所述经数字化的校正信号。
17.根据权利要求16所述的方法,还包括通过传递所述DS频率范围内的信号并抑制所述US频率范围内的信号来对所述经低通滤波处理的模拟信号的至少一部分进行带通滤波,数字化所述经带通滤波的信号并且从所述接收到的数字化DS信号中数字地减去所述经数字化的带通滤波信号。
18.一种具有存储在有形非暂态计算机可读介质上的程序指令的计算机程序,当所述程序指令被加载到计算机的存储器中时,所述程序指令使得所述计算机执行用于在全双工线缆调制解调器中的抑制相邻信道干扰ACI和相邻泄漏干扰ALI的过程,所述过程包括:
将数字上行US信号转换为US频率范围内的模拟US信号;
接收DS频率范围内的模拟下行DS信号;
对接收到的DS信号进行模拟滤波;
数字化所述经模拟滤波的DS信号;
分接所发送的模拟US信号;
数字化所分接的模拟US信号;以及
从所述经数字化的DS信号中数字地减去所述经数字化的US信号的至少一部分。
19.根据权利要求18所述的计算机程序,其中,模拟滤波包括从所述接收到的模拟下行DS信号中减去从所述经转换的模拟US信号导出的经数字处理的模拟校正信号。
20.根据权利要求18所述的计算机程序,其中,模拟滤波包括从所述接收到的模拟下行DS信号中减去从所述数字US信号导出的模拟校正信号,其中,所述数字US信号在被转换为所述模拟校正信号之前在DSP中被处理。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762447148P | 2017-01-17 | 2017-01-17 | |
US62/447,148 | 2017-01-17 | ||
US15/648,309 US10367631B2 (en) | 2017-01-17 | 2017-07-12 | Front end for full duplex cable modem |
US15/648,309 | 2017-07-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108337079A true CN108337079A (zh) | 2018-07-27 |
CN108337079B CN108337079B (zh) | 2021-01-15 |
Family
ID=59399372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810040071.2A Expired - Fee Related CN108337079B (zh) | 2017-01-17 | 2018-01-16 | 用于全双工线缆调制解调器的前端 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10367631B2 (zh) |
EP (1) | EP3349364B1 (zh) |
CN (1) | CN108337079B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233679A (zh) * | 2019-07-01 | 2019-09-13 | 舟山美通信息技术有限责任公司 | 一种频分全双工水声Modem |
CN115133941A (zh) * | 2022-05-27 | 2022-09-30 | 南京金阵微电子技术有限公司 | 信号接收端、串行器以及通信系统 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10700736B2 (en) * | 2017-03-28 | 2020-06-30 | Maxlinear, Inc. | Full duplex DOCSIS cable modem echo cancellation with training |
US10924253B2 (en) * | 2017-12-18 | 2021-02-16 | Arris Enterprises Llc | Full duplex expander in a full duplex network |
EP3654539B1 (en) | 2018-11-16 | 2022-06-29 | MaxLinear Asia Singapore Private Limited | Cable modem and digital compensation for switchable analog filter to assist echo cancellation in full duplex cable modem |
US10965332B2 (en) * | 2019-03-25 | 2021-03-30 | Cisco Technology, Inc. | Echo cancellation (EC) training for a full duplex (FDX) amplifier |
CN113905344B (zh) * | 2020-06-22 | 2023-06-16 | 华为技术有限公司 | 通信方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2529474Y (zh) * | 2002-03-21 | 2003-01-01 | 苏州大学 | 一种对双向有线电视网络设备监控管理的装置 |
US6795494B1 (en) * | 2000-05-12 | 2004-09-21 | National Semiconductor Corporation | Receiver architecture using mixed analog and digital signal processing and method of operation |
WO2014074979A1 (en) * | 2012-11-12 | 2014-05-15 | Gainspeed, Inc. | Hfc cable system with alternative wideband communications pathways and coax domain amplifier-repeaters |
CN104205664A (zh) * | 2011-10-07 | 2014-12-10 | 高通股份有限公司 | 无线通信系统中用于中继器导频信号产生的系统、设备和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9966993B2 (en) | 2015-07-15 | 2018-05-08 | Cisco Technology, Inc. | Interference suppression in full duplex cable network environments |
US11025297B2 (en) * | 2016-11-02 | 2021-06-01 | Cable Television Laboratories, Inc. | Full-duplex cancellation |
-
2017
- 2017-07-12 US US15/648,309 patent/US10367631B2/en not_active Expired - Fee Related
- 2017-07-25 EP EP17183152.2A patent/EP3349364B1/en active Active
-
2018
- 2018-01-16 CN CN201810040071.2A patent/CN108337079B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795494B1 (en) * | 2000-05-12 | 2004-09-21 | National Semiconductor Corporation | Receiver architecture using mixed analog and digital signal processing and method of operation |
CN2529474Y (zh) * | 2002-03-21 | 2003-01-01 | 苏州大学 | 一种对双向有线电视网络设备监控管理的装置 |
CN104205664A (zh) * | 2011-10-07 | 2014-12-10 | 高通股份有限公司 | 无线通信系统中用于中继器导频信号产生的系统、设备和方法 |
WO2014074979A1 (en) * | 2012-11-12 | 2014-05-15 | Gainspeed, Inc. | Hfc cable system with alternative wideband communications pathways and coax domain amplifier-repeaters |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233679A (zh) * | 2019-07-01 | 2019-09-13 | 舟山美通信息技术有限责任公司 | 一种频分全双工水声Modem |
CN110233679B (zh) * | 2019-07-01 | 2023-12-12 | 舟山美通信息技术有限责任公司 | 一种频分全双工水声Modem |
CN115133941A (zh) * | 2022-05-27 | 2022-09-30 | 南京金阵微电子技术有限公司 | 信号接收端、串行器以及通信系统 |
CN115133941B (zh) * | 2022-05-27 | 2023-09-19 | 南京金阵微电子技术有限公司 | 信号接收端、串行器以及通信系统 |
Also Published As
Publication number | Publication date |
---|---|
US20180205532A1 (en) | 2018-07-19 |
CN108337079B (zh) | 2021-01-15 |
EP3349364A1 (en) | 2018-07-18 |
EP3349364B1 (en) | 2019-09-04 |
US10367631B2 (en) | 2019-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108337079A (zh) | 用于全双工线缆调制解调器的前端 | |
US9912464B2 (en) | Interference relationship characterization in full duplex cable network environments | |
US9966993B2 (en) | Interference suppression in full duplex cable network environments | |
EP3323224B1 (en) | Full duplex network architecture in cable network environments | |
EP3323223B1 (en) | Scheduling mechanisms in full duplex cable network environments | |
CN108028673B (zh) | 收发机和用于减少收发机的自干扰的方法 | |
EP3211803B1 (en) | Radio frequency transmitter noise cancellation | |
CN108712192A (zh) | 有线网络环境中用于全双工网络架构的干扰群组发现 | |
US20130182792A1 (en) | Radio frequency digital filter group delay mismatch reduction | |
EP3654539B1 (en) | Cable modem and digital compensation for switchable analog filter to assist echo cancellation in full duplex cable modem | |
CN101232298B (zh) | 一种接收机及接收无线信号的方法 | |
WO2013008117A1 (en) | Electronic duplexer | |
US9906262B2 (en) | All-analog and hybrid radio interference cancellation using cables, attenuators and power splitters | |
CN101521643B (zh) | 干扰信号的处理方法和系统 | |
Bojja-Venkatakrishnan et al. | Simultaneous transmit and receive system with 1 GHz RF cancellation bandwidth |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210115 Termination date: 20220116 |
|
CF01 | Termination of patent right due to non-payment of annual fee |