CN108304262A - 动态调整数字信号处理器性能的方法、存储介质及计算机 - Google Patents

动态调整数字信号处理器性能的方法、存储介质及计算机 Download PDF

Info

Publication number
CN108304262A
CN108304262A CN201810047437.9A CN201810047437A CN108304262A CN 108304262 A CN108304262 A CN 108304262A CN 201810047437 A CN201810047437 A CN 201810047437A CN 108304262 A CN108304262 A CN 108304262A
Authority
CN
China
Prior art keywords
digital signal
signal processor
frequency
load
algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810047437.9A
Other languages
English (en)
Inventor
余智超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201810047437.9A priority Critical patent/CN108304262A/zh
Publication of CN108304262A publication Critical patent/CN108304262A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

一种动态调整数字信号处理器性能的方法、存储介质及计算机，包括如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。能够动态调整DSP工作频率的设计，达到提升算法效率的效果。

Description

动态调整数字信号处理器性能的方法、存储介质及计算机
技术领域
本发明涉及芯片设计领域，尤其涉及一种DSP工作机制的优化方案。
背景技术
DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下主要特点:
(1)在一个指令周期内可完成一次乘法和一次加法；(2)程序和数据空间分开，可以同时访问指令和数据；(3)片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；(4)具有低开销或无开销循环及跳转的硬件支持；(5)快速的中断处理和硬件I/O支持；(6)具有在单周期内操作的多个硬件地址产生器；(7)可以并行执行多个操作；(8)支持流水线操作，使取指、译码和执行等操作可以重叠执行。现有技术在DSP初始化时就设置好主时钟的频率，同时预设好几个DSP频率档位，主控根据当前的需要来主动控制DSP的频率。这种技术往往会造成当前DSP频率无法满足算法需求的问题，从而影响DSP算法的效率。
发明内容
为此，需要提供一种能够动态调整DSP工作频率的设计，达到提升算法效率的效果。
为实现上述目的，发明人提供了一种动态调整数字信号处理器性能的方法，包括如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。
具体地，还包括步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器向主控发出升频请求，调整频率。
进一步地，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。
可选地，数字信号处理器通过通讯消息池向主控发出降频请求或升频请求。
一种动态调整数字信号处理器性能的存储介质，所述存储介质存储有计算机指令，所述计算机指令在被执行时运行如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。
具体地，所述计算机指令在被执行时还进行步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器向主控发出升频请求，调整频率。
优选地，所述计算机指令在被执行时还进行步骤，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。
可选地，所述计算机指令在被执行时还进行步骤，数字信号处理器通过通讯消息池向主控发出降频请求或升频请求。
一种动态调整数字信号处理器性能计算机，所述计算机包括上述的存储介质。
区别于现有技术，上述技术方案使得DSP可根据当前频率选择不同负载的工作算法，还能够根据DSP自己计算当前算法的负载，并可以将算法负载转换为频率请求。通过DSP将频率请求反馈给主控，达到动态调整工作频率的效果。
附图说明
图1为具体实施方式所述的动态调整数字信号处理器性能的方法流程图；
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，本实施例为一种动态调整数字信号处理器性能的方法，包括如下步骤，S100主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；S102数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，S104获取当前算法需求的负载，S106判断当总指令数的最高负载大于算法需求的负载时，S108数字信号处理器向主控发出降频请求，调整频率。其中，所述指令周期数与DSP工作频率呈反比，例如DSP频率为600MHz，一秒钟有600百万个指令周期。算法运行时，我们可以统计当前帧算法运行时所消耗的DSP指令周期数，假设为10百万个指令周期。本实施例中，若应用需求一秒钟需要跑30帧，那么我们可以通过计算得到，一秒钟算法所消耗的总指令周期数为：10百万*30＝300百万。对比当前DSP的频率，所能提供的600百万个指令周期远大于300百万。于是DSP就可以通过Mailbox请求CPU调整频率，将频率降到300MHz，这样的频率能刚好满足算法需求，从而节约功耗。
通过上述实施例，一方面，DSP可以根据当前算法负载反馈当前的频率需求给主控，主控芯片获取到请求之后会执行调整频率的策略，使DSP的频率尽量满足算法的需求。另一方面，主控会获得DSP实际频率反馈给DSP，DSP上运行的算法，需要根据当前实际频率来选择算法的复杂度，频率高的时候可以执行更复杂的算法，频率低的时候可以执行复杂度低的算法。这里算法复杂度不管高还是低都必须满足应用的需求，即以满足应用需求为前提。DSP频率受两个方面的限制：1、温度过高的情况下，对DSP频率的限制需求，这种条件下需要DSP降频2、算法对DSP频率的需求，越快越好或者够用就好。这两个方面常常是互相制约的。本实施方式频率动态调整架构的设计，能够尽可能得满足这两个方面的需求，优化DSP的频率，让DSP的性能和功耗达到一个比较好的平衡。综上，本发明方法达到了提升DSP工作效率的技术效果，还能够动态随时进行调整，具有很强的实用性。
另一些具体的实施例中，还包括步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器DSP向主控发出升频请求，调整频率。执行上述步骤，能够使得DSP在工作中能够实施检测算法需求，当算法需求的负载开始变高后能够及时通过主控调整DSP的工作频率。使得DSP的性能能够更好地与正在执行的算法相适配。从而使得频率的调整仍能够不影响当前应用程序算法的正常使用。
在另一些进一步的实施例中，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。通讯消息池(Mailbox)是在控制器主线上的一种通讯方式，通过调用通讯消息池作为获取信息的渠道及交互方式，本发明方法能够高速地进行主控芯片与DSP之间的通讯，提高了数据传输的效率。而在更进一步的实施例中，数字信号处理器通过通讯消息池(Mailbox)发出降频求或升频请求。通过通讯消息池进行升降频请求的传输交互，本发明方法更好地提升了数据交互的效率。
其他一些实施例中，本发明还包括一种动态调整数字信号处理器性能的存储介质，所述存储介质存储有计算机指令，所述计算机指令在被执行时运行如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。
具体地，所述计算机指令在被执行时还进行步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器向主控发出升频请求，调整频率。
优选地，所述计算机指令在被执行时还进行步骤，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。
可选地，所述计算机指令在被执行时还进行步骤，数字信号处理器通过通讯消息池向主控发出降频请求或升频请求。
本发明还包括一种动态调整数字信号处理器性能计算机，所述计算机包括上述的存储介质。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (9)

1.一种动态调整数字信号处理器性能的方法，其特征在于，包括如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。
2.根据权利要求1所述的动态调整数字信号处理器性能的方法，其特征在于，还包括步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器向主控发出升频请求，调整频率。
3.根据权利要求1或2所述的动态调整数字信号处理器性能的方法，其特征在于，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。
4.根据权利要求1所述的动态调整数字信号处理器性能的方法，其特征在于，数字信号处理器通过通讯消息池向主控发出降频请求或升频请求。
5.一种动态调整数字信号处理器性能的存储介质，其特征在于，所述存储介质存储有计算机指令，所述计算机指令在被执行时运行如下步骤，主控芯片在向数字信号处理器发送工作请求时，获取当前数字信号处理器的时钟频率，发送给数字信号处理器；数字信号处理器统计当前帧算法运行时消耗的指令周期数，根据时钟频率及指令周期数，计算当前总指令数的最高负载，获取当前算法需求的负载，判断当总指令数的最高负载大于算法需求的负载时，数字信号处理器向主控发出降频请求，调整频率。
6.根据权利要求5所述的动态调整数字信号处理器性能存储介质，其特征在于，所述计算机指令在被执行时还进行步骤，判断当总指令数的最高负载小于算法需求的负载时，数字信号处理器向主控发出升频请求，调整频率。
7.根据权利要求5或6所述的动态调整数字信号处理器性能的存储介质，其特征在于，所述计算机指令在被执行时还进行步骤，主控芯片获取当前数字信号处理器的时钟频率，通过通讯消息池发送给数字信号处理器。
8.根据权利要求5所述的动态调整数字信号处理器性能存储介质，其特征在于，所述计算机指令在被执行时还进行步骤，数字信号处理器通过通讯消息池向主控发出降频请求或升频请求。
9.一种动态调整数字信号处理器性能计算机，其特征在于，所述计算机包括权利要求5-8任一项所述的存储介质。
CN201810047437.9A 2018-01-18 2018-01-18 动态调整数字信号处理器性能的方法、存储介质及计算机 Pending CN108304262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810047437.9A CN108304262A (zh) 2018-01-18 2018-01-18 动态调整数字信号处理器性能的方法、存储介质及计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810047437.9A CN108304262A (zh) 2018-01-18 2018-01-18 动态调整数字信号处理器性能的方法、存储介质及计算机

Publications (1)

Publication Number Publication Date
CN108304262A true CN108304262A (zh) 2018-07-20

Family

ID=62865661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810047437.9A Pending CN108304262A (zh) 2018-01-18 2018-01-18 动态调整数字信号处理器性能的方法、存储介质及计算机

Country Status (1)

Country Link
CN (1) CN108304262A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109534A1 (zh) * 2019-12-03 2021-06-10 深圳开立生物医疗科技股份有限公司 一种控制器的时钟配置方法、系统及超声设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169357A (zh) * 2011-02-23 2011-08-31 北京大学深圳研究生院 可调工作电压和时钟频率的dsp及其调节方法
CN102770847A (zh) * 2010-02-26 2012-11-07 国际商业机器公司 优化数据中心内的功耗
CN103246340A (zh) * 2012-02-06 2013-08-14 索尼公司 动态调整中央处理单元的频率的装置和方法
CN103376874A (zh) * 2012-04-24 2013-10-30 中兴通讯股份有限公司 一种多核处理器设备及其实现时钟控制的方法
CN105279136A (zh) * 2015-10-29 2016-01-27 北京华力创通科技股份有限公司 基于多核dsp多路信号的实时并行频域分析方法与系统
US20160259392A1 (en) * 2013-06-25 2016-09-08 Intel Corporation Mapping A Performance Request To An Operating Frequency In A Processor
CN107396428A (zh) * 2016-05-16 2017-11-24 深圳市中兴微电子技术有限公司 一种切频方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770847A (zh) * 2010-02-26 2012-11-07 国际商业机器公司 优化数据中心内的功耗
CN102169357A (zh) * 2011-02-23 2011-08-31 北京大学深圳研究生院 可调工作电压和时钟频率的dsp及其调节方法
CN103246340A (zh) * 2012-02-06 2013-08-14 索尼公司 动态调整中央处理单元的频率的装置和方法
CN103376874A (zh) * 2012-04-24 2013-10-30 中兴通讯股份有限公司 一种多核处理器设备及其实现时钟控制的方法
US20160259392A1 (en) * 2013-06-25 2016-09-08 Intel Corporation Mapping A Performance Request To An Operating Frequency In A Processor
CN105279136A (zh) * 2015-10-29 2016-01-27 北京华力创通科技股份有限公司 基于多核dsp多路信号的实时并行频域分析方法与系统
CN107396428A (zh) * 2016-05-16 2017-11-24 深圳市中兴微电子技术有限公司 一种切频方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109534A1 (zh) * 2019-12-03 2021-06-10 深圳开立生物医疗科技股份有限公司 一种控制器的时钟配置方法、系统及超声设备

Similar Documents

Publication Publication Date Title
US11709704B2 (en) FPGA acceleration for serverless computing
CN107087019A (zh) 一种端云协同计算架构及任务调度装置及方法
CN110489228A (zh) 一种资源调度的方法和电子设备
US9568975B2 (en) Power balancing to increase workload density and improve energy efficiency
US8245069B2 (en) Multiple power supplies providing enhanced power efficiency
CN105893148B (zh) 一种基于rm策略的偶发任务低能耗调度方法
US9760159B2 (en) Dynamic power routing to hardware accelerators
CN110109527A (zh) 动态电压裕度恢复
KR20130108021A (ko) 직렬 인터페이스를 사용한 적응형 전압 스케일링
CN107111553A (zh) 用于在多集群异构处理器架构中提供动态高速缓存扩展的系统和方法
CN103336684B (zh) 一种并发处理ap消息的ac及其处理方法
CN107844187A (zh) 功耗管理方法、装置及电子设备
WO2013159465A1 (zh) 一种多核处理器设备及其实现时钟控制的方法
CN116016276A (zh) 服务器健康状态检测方法和装置
CN108304262A (zh) 动态调整数字信号处理器性能的方法、存储介质及计算机
CN103942103A (zh) 多核体系中处理器调度策略的生成方法及装置、调度系统
US10559962B2 (en) Power-outputting management method for power-supplying apparatus
CN107294911A (zh) 一种数据包监听方法及装置、远程过程调用系统、设备
CN106855825A (zh) 一种任务处理方法及其装置
US12093109B2 (en) Method and system for controlling peak power consumption
US20110316663A1 (en) Method and apparatus for providing energy-aware connection and code offloading
Yu et al. Know Your Enemy To Save Cloud Energy: Energy-Performance Characterization of Machine Learning Serving
CN117149382A (zh) 虚拟机调度方法、装置、计算机设备和存储介质
US10038430B2 (en) System for controlliing gatings of a multi-core processor
US9477998B2 (en) Performance control for concurrent animations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180720