CN108303914A - 一种多dsp嵌入式计算机系统的同步方法 - Google Patents

一种多dsp嵌入式计算机系统的同步方法 Download PDF

Info

Publication number
CN108303914A
CN108303914A CN201711304530.5A CN201711304530A CN108303914A CN 108303914 A CN108303914 A CN 108303914A CN 201711304530 A CN201711304530 A CN 201711304530A CN 108303914 A CN108303914 A CN 108303914A
Authority
CN
China
Prior art keywords
dsp
main
flag
embedded computer
computer systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711304530.5A
Other languages
English (en)
Inventor
王可
曾永红
王晓璐
刘慧婕
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201711304530.5A priority Critical patent/CN108303914A/zh
Publication of CN108303914A publication Critical patent/CN108303914A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种多DSP嵌入式计算机系统的同步方法。通过对多DSP嵌入式计算机系统主、从逻辑关系的划分，完成对多DSP嵌入式计算机系统各个DSP处理器的角色定位，保证系统的合理架构与合理工作流程设计，能够最优的实现系统算法流程中控制功能与运算功能的协同，提高系统运算效率。在逻辑架构与硬件设计支持下，实现了支持多DSP嵌入式计算机系统软件同步的具体方法：所有从DSP完成前置工作后，通过Flag I/O向主DSP发送握手信号，主DSP接收到所有从DSP握手信号后，再同时向所有从DSP发出统一执行命令，实现多DSP的同步、同时运行。

Description

一种多DSP嵌入式计算机系统的同步方法
技术领域
本发明属于嵌入式计算机系统设计领域，具体是一种多DSP嵌入式计算机系统的同步方法。
背景技术
数字信号处理器(DSP)以其丰富的专用硬件电路资源和长流水化设计架构，非常适用于数字信号处理、图像处理和通讯信息处理等计算密集的场合和领域。虽然DSP有较高的信号处理性能，但随着各种复杂应用场景(如多媒体视频信号处理、卫星信号处理、雷达信号处理等)对数字信号处理的运算速度、运算精度和运算量的要求大幅度提升，单一的DSP芯片的处理能力已经很难满足系统应用要求，这就需要利用多个DSP芯片搭建多DSP嵌入式计算机系统，通过多个DSP处理器的工作，完成对目标数字信号的实时、精确处理。对于多DSP嵌入式计算机系统，支撑其高效完成复杂运算的关键是多DSP处理器的协同与分工。
在某些实际运算中，需要严格要求多个DSP处理器在开始执行各自分工的算法任务时，必须按照同时、同步的方式进行，否则，既可能造成协同运算效率的降低，也可能会造成运算的不准确。由于不同DSP在执行目标算法任务之前，需要进行上电自举、初始化和自检等前置工作，这些前置工作对于不同的DSP来说会有所不同，且不同的DSP在运行同样的程序软件时也会出现微小的时间偏差，所以如果不进行同步控制，多DSP不可能同时完成前置工作，进而也无法达成同时执行算法任务的目标。
发明内容
针对现有技术的不足，本发明拟解决的技术问题是，提供一种多DSP嵌入式计算机系统的同步方法。
本发明解决所述技术问题的技术方案是，提供一种多DSP嵌入式计算机系统的同步方法，其特征在于该方法包括以下步骤：
(1)硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路Flag I/O的硬件连接；
(2)上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；
(3)初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；
(4)DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；
(5)对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：
a)首先通过与主DSP之间的Flag I/O发送握手信号量给主DSP；
b)随后进入等待状态，并持续读取主DSP返回的Flag I/O状态；
c)待主DSP返回的Flag I/O状态置高时，跳出同步程序代码段，执行后续算法程序；
(6)对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：
a)首先主DSP持续监听所有从DSP与主DSP连接的Flag I/O状态；
b)每当有一个从DSP Flag I/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；
c)当所有从DSP连接的Flag I/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送Flag I/O信号量；
d)主DSP跳出同步程序代码段，执行后续算法程序。
与现有技术相比，本发明有益效果在于：
(1)通过对多DSP嵌入式计算机系统主、从逻辑关系的划分，完成对多DSP嵌入式计算机系统各个DSP处理器的角色定位，保证系统的合理架构与合理工作流程设计，能够最优的实现系统算法流程中控制功能与运算功能的协同，提高系统运算效率；
(2)通过对多DSP嵌入式计算机系统的软件实现同步，可以保证多DSP嵌入式计算机系统中的多个DSP处理器从算法启动时就同步运行，在算法负载平均分布在多个DSP中的设计下，有利于多DSP间的数据交互同步与算法分解同步，有利于提高多DSP之间在算法运行过程中从合作到分工不断迭代的工作效率，从工作协同设计上降低了系统的设计复杂度；
(3)通过对多DSP嵌入式计算机系统的软件同步，保证多个DSP从算法启动时就同步运行，进而在算法不断推进下，DSP相互之间的算法运行时间差在可控范围内，由算法产生的多DSP运行时间发散情况会大大减弱，多DSP之间可以大大减少后期软件同步次数，且后期同步也更快，从而提高了系统运算效率。
(4)在逻辑架构与硬件设计支持下，实现了支持多DSP嵌入式计算机系统软件同步的具体方法：所有从DSP完成前置工作后，通过Flag I/O向主DSP发送握手信号，主DSP接收到所有从DSP握手信号后，再同时向所有从DSP发出统一执行命令，实现多DSP的同步、同时运行。
具体实施方式
下面给出本发明的具体实施例。具体实施例仅用于进一步详细说明本发明，不限制本申请权利要求的保护范围。
本发明提供了一种多DSP嵌入式计算机系统的同步方法(简称方法)，其特征在于该方法包括以下步骤：
(1)硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路I/O信号量(即Flag I/O)的硬件连接，传统上多DSP之间用于大量数据交换的接口(如共享内存、高速链接口等)要保持不变；
(2)上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的ROM或Flash等固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；
(3)初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；
(4)DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；
(5)对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：
a)首先通过与主DSP之间的Flag I/O发送握手信号量给主DSP；
b)随后进入等待状态，并持续读取主DSP返回的Flag I/O状态；
c)待主DSP返回的Flag I/O状态置高时，跳出同步程序代码段，执行后续算法程序；
(6)对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：
a)首先主DSP持续监听所有从DSP与主DSP连接的Flag I/O状态；
b)每当有一个从DSP Flag I/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；
c)当所有从DSP连接的Flag I/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送Flag I/O信号量；
d)主DSP跳出同步程序代码段，执行后续算法程序。
本发明未述及之处适用于现有技术。

Claims (1)

1.一种多DSP嵌入式计算机系统的同步方法，其特征在于该方法包括以下步骤：
（1）硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路Flag I/O的硬件连接；
（2）上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；
（3）初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；
（4）DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；
（5）对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：
a）首先通过与主DSP之间的Flag I/O发送握手信号量给主DSP；
b）随后进入等待状态，并持续读取主DSP返回的Flag I/O状态；
c）待主DSP返回的Flag I/O状态置高时，跳出同步程序代码段，执行后续算法程序；
（6）对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：
a）首先主DSP持续监听所有从DSP与主DSP连接的Flag I/O状态；
b）每当有一个从DSP Flag I/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；
c）当所有从DSP连接的Flag I/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送Flag I/O信号量；
d）主DSP跳出同步程序代码段，执行后续算法程序。
CN201711304530.5A 2017-12-11 2017-12-11 一种多dsp嵌入式计算机系统的同步方法 Withdrawn CN108303914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711304530.5A CN108303914A (zh) 2017-12-11 2017-12-11 一种多dsp嵌入式计算机系统的同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711304530.5A CN108303914A (zh) 2017-12-11 2017-12-11 一种多dsp嵌入式计算机系统的同步方法

Publications (1)

Publication Number Publication Date
CN108303914A true CN108303914A (zh) 2018-07-20

Family

ID=62870522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711304530.5A Withdrawn CN108303914A (zh) 2017-12-11 2017-12-11 一种多dsp嵌入式计算机系统的同步方法

Country Status (1)

Country Link
CN (1) CN108303914A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196391A (zh) * 2019-06-27 2019-09-03 中国兵器工业集团第二一四研究所苏州研发中心 基于fpga与dsp架构的数字电路测试装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070514A (en) * 1989-12-21 1991-12-03 Hayes Microcomputer Products, Inc. Method and apparatus for clearing data path in half duplex modem receiver while maintaining dynamic parameters
CN101840390A (zh) * 2009-03-18 2010-09-22 中国科学院微电子研究所 适用于多处理器系统的硬件同步电路结构及其实现方法
CN103064323A (zh) * 2012-12-13 2013-04-24 广西星宇智能电气有限公司 用于有源电力滤波器的并行控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070514A (en) * 1989-12-21 1991-12-03 Hayes Microcomputer Products, Inc. Method and apparatus for clearing data path in half duplex modem receiver while maintaining dynamic parameters
CN101840390A (zh) * 2009-03-18 2010-09-22 中国科学院微电子研究所 适用于多处理器系统的硬件同步电路结构及其实现方法
CN103064323A (zh) * 2012-12-13 2013-04-24 广西星宇智能电气有限公司 用于有源电力滤波器的并行控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐端颐: "《应用系统》", 《光盘存储系统设计原理》 *
曾义芳: "《DSP在语音设备和装置及其他方面的应用》", 《DSP开发应用技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196391A (zh) * 2019-06-27 2019-09-03 中国兵器工业集团第二一四研究所苏州研发中心 基于fpga与dsp架构的数字电路测试装置及方法

Similar Documents

Publication Publication Date Title
TWI453580B (zh) 用於一異質性電腦系統之橋接邏輯裝置
CN101454753A (zh) 处理异构资源的地址转换和异常
CN101526934A (zh) 一种gpu与cpu复合处理器的组建方法
TWI454905B (zh) 在多核心平台中之受限制的啓動技術
CN101901159B (zh) 一种多核CPU加载Linux操作系统的方法及系统
CN104025045A (zh) 处理器系统及加速器
US20110271076A1 (en) Optimizing Task Management
US20190266009A1 (en) Cpu overcommit with guest idle polling
CN105260255A (zh) 一种多处理器核片上系统的看门狗实现方法
CN104572569A (zh) 基于arm和fpga的高性能计算节点及计算方法
US20110185088A1 (en) Asynchronous computer communication
CN104657111A (zh) 一种并行计算方法和装置
CN111913822B (zh) 一种基于amp架构的核间通信方式
WO2019028854A1 (zh) 一种虚拟机的状态管理方法、装置和智能终端
DE112017001704T5 (de) Arbiterbasierte Serialisierung von Prozessor-System-Management-Interrupt-Ereignissen
CN108303914A (zh) 一种多dsp嵌入式计算机系统的同步方法
CN111488308A (zh) 一种支持不同架构多处理器扩展的系统和方法
CN101719116B (zh) 基于异常处理的事务存储访问机制的实现方法及所用系统
US8843728B2 (en) Processor for enabling inter-sequencer communication following lock competition and accelerator registration
CN105095144A (zh) 基于栅栏和锁的多核Cache一致性维护的方法和装置
CN104360979A (zh) 基于图形处理器的计算机系统
CN101923486A (zh) 一种硬件事务内存系统中避免数据移动的方法
CN103106175B (zh) 基于共享寄存器和流水处理的处理器阵列
CN110543361B (zh) 一种天文数据并行处理装置和方法
GB2522098A (en) Multi-processor simulation on a multi-core machine

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180720