CN108279949A - 一种应用于电视的开机方法、系统及电视 - Google Patents

Abstract

本发明实施例公开一种应用于电视的开机方法、系统及电视，应用该方法的电视在FPGA中内置有接口装置，并且该电视中设置有MCU、第一存储芯片和第二存储芯片。该方法中，首先FPGA加载第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；MCU在检测到加载完成信号后，控制FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将复位完成信号传输至接口装置；所述接口装置在接收到加载完成信号和复位完成信号后，读取第二存储芯片中存储的参数信息，将该参数信息配置到FPGA内置的寄存器中。通过本发明实施例公开的方案能够减少将参数信息传输至FPGA内置的寄存器的过程中耗费的时间，从而减少电视在开机过程中所需的时间，提高开机速度。

Description

一种应用于电视的开机方法、系统及电视

技术领域

本发明涉及电视技术领域，尤其涉及一种应用于电视的开机方法、系统及电视。

背景技术

随着电视技术的发展，多种尺寸的显示屏应运而生，以满足不同的观看需求。其中，目前电视中较大的显示屏的尺寸能够达到100寸。但是，在某些场所(例如礼堂等公共展示场所)中，往往需要更大尺寸的显示屏。这种情况下，可将多台电视互相拼接，通过拼接后的电视获取大尺寸的显示屏。例如，可将12台电视进行4x 3的拼接，每台电视的显示屏显示部分画面，12台电视的显示屏所显示的画面共同构成整幅画面。另外，在将多台电视进行拼接的方案中，受到当前工艺技术的限制，每台电视的显示屏接收到的视频信号的亮度及均匀度无法达到高度统一，造成拼接后的显示屏的整体视觉效果较差。为了解决这一问题，还需要各台电视在开机过程还要进行相应调节。

参见图1所示的结构示意图，电视通常采用“系统级芯片10(System on Chip，SOC)+现场可编程逻辑门阵列20(Field Programmable Gate Array，FPGA)+显示屏30”的系统结构。并且，电视中还设置有用于存储FPGA配置文件的第一存储芯片40(例如flash)、第二存储芯片50(例如flash)和微控制单元60(Microcontroller Unit，MCU)，第一存储芯片40和第二存储芯片50均设置在FPGA 20的外部，并且第一存储芯片40与FPGA相连接，MCU分别与FPGA和第二存储芯片50相连接。这种情况下，电视在接收到开机信号后，会根据显示屏当前的显示效果，采集显示信息，根据所述显示信息生成相应的参数信息，并将所述参数信息存储至第二存储芯片50中；然后，FPGA加载第一存储芯片中的FPGA配置文件；MCU在检测到FPGA完成FPGA配置文件的加载后，读取第二存储芯片50中的参数信息，并将参数信息传输至FPGA内置的寄存器中；在接收到SOC传输的视频信号后，FPGA根据预设的算法(例如Demura算法等)及寄存器中的参数信息，对视频信号的亮度及均匀度进行调节，再将调节后的视频信号传输至显示屏；在接收到视屏信号后，显示屏上电，并根据接收到的视频信号显示相应画面，整机进入工作状态。这种情况下，由于每台电视的显示屏接收到的视频信号均针对视频信号的亮度及均匀度进行了调节，从而提高了拼接的显示屏的整体视觉效果。

但是，发明人在本申请的研究过程中发现，MCU在将第二存储芯片中的参数信息传输至FPGA内置的寄存器的过程中，耗费的时间较多，导致电视在开机过程中需要较长的时间，存在开机速度慢的问题。

发明内容

为了解决现有技术中，MCU在将第二存储芯片中存储中的参数信息传输至FPGA内置的寄存器的过程中，耗费时间较多，导致电视开机速度慢的问题，本发明公开一种应用于电视的开机方法、系统及电视。

在本发明的第一方面，公开一种应用于电视的开机方法，所述电视的现场可编程逻辑门阵列FPGA中内置有接口装置，所述方法包括：

FPGA加载所述电视的第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；

所述电视中内置的微控制单元MCU在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置；

所述接口装置在接收到所述加载完成信号和所述复位完成信号后，将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中。

可选的，所述第一存储芯片与所述第二存储芯片为两个独立的存储芯片；

或者，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。

可选的，所述接口装置将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中，包括：

所述接口装置在接收到所述加载完成信号和所述复位完成信号后，检测所述FPGA是否完成复位；

若所述接口装置确定所述FPGA完成复位，读取所述第二存储芯片中存储的参数信息；

若所述接口装置读取到的所述参数信息为串行数据，将所述参数信息转换为并行数据；

所述接口装置将转换后的参数信息传输至所述FPGA内置的寄存器中。

可选的，若所述第一存储芯片与所述第二存储芯片为同一个存储芯片，

所述接口装置根据预设的所述参数信息的存储地址，从所述第二存储芯片中读取所述参数信息；

或者，所述接口装置检测所述FPGA配置文件的起始编码和结束编码，根据所述起始编码和结束编码确定所述参数信息在所述第二存储芯片中的存储地址，并根据所述参数信息在所述第二存储芯片中的存储地址读取所述参数信息。

可选的，还包括：

所述接口装置在将所述参数信息配置到所述FPGA内置的寄存器中之后，向所述MCU发送配置完成信号；

所述MCU在接收到所述配置完成信号后，检测所述电视中系统级芯片SOC的状态，并在检测到所述SOC处于配置完成状态之后，触发所述FPGA接收所述SOC发送的视频信号，以便所述FPGA根据所述寄存器中的参数信息对接收到的视频信号进行处理。

可选的，还包括：

在所述FPGA接收到所述SOC发送的视频信号之后，所述MCU检测所述FPGA的通信接收模块的状态；

若所述通信接收模块处于锁定状态，所述MCU触发所述FPGA向显示屏发送处理后的视频信号；

若所述通信接收模块未处于锁定状态，所述MCU控制所述通信接收模块执行复位操作，并在所述通信接收模块复位成功后，触发所述FPGA向显示屏发送处理后的视频信号。

在本发明的第二方面，公开一种应用于电视的开机系统，包括：内置有接口装置的现场可编程逻辑门阵列FPGA、微控制单元MCU、第一存储芯片和第二存储芯片；

其中，所述FPGA用于加载所述第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；

所述MCU用于在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置；

所述接口装置用于在接收到所述加载完成信号和所述复位完成信号后，将从所述第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中。

可选的，所述第一存储芯片与所述第二存储芯片为两个独立的存储芯片；

或者，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。

可选的，所述接口装置包括：

触发检测器件、信息读取器件、信息转换器件、信息传输器件和信息控制器件；

其中，所述触发检测器件用于在接收到所述加载完成信号和所述复位完成信号后，检测所述FPGA是否完成复位；

所述触发检测器件确定所述FPGA完成复位之后，触发所述信息读取器件，使所述信息读取器件读取所述第二存储芯片中存储的参数信息；

若所述信息读取器件读取到的所述参数信息为串行数据，所述信息控制器件用于在检测到所述信息读取器件开始读取所述参数信息之后，触发所述信息转换器件，使所述信息转换器件将所述信息读取器件读取到的参数信息转换为并行数据；

所述信息控制器件还用于在检测到所述信息转换器件完成转换之后，触发所述信息传输器件，使所述信息传输器件将转换后的参数信息传输至所述FPGA内置的寄存器中。

在本发明的第三方面，公开一种电视，包括：

如本发明第二方面所述的应用于电视的开机系统。

采用本发明实施例公开的方案，能够通过内置在FPGA的接口装置将第二存储芯片中存储的参数信息配置到FPGA内置的寄存器中。而现有技术中，是依靠MCU将第二存储芯片中的参数信息配置到FPGA内置的寄存器中。相对于MCU，接口装置传输速度更快，因此通过本发明实施例公开的方法能够减少将参数信息传输至FPGA内置的寄存器的过程中耗费的时间，从而减少电视在开机过程中所需的时间，提高开机速度。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术公开的一种电视的结构示意图；

图2为本发明实施例公开的一种电视的结构示意图；

图3为本发明实施例公开的一种应用于电视的开机方法的工作流程示意图；

图4为本发明实施例公开的另一种电视的结构示意图；

图5为本发明实施例公开的一种应用于电视的开机方法中，接口装置将参数信息配置到FPGA内置的寄存器中的工作流程示意图；

图6为本发明实施例公开的一种接口装置的结构示意图。

具体实施方式

为了解决现有技术中，MCU在将第二存储芯片中存储中的参数信息传输至FPGA内置的寄存器的过程中，耗费时间较多，导致电视开机速度慢的问题，本发明公开一种应用于电视的开机方法、系统及电视。

在本发明第一实施例中，公开一种应用于电视的开机方法。参见图2所示的电视的结构示意图，应用该方法的电视的现场可编程逻辑门阵列FPGA 100中内置有接口装置110，并且，所述电视中还包括：微控制单元MCU 200、第一存储芯片300和第二存储芯片400。其中，FPGA 100能够接收系统级芯片500传输的视频信号，并且能够将视频信号传输至显示屏600。

其中，MCU 200与FPGA 100之间能够进行信息交互，第一存储芯片300中存储有FPGA配置文件，第二存储芯片400中存储有电视的参数信息。

参见图3所示的工作流程示意图，本发明实施例公开的应用于电视的开机方法包括以下步骤：

步骤S11、FPGA加载所述电视的第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号。

其中，通常在上电之后，FPGA中内置的相应文件加载模块会执行相应的加载操作，以加载第一存储芯片中存储的FPGA配置文件。

该FPGA配置文件中通常包含特定的起始编码以及结束编码，在加载时，该文件加载模块可以从第一存储芯片的首地址开始识别，若识别到FPGA配置文件的起始编码，则开始进行加载。并且，在加载FPGA配置文件的过程中，该文件加载模块同时检测FPGA配置文件的结束编码，若检测到结束编码，则表明FPGA配置文件加载完成，停止加载，该文件加载模块结束工作。

另外，FPGA在生成加载完成信号后，可向接口装置传输该加载完成信号。

步骤S12、所述电视中内置的微控制单元MCU在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置。

其中，FPGA在生成加载完成信号后，可向MCU传输该加载完成信号，从而使MCU根据信号接收情况确定是否检测到加载完成信号。或者，MCU也可以主动检测FPGA，根据对FPGA的检测情况确定是否检测到加载完成信号。

FPGA在加载完FPGA配置文件后，可能其中的部分处于高电平状态，部分处于低电平，另外部分处于亚稳态，导致FPGA的状态不稳定，因此MCU在检测到加载完成信号后，会控制FPGA执行复位操作。

执行复位操作之后，FPGA中的各部分状态相同，均处于高电平状态或均处于低电平状态，从而使FPGA进入较为稳定的状态。

另外，FPGA在完成复位后，会向MCU反馈复位完成信号，MCU再将该复位完成信号传输至内置在FPGA中的接口装置。

步骤S13、所述接口装置在接收到所述加载完成信号和所述复位完成信号后，将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中。

其中，FPGA在生成加载完成信号后，可向接口装置传输该加载完成信号，而所述接口装置若接收到所述加载完成信号和所述复位完成信号，则可以确定FPGA已经加载完成FPGA配置文件，并且FPGA完成复位。这种情况下，接口装置会读取第二存储芯片中存储的参数信息，将读取到的参数信息配置到FPGA内置的寄存器中。

第二存储芯片中存储的参数信息通常包含FPGA在根据预设算法对视频信号的亮度及均匀度进行调节时所需的参数信息。接口装置在所述参数信息配置到FPGA内置的寄存器中之后，即可根据该参数信息以及预设的算法(例如Demura算法等)，实现对视频信号的亮度及均匀度的调节。

本发明实施例公开一种应用于电视的开机方法，应用该方法的电视在FPGA中内置有接口装置，并且该电视中设置有MCU、第一存储芯片和第二存储芯片。该方法中，首先FPGA加载第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；MCU在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置；所述接口装置在接收到加载完成信号和复位完成信号后，读取第二存储芯片中存储的参数信息，将该参数信息配置到FPGA内置的寄存器中。这种情况下，FPGA可根据寄存器中的参数信息执行相应操作。

采用本发明实施例公开的方案，能够通过内置在FPGA的接口装置将第二存储芯片中存储的参数信息配置到FPGA内置的寄存器中。而现有技术中，是依靠MCU将第二存储芯片中的参数信息配置到FPGA内置的寄存器中。相对于MCU，接口装置的配置速度更快，因此通过本发明实施例公开的方法能够减少将参数信息配置至FPGA内置的寄存器的过程中耗费的时间，从而减少电视在开机过程中所需的时间，提高开机速度。

在本发明实施例中，内置在FPGA中的接口装置可为多种规格的接口装置。在其中一种可行的方式中，该接口装置可为串行外设接口(Serial Peripheral Interface，SPI)。SPI的时钟速度可以达到50MHz，而MCU的时钟速度通常为8Mhz，也就是说，SPI的时钟速度将近为MCU的时钟速度的6.25倍。而时钟速度与信息的配置速度成正比，即SPI配置参数信息的速度比MCU快。通过本发明实施例公开的方案，参数信息配置过程所需的时间相应的减少，从而加快了开机速度。

在第二存储芯片中存储的参数信息通常包含FPGA在根据预设算法对视频信号的亮度及均匀度进行调节时所需的参数信息，这种情况下，在接口装置将所述参数信息配置到FPGA内置的寄存器中之后，FPGA会根据寄存器中的参数信息以及预设的算法对视频信号的亮度及均匀度的调节。

另外，在第二存储芯片中，还可以存储FPGA可使用的其他参数信息。例如在FPGA中可以设置VBO(V-by-OneHS，一种适用于平板显示器的信号传输接口标准)控制模块，则在第二存储芯片中的参数信息还可以包括VBO控制模块的配置参数。

进一步的，在本发明实施例中，第一存储芯片与第二存储芯片可以为多种形式。

在其中一种形式中，如图2所示，所述第一存储芯片与所述第二存储芯片为两个独立的存储芯片，其中，第一存储芯片用于存储FPGA配置文件，第二存储芯片用于存储参数信息。

或者，在另一种形式中，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。这种情况下，电视的结构示意图如图4所示，FPGA配置文件与参数信息均存储在同一存储芯片中。

其中，第一存储芯片与第二存储芯片为两个独立的存储芯片的方案，相对于现有技术来说，对电视的改造较少。另外，若第一存储芯片与第二存储芯片为同一个存储芯片，则相对于现有来说，减少了存储芯片的数量，从而减少了电视的成本，并且，简化了电视中器件的复杂程度，有利于保障电视的稳定性。

为了详细阐述接口装置如何将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中，作为图3方法的细化，在本发明的另一实施例中，如图5所示，所述接口装置在接收到所述加载完成信号和所述复位完成信号之后，所述的将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中，包括以下步骤：

步骤S131、所述接口装置检测所述FPGA是否完成复位。其中，若是，执行步骤S132的操作，若否，执行步骤S135的操作。

步骤S132、若所述接口装置确定所述FPGA完成复位，读取所述第二存储芯片中存储的参数信息。

步骤S133、若所述接口装置读取到的所述参数信息为串行数据，将所述参数信息转换为并行数据。

其中，若本发明实施例应用的接口装置为SPI，则该接口装置读取到的参数信息为串行数据，而FPGA应用的一般为并行数据。这种情况下，接口装置需要将参数信息转换为并行数据。另外，可采用外围总线(Advanced Peripheral Bus，APB)协议对参数信息进行转换，当然，还可以采用其他转换方式，本发明实施例对此不做限定。

步骤S134、所述接口装置将转换后的参数信息传输至所述FPGA内置的寄存器中。

步骤S135、若所述接口装置确定所述FPGA未完成复位，则等待预设时间，再返回执行步骤S131的操作。

若FPGA完成复位，则FPGA通常处于较为稳定的状态，而通过本发明实施例中步骤S131至步骤S135的操作，能够在确定FPGA完成复位的情况下，读取第二存储芯片中存储的参数信息。因此，通过本发明实施例，能够保障在FPGA处于较为稳定的状态下，完成对参数信息的读取，提高了电视开机过程中的稳定性。另外，接口装置还能够将串行数据形式的参数信息转换为并行数据，便于FPGA应用。

另外，若通过步骤S132读取到的参数信息为并行数据，则接口装置无需对参数信息进行转换，而是直接将参数信息传输至FPGA内置的寄存器中。

接口装置在参数信息的配置过程中，首先需要从第二存储芯片中读取参数信息，然后再将读取到的参数信息配置到FPGA内置的寄存器中。若所述第一存储芯片与所述第二存储芯片为同一个存储芯片，则FPGA配置文件和参数信息存储在同一个存储芯片中。这种情况下，所述接口装置根据预设的所述参数信息的存储地址，从所述第二存储芯片中读取所述参数信息。或者，所述接口装置检测所述FPGA配置文件的起始编码和结束编码，根据所述起始编码和结束编码确定所述参数信息在所述第二存储芯片中的存储地址，并根据所述参数信息在所述第二存储芯片中的存储地址读取所述参数信息。

其中，若所述接口装置根据预设的所述参数信息的存储地址，从所述第二存储芯片中读取所述参数信息，则需要预先在接口装置中设定参数信息的存储地址。

另外，FPGA配置文件中通常包含特定的起始编码以及结束编码，接口装置根据该起始编码和结束编码，即可确定FPGA配置文件在第二存储芯片中的存储地址，进而确定参数信息在第二存储芯片中的存储地址，从而能够根据参数信息在所述第二存储芯片中的存储地址读取所述参数信息。例如，若第二存储芯片从首地址开始存储FPGA配置文件，之后再存储参数信息，则接口装置从第二存储芯片的首地址开始检测，当检测到FPGA配置文件的结束编码之后，即可确定之后的存储地址为参数信息的存储地址。

进一步的，在本发明另一实施例公开的应用于电视的开机方法中，还包括以下步骤：

所述接口装置在将所述参数信息配置到所述FPGA内置的寄存器中之后，向所述MCU发送配置完成信号；

所述MCU在接收到所述配置完成信号后，检测所述电视中系统级芯片SOC的状态，并在检测到所述SOC处于配置完成状态之后，触发所述FPGA接收所述SOC发送的视频信号，以便所述FPGA根据所述寄存器中的参数信息对接收到的视频信号进行处理。

在电视中，通常设置有系统级芯片(System on Chip，SOC)，SOC用于获取视频信号，再将视频信号传输至FPGA。MCU在接收到配置完成信号后，会检测SOC的状态，并在检测到SOC处于配置完成状态后，触发FPGA接收SOC发送的视频信号。另外，若MCU检测到SOC未处于配置完成状态，可等待预设时间之后，再次对SOC进行检测，直到检测到SOC处于配置完成状态后，再触发FPGA接收视频信号。

进一步的，在本发明另一实施例公开的应用于电视的开机方法中，还包括以下步骤：

在所述FPGA接收到所述SOC发送的视频信号之后，所述MCU检测所述FPGA的通信接收模块的状态；

若所述通信接收模块处于锁定状态，所述MCU触发所述FPGA向显示屏发送处理后的视频信号；

若所述通信接收模块未处于锁定状态，所述MCU控制所述通信接收模块执行复位操作，并在所述通信接收模块复位成功后，触发所述FPGA向显示屏发送处理后的视频信号。

在FPGA中分别设置有通信接收模块和通信传输模块，分别用于接收视频信号等信息和输出视频信号等信息。其中，当通信接收模块处于锁定状态时，通信接收模块接收信息的过程较为稳定。另外，若通信接收模块未处于锁定状态，MCU通过控制通信接收模块执行复位操作，通信接收模块复位成功后，进入锁定状态。

其中，MCU在控制所述通信接收模块执行复位操作时，还可以预设一个复位阈值(如50次)，通信接收模块每次复位失败之后，向MCU发送一次复位失败信号，若MCU检测到复位失败信号的次数达到预设的复位阈值，则控制通信接收模块停止本次复位，并排查复位失败的原因，避免通信接收模块的复位过程进入死循环。若MCU检测到复位失败信号的次数未达到预设的复位阈值的情况下，接收到通信接收模块的复位成功信号，则MCU确定通信接收模块复位成功。

通过上述步骤，能够使通信接收模块接收视频信号的过程中保持在锁定状态，从而提高FPGA接收视频信号的稳定性。

另外，MCU在检测到通信接收模块处于锁定状态，或检测到通信接收模块复位成功后，触发FPGA向显示屏发送处理后的视频信号，这种情况下，显示屏上电，根据接收到的视频信号显示相应的画面。

相应的，参见图2所示的结构示意图，本发明另一实施例公开一种应用于电视的开机系统，该应用于电视的开机系统包括：内置有接口装置110的现场可编程逻辑门阵列FPGA100、微控制单元MCU 200、第一存储芯片300和第二存储芯片400。

其中，所述FPGA 100用于加载所述第一存储芯片300中存储的FPGA配置文件，并在结束加载后生成加载完成信号。

其中，通常在上电之后，FPGA中内置的相应文件加载模块会执行相应的加载操作，以加载第一存储芯片中存储的FPGA配置文件。

该FPGA配置文件中通常包含特定的起始编码以及结束编码，在加载时，该文件加载模块可以从第一存储芯片的首地址开始识别，若识别到FPGA配置文件的起始编码，则开始进行加载。并且，在加载FPGA配置文件的过程中，该文件加载模块同时检测FPGA配置文件的结束编码，若检测到结束编码，则表明FPGA配置文件加载完成，停止加载，该文件加载模块结束工作。

所述MCU 200用于在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置。

FPGA在加载完FPGA配置文件后，可能其中的部分处于高电平状态，部分处于低电平，另外部分处于亚稳态，导致FPGA的状态不稳定，因此MCU在检测到加载完成信号后，会控制FPGA执行复位操作。

执行复位操作之后，FPGA中的各部分状态相同，均处于高电平状态或均处于低电平状态，从而使FPGA进入较为稳定的状态。

另外，FPGA在完成复位后，会向MCU反馈复位完成信号，MCU再将该复位完成信号传输至内置在FPGA中的接口装置。

所述接口装置110用于在接收到所述加载完成信号和所述复位完成信号后，将从所述第二存储芯片400中读取到的参数信息配置到所述FPGA内置的寄存器中。

其中，所述接口装置若接收到所述加载完成信号和所述复位完成信号，则可以确定FPGA已经加载完成FPGA配置文件，并且FPGA完成复位。这种情况下，接口装置会读取第二存储芯片中存储的参数信息，将读取到的参数信息配置到FPGA内置的寄存器中。

第二存储芯片中存储的参数信息通常包含FPGA在根据预设算法对视频信号的亮度及均匀度进行调节时所需的参数信息。接口装置在所述参数信息配置到FPGA内置的寄存器中之后，即可根据该参数信息以及预设的算法(例如Demura算法等)，实现对视频信号的亮度及均匀度的调节。

本发明实施例公开一种应用于电视的开机系统，采用本发明实施例公开的方案，能够通过内置在FPGA的接口装置将第二存储芯片中存储的参数信息配置到FPGA内置的寄存器中。而现有技术中，是依靠MCU将第二存储芯片中的参数信息配置到FPGA内置的寄存器中。相对于MCU，接口装置传输速度更快，因此通过本发明实施例公开的方法能够减少将参数信息传输至FPGA内置的寄存器的过程中耗费的时间，从而减少电视在开机过程中所需的时间，提高开机速度。

进一步的，在本发明实施例公开的应用于电视的开机系统中，第一存储芯片与第二存储芯片可以为多种形式。

在其中一种形式中，如图2所示，所述第一存储芯片300与所述第二存储芯片400为两个独立的存储芯片，其中，第一存储芯片用于存储FPGA配置文件，第二存储芯片用于存储参数信息。

或者，在另一种形式中，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。这种情况下，电视的结构示意图如图4所示，FPGA配置文件与参数信息均存储在同一存储芯片中。

其中，第一存储芯片与第二存储芯片为两个独立的存储芯片的方案，相对于现有技术来说，对电视的改造较少。另外，若第一存储芯片与第二存储芯片为同一个存储芯片，则相对于现有来说，减少了存储芯片的数量，从而减少了电视的成本。并且，简化了电视中器件的复杂程度，有利于保障电视的稳定性。

进一步的，参见图6所示的结构示意图，本发明实施例公开的应用于电视的开机系统中，所述接口装置包括：触发检测器件111、信息读取器件112、信息转换器件113、信息传输器件114和信息控制器件115。

其中，所述触发检测器件111用于在接收到所述加载完成信号和所述复位完成信号后，检测所述FPGA是否完成复位；

所述触发检测器件111确定所述FPGA完成复位之后，触发所述信息读取器件112，使所述信息读取器件112读取所述第二存储芯片中存储的参数信息；

若所述信息读取器件112读取到的所述参数信息为串行数据，所述信息控制器件115用于在检测到所述信息读取器件112开始读取所述参数信息之后，触发所述信息转换器件113，使所述信息转换器件113将所述信息读取器件112读取到的参数信息转换为并行数据；

所述信息控制器件115还用于在检测到所述信息转换器件完成转换之后，触发所述信息传输器件114，使所述信息传输器件114将转换后的参数信息传输至所述FPGA内置的寄存器中。

本发明实施例中，接口装置可以为SPI等，本发明实施例对此不做限定。

另外，信息读取器件与第二存储芯片之间通常为主从(master-slave)模式，其中，信息读取器件为主模块(即master模块)，而第二存储芯片为从模块(即slave模块)。这种情况下，在接收到所述加载完成信号和所述复位完成信号后，信息读取器件作为主模块会主动去读取所述第二存储芯片中存储的参数信息。

另外，本发明实施例中公开的触发检测器件111、信息读取器件112、信息转换器件113、信息传输器件114和信息控制器件115，分别为独立的硬件器件，通常可通过硬件语言构建。例如，其中的信息控制器件可以为控制直接内存存取(Control Direct MemoryAccess，CDMA)器件。

相应的，在本发明另一实施例中，公开一种电视，该电视包括如上各个实施例所述的应用于电视的开机系统。

本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。

本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于……实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。

以上所述的本发明实施方式并不构成对本发明保护范围的限定。

Claims (10)

1.一种应用于电视的开机方法，其特征在于，所述电视的现场可编程逻辑门阵列FPGA中内置有接口装置，所述方法包括：

FPGA加载所述电视的第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；

所述电视中内置的微控制单元MCU在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置；

所述接口装置在接收到所述加载完成信号和所述复位完成信号后，将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中。

2.根据权利要求1所述的应用于电视的开机方法，其特征在于，

所述第一存储芯片与所述第二存储芯片为两个独立的存储芯片；

或者，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。

3.根据权利要求1所述的应用于电视的开机方法，其特征在于，

所述接口装置将从所述电视的第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中，包括：

所述接口装置在接收到所述加载完成信号和所述复位完成信号后，检测所述FPGA是否完成复位；

若所述接口装置确定所述FPGA完成复位，读取所述第二存储芯片中存储的参数信息；

若所述接口装置读取到的所述参数信息为串行数据，将所述参数信息转换为并行数据；

所述接口装置将转换后的参数信息传输至所述FPGA内置的寄存器中。

4.根据权利要求1至3任一项所述的应用于电视的开机方法，其特征在于，若所述第一存储芯片与所述第二存储芯片为同一个存储芯片，

所述接口装置根据预设的所述参数信息的存储地址，从所述第二存储芯片中读取所述参数信息；

或者，所述接口装置检测所述FPGA配置文件的起始编码和结束编码，根据所述起始编码和结束编码确定所述参数信息在所述第二存储芯片中的存储地址，并根据所述参数信息在所述第二存储芯片中的存储地址读取所述参数信息。

5.根据权利要求1所述的应用于电视的开机方法，其特征在于，还包括：

所述接口装置在将所述参数信息配置到所述FPGA内置的寄存器中之后，向所述MCU发送配置完成信号；

所述MCU在接收到所述配置完成信号后，检测所述电视中系统级芯片SOC的状态，并在检测到所述SOC处于配置完成状态之后，触发所述FPGA接收所述SOC发送的视频信号，以便所述FPGA根据所述寄存器中的参数信息对接收到的视频信号进行处理。

6.根据权利要求5所述的应用于电视的开机方法，其特征在于，还包括：

在所述FPGA接收到所述SOC发送的视频信号之后，所述MCU检测所述FPGA的通信接收模块的状态；

若所述通信接收模块处于锁定状态，所述MCU触发所述FPGA向显示屏发送处理后的视频信号；

若所述通信接收模块未处于锁定状态，所述MCU控制所述通信接收模块执行复位操作，并在所述通信接收模块复位成功后，触发所述FPGA向显示屏发送处理后的视频信号。

7.一种应用于电视的开机系统，其特征在于，包括：内置有接口装置的现场可编程逻辑门阵列FPGA、微控制单元MCU、第一存储芯片和第二存储芯片；

其中，所述FPGA用于加载所述第一存储芯片中存储的FPGA配置文件，并在结束加载后生成加载完成信号；

所述MCU用于在检测到所述加载完成信号后，控制所述FPGA执行复位操作，并在接收到所述FPGA反馈的复位完成信号后，将所述复位完成信号传输至所述接口装置；

所述接口装置用于在接收到所述加载完成信号和所述复位完成信号后，将从所述第二存储芯片中读取到的参数信息配置到所述FPGA内置的寄存器中。

8.根据权利要求7所述的应用于电视的开机系统，其特征在于，

所述第一存储芯片与所述第二存储芯片为两个独立的存储芯片；

或者，所述第一存储芯片与所述第二存储芯片为同一个存储芯片。

9.根据权利要求7所述的应用于电视的开机系统，其特征在于，所述接口装置包括：

触发检测器件、信息读取器件、信息转换器件、信息传输器件和信息控制器件；

其中，所述触发检测器件用于在接收到所述加载完成信号和所述复位完成信号后，检测所述FPGA是否完成复位；

所述触发检测器件确定所述FPGA完成复位之后，触发所述信息读取器件，使所述信息读取器件读取所述第二存储芯片中存储的参数信息；

若所述信息读取器件读取到的所述参数信息为串行数据，所述信息控制器件用于在检测到所述信息读取器件开始读取所述参数信息之后，触发所述信息转换器件，使所述信息转换器件将所述信息读取器件读取到的参数信息转换为并行数据；

所述信息控制器件还用于在检测到所述信息转换器件完成转换之后，触发所述信息传输器件，使所述信息传输器件将转换后的参数信息传输至所述FPGA内置的寄存器中。

10.一种电视，其特征在于，包括：

如权利要求7至9任一项所述的应用于电视的开机系统。