CN108258673B - 静电保护电路、显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种静电保护电路、显示面板及显示装置，包括：信号线，静电保护电路用于防护信号线上的静电；第一单元，包括第一控制信号接收端和第一静电释放模块，第一静电释放模块包括第一晶体管和第一电压线；第二单元，包括第二控制信号接收端和第二静电释放模块，第二静电释放模块包括第二晶体管和第二电压线；当施加在信号线上的工作电压高于第一阈值或者低于第二阈值，且所述工作电压的持续施加时间大于第三阈值时，静电保护电路处于第一工作状态，第一晶体管和第二晶体管均关闭；在除第一工作状态以外的第二工作状态，静电保护电路处于静电保护状态。本发明能够减少在第一工作状态的发热量，降低静电保护电路被损坏的可能。

Description

静电保护电路、显示面板及显示装置

技术领域

本发明涉及静电防护技术领域，更具体地，涉及一种静电保护电路、显示面板及显示装置。

背景技术

电路承载结构，包括印刷电路板、柔性电路板、芯片、显示面板等，在生产过程中，不可避免地，电路承载结构都会被移动及接触等，因此，电路承载结构必然会发生静电放电(Electrostatics Discharge，ESD)的现象，损坏电路承载结构。

目前，通常在电路承载结构上静电保护电路，用于释放信号线上的静电。但是，在某些工作状态下，由于需要在部分信号线上输入过载电压，使得静电保护电路中的部分元件内的电流过大，发热较多，容易对电路承载结构造成破坏。

因此，针对上述现有技术中，静电保护电路的缺点，提供一种静电保护电路、显示面板及显示装置，是本领域亟待解决的问题。

发明内容

有鉴于此，本发明提供了一种静电保护电路、显示面板及显示装置，能够解决信号线上电压过载时，静电保护电路中部分元件发热较多而引起的电路承载结构损坏的问题。

为了解决上述技术问题，本发明提出一种静电保护电路，包括：

信号线，所述静电保护电路用于防护所述信号线上的静电；

第一单元，包括第一控制信号接收端和第一静电释放模块，所述第一静电释放模块与所述第一控制信号接收端和所述信号线分别电连接，其中，所述第一静电释放模块包括第一晶体管和第一电压线，所述第一电压线的电压为第一预定电压；

第二单元，包括第二控制信号接收端和第二静电释放模块，所述第二静电释放模块与所述的人控制信号输入端和所述信号线分别电连接，其中，所述第二静电释放模块包括第二晶体管和第二电压线，所述第二电压线的电压为第二预定电压；

当施加在所述信号线上的工作电压高于第一阈值或者低于第二阈值，且所述工作电压的持续施加时间大于第三阈值时，所述静电保护电路处于第一工作状态，所述第一工作状态为锁定状态，在所述锁定状态，所述第一晶体管和所述第二晶体管均关闭，其中，所述第一阈值大于所述第二阈值；

在除所述第一工作状态以外的第二工作状态，所述静电保护电路处于静电保护状态。

为了解决上述技术问题，本发明提出一种显示面板，包括上述的静电保护电路。

为了解决上述技术问题，本发明提出一种显示装置，包括上述的静电保护电路。

与现有技术相比，本发明的静电保护电路、显示面板及显示装置，实现了如下的有益效果：

本发明提供的静电保护电路、显示面板及显示装置，不仅能够起到静电保护的作用，而且，在当信号线SIG上的工作电压高于第一阈值或者低于第二阈值，且该工作电压的持续施加时间大于第三阈值时，静电保护电路处于第一工作状态，在第一工作状态，第一晶体管和第二晶体管均关闭，因此，不会发生晶体管因过大电流持续时间过长而发热量较多，导致电路承载结构损坏的情况，降低了电路承载结构损坏的可能。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为现有技术中一种静电保护电路的结构示意图；

图2为本发明实施例提供的一种静电保护电路的结构示意图；

图3为本发明实施例中一种静电保护电路的结构示意图；

图4为图3中静电保护电路第一工作状态的一个时序图；

图5为图3中静电保护电路第一工作状态的一个时序图；

图6为图3中静电保护电路第二工作状态的一个时序图；

图7为本发明实施例中的一种静电保护电路的结构示意图；

图8为图7中静电保护电路第一工作状态的一个时序图；

图9为图7中静电保护电路第一工作状态的一个时序图；

图10为图7中静电保护电路第二工作状态的一个时序图；

图11为本发明实施例中一种显示面板的结构示意图；

图12为本发明实施例中一种显示装置的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为现有技术中一种静电保护电路的结构示意图。请参见图1，该静电保护电路用于保护信号线SIG，其中，第一晶体管M1′电连接于第一电压线10和信号线SIG之间，第二晶体管M2′电连接于第二电压线20与信号线SIG之间。当因静电原因造成信号线SIG′上的电压过载时，第一晶体管M1′或者第二晶体管M2′导通，将静电导入第一电压线10或者第二电压线20，从而保护信号线SIG。但在一些工作状态下，信号线SIG′上的工作电压会较长时间处于过载状态，导致第一晶体管M1′或者第二晶体管M2′因电流较长时间过大，而产生较多热量，产生的热量会造成晶体管的烧毁，或者影响晶体管附近的其他结构的性能，造成电路承载结构损坏。

虽然，提高晶体管的阻抗值可以降低热量的产生，从而降低晶体管损坏的可能，但是，这必将影响静电保护电路在静电保护过程中的静电释放能力，使得晶体管的阻抗值不能设计的过大，因此，这并不能解决晶体管发热的问题。

为了解决上述技术问题，本发明提供了一种静电保护电路、显示面板及显示装置，能够改善信号线较长时间电压过大造成晶体管发热的问题，降低电路承载结构损坏的可能性。以下结合附图对本发明提供的静电保护电路、显示面板及显示装置进行详细说明。

图2为本发明实施例提供的一种静电保护电路的结构示意图。请参见图2，本实施例提供了一种静电保护电路，包括：信号线SIG，静电保护电路用于防护信号线SIG上的静电；第一单元1，包括第一控制信号接收端SW1和第一静电释放模块101，第一静电释放模块101与第一控制信号接收端SW1和信号线SIG分别电连接，其中，第一静电释放模块SIG包括第一晶体管M1和第一电压线10，第一电压线10的电压为第一预定电压；第二单元2，包括第二控制信号接收端SW2和第二静电释放模块201，第二静电释放模块201与第二控制信号接收端SW2和信号线SIG分别电连接，其中，第二静电释放模块201包括第二晶体管M2和第二电压线20，第二电压线20的电压为第二预定电压；当施加在信号线SIG上的工作电压高于第一阈值低于第二阈值，且该工作电压的持续施加时间大于第三阈值时，静电保护电路处于第一工作状态，第一工作状态为锁定状态，在锁定状态，第一晶体管M1和第二晶体管M2均关闭，其中，第一阈值大于第二阈值；在除第一工作状态以外的第二工作状态，静电保护电路处于静电保护状态。

需要说明的是，第一阈值大于或者等于信号线SIG上正常工作电压的最高值，第二阈值小于或者等于信号线SIG上正常工作电压的最低值；第三阈值根据电路的具体应用情况的不同而不同，例如：对于某个电路来说，工作电压过载的持续时间大于T，就可能发生损坏，那么T就作为第三阈值。

本实施例提供的静电保护电路，不仅能够起到静电保护的作用，而且，在当信号线SIG上的工作电压高于第一阈值或者低于第二阈值，且该工作电压的持续施加时间大于第三阈值时，静电保护电路处于第一工作状态，在第一工作状态，第一晶体管和第二晶体管均关闭，因此，不会发生晶体管因过大电流持续时间过长而发热量较多，导致电路承载结构损坏的情况，降低了电路承载结构损坏的可能。

图3为本发明实施例中一种静电保护电路的结构示意图。请参见图3，第一静电释放模块101，还包括第一电阻R1，第一晶体管M1包括第一栅极G1、第一极SD1和第二极SD2，第一电阻R1包括第一端R101和第二端R102，其中，第一极SD1和第一端R101均与第一电压线10电连接，第二极SD2与信号线SIG电连接，第一栅极G1分别与第二端R102和第一控制信号接收端SW1电连接；第二静电释放模块201，还包括第二电阻R2，第二晶体管M2包括第二栅极G2、第三极SD3和第四极SD4，第二电阻R2包括第三端R201和第四端R202，其中，第三极SD3和第三端SD4均与信号线SIG电连接，第四极SD4与第二电压线20电连接，第二栅极G2分别与第四端SD4和第二控制信号接收端SW2电连接。

本实施例提供的静电保护电路，通过在第一栅极与第一电压线之间设置第一电阻，在第二栅极与信号线之间设置第二电阻，使得在第一工作状态时，虽然第一晶体管和第二晶体管均不导通，但是，当信号线上的电压与第二控制信号接收端输入的电压存在差值时，即第二电阻两端存在压差，因此，第二电阻上存在电流，但由于第二电阻的电阻值可设计，因此，可控制电阻的阻值，实现对电阻发热量的控制，使得电路承载结构不会因局部热量过高而发生损坏。

请继续参见图3，在一些可选的实施方式中，第一晶体管M1和第二晶体管M2的沟道类型为P型，第一预定电压大于第二预定电压，其中，第一阈值大于或者等于第一预定电压，第二阈值小于或者等于第二预定电压。第一晶体管M1和第二晶体管M2的沟道类型为P型，更适用于某些电路承载结构，例如：有机发光显示面板中，更多地使用P型晶体管。对于本发明中的P型晶体管来说，当栅极电压低于源极电压时，该P型晶体管导通，在本实施例中，晶体管是源漏极可以根据其具体的电压情况而互换，以第一晶体管M1为例，其第一级SD1和第二极SD2，当第一级SD1的电压高于第二极SD2的电压时，第一级SD1作为源极，第二极SD2作为漏极，当第一级SD1的电压低于第二极SD2的电压时，第一级SD1作为漏极，第二极SD2作为源极。

请继续参见图3，为了说明该静电保护电路是如何在第一工作状态保持锁定状态，在第二工作状态保持静电保护状态，以第一晶体管和第二晶体管的沟道类型为P型为例，结合时序图，对图3中的静电保护电路的工作状态进行说明。

图4为图3中静电保护电路第一工作状态的一个时序图。请参见图3和图4，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，在本实施例中，第一阈值等于第一预定电压V1，第二阈值等于第二预定电压V2，当信号线SIG上的电压大于第一阈值，即信号线SIG上的电压大于第一预定电压V1，且持续时间T₀大于第三阈值时，静电保护电路处于在第一工作状态，信号线SIG上的工作电压为第一工作电压V_SIG1；当第一工作电压V_SIG1大于第一阈值时，在第一控制信号接收SW1端施加第一工作电压V_SIG1，在第二控制信号接收端SW2施加第一工作电压V_SIG1。此时，对于第一晶体管M1来说，第二极SD2的电压为第一工作电压V_SIG1，第一级SD1的电压为第一预定电压V1，由于第一工作电压V_SIG1大于第一预定电压V1，所以，第一级SD1作为第一晶体管M1的漏极，第二极SD2作为第一晶体管M1的源极。由于第一控制信号接收端SW1施加第一工作电压V_SIG1，使得第一晶体管M1的栅极电压和源极电压相等，从而使得第一晶体管处于关闭状态。因此，第一晶体管M1没有电流经过，不会发热，不存在烧毁的风险，虽然第一电阻两端存在电压差，使得第一电阻发热，但是可以控制第一电阻的阻值，从而控制第一电阻的发热量，防止第二电阻烧毁。

请继续参见图3和图4，对于第二晶体管M2来说，第三极SD3的电压为第一工作电压V_SIG1，第四级SD4的电压为第二预定电压V2，由于第一工作电压V_SIG1大于第二预定电压V2，所以，第三级SD3作为第二晶体管M2的源极，第四极SD4作为第二晶体管M2的漏极。由于第二控制信号接收端SW2施加第一工作电压V_SIG1，使得第二晶体管M2的栅极电压和源极电压相等，从而使得第二晶体管M2处于关闭状态。因此，第二晶体管M2没有电流经过，不会发热，不存在烧毁的风险，虽然第二电阻R2两端存在电压差，使得第二电阻R2发热，但是可以控制第二电阻R2的阻值，从而控制第二电阻R2的发热量，防止第二电阻R2烧毁。

在本实施例中，当信号线上的电压高于第一阈值，且持续时间大于第三阈值时，通过控制第一控制信号接收端和第二控制信号接收端的施加电压，能够保证第一晶体管和第二晶体管均关闭，从而保证第一晶体管和第二晶体管不会因发热而发生损坏。虽然有电流通过第一电阻和第二电阻，但是可以通过调整第一电阻和第二电阻的阻值，降低发热量。

图5为图3中静电保护电路第一工作状态的一个时序图。请参见图3和图5，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，在本实施例中，第一阈值等于第一预定电压V1，第二阈值等于第二预定电压V2，当信号线SIG上的电压小于第二阈值，即信号线SIG上的电压小于第二预定电压V2，且持续时间T₀大于第三阈值时，静电保护电路处于在第一工作状态，信号线SIG上的工作电压为第一工作电压V_SIG1；当第一工作电压V_SIG1小于第二阈值时，在第一控制信号接收端SW1施加第一预定电压V1，在第二控制信号接收端SW2施加第一预定电压V1。此时，对于第一晶体管M1来说，第二极SD2的电压为第一工作电压V_SIG1，第一级SD1的电压为第一预定电压V1，由于第一工作电压V_SIG1小于第一预定电压V1，所以，第一级SD1作为第一晶体管M1的源极，第二极SD2作为第一晶体管M1的漏极，由于第一控制信号接收端SW1施加第一预定电压V1，使得第一栅极G1电压为第一预定电压V1，此时，第一晶体管M1的栅极电压和源极电压相等，从而使得第一晶体管处于关闭状态。因此，第一晶体管M1没有电流经过，不会发热，不存在烧毁的风险，而且第一电阻两端的电压相等，使得第一电阻也不会发热。

请继续参见图3和图5，对于第二晶体管M2来说，第三极SD3的电压为第一工作电压V_SIG1，第四级SD4的电压为第二预定电压V2，由于第一工作电压V_SIG1小于第二预定电压V2，所以，第三级SD3作为第二晶体管M2的漏极，第四极SD4作为第二晶体管M2的源极。由于第二控制信号接收端SW2施加第一预定电压V1，即第二栅极G2的电压为第一预定电压V1，使得第二晶体管M2的栅极电压大于源极电压，从而使得第二晶体管M2处于关闭状态。因此，第一晶体管M1没有电流经过，不会发热，不存在烧毁的风险，虽然第二电阻两端的存在电压差，使得第二电阻发热，但是可以控制第二电阻的阻值，从而控制第二电阻的发热量，防止第二电阻烧毁。

在本实施例中，当信号线上的电压高于第一阈值，且持续时间大于第三阈值时，通过控制第一控制信号接收端和第二控制信号接收端的施加电压，能够保证第一晶体管和第二晶体管均关闭，从而保证第一晶体管和第二晶体管不会因发热而发生损坏。虽然有电流通过第二电阻，但是可以通过调整第二电阻的阻值，降低发热量。

图6为图3中静电保护电路第二工作状态的一个时序图。请参见图3和图6，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，本发明提供的静电保护电路，除第一工作状态以外的工作状态为第二工作状态。在第二工作状态，第一控制信号接收端SW1和第二控制信号接收端SW2的信号均浮空，信号浮空是指在第一控制信号接收端SW1和第二控制信号接收端SW2输入高阻态信号，在第二工作状态，信号线SIG上的工作电压为第二工作电压，当信号线SIG上没有静电时，信号线SIG上的电压即为第二工作电压，第二工作电压高于第二预定电压且低于第一工作电压，从而保证信号线SIG输入的电压能够用于正常工作。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第二工作电压V_SIG2，因此，第一极SD1为第一晶体管M1的源极，第二极SD2为第一晶体管M1的漏极，第一栅极G1的电压为第一预定电压V1，此时，第一晶体管M1的栅极电压等于源极电压，第一晶体管关闭；对于第二晶体管M2来说，第三极SD3的电压为第二工作电压V_SIG2，第四极SD4的电压为第二预定电压V2，因此，第三极SD3为第二晶体管M2的源极，第四极SD4为第二晶体管M2的漏极，第二栅极G2的电压为第二工作电压V2，使得第二晶体管M2的栅极电压等于源极电压，第二晶体管M2关闭。第一晶体管和第二晶体管在信号线正常工作时，即信号线上的电压位于第一预定电压和第二预定电压之间时，均不开启，维持信号线上的电压，保证其正常工作。

请继续参见图3和图6，由于电路承载结构可能会因移动、被触摸等原因，使得信号线SIG上瞬时电压高于第一预定电压V1，或者低于第二预定电压V2，此时，由于静电保护电路处于静电保护状态，能够通过导通第一晶体管M1或者第二晶体管M2将信号线SIG上的静电导出。需要说明的是，静电使得信号线SIG上的瞬时电压可能高于第一阈值或者低于第二阈值，但是静电作用时间远低于第三阈值，因此，静电保护电路仍处于第二工作状态，以下进行详细说明。

请继续参见图3和图6，当静电作用使得信号线SIG上瞬时电压高于第一预定电压V1时，信号线SIG上瞬时电压为第一瞬时电压V_t1，需要说明的是，静电作用导致的第一瞬时电压V_t1的持续很短。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第一瞬时电压V_t1，因此，第一极SD1为第一晶体管M1D的漏极，第二极SD2为第一晶体管M1的源极，第一控制信号接收端SW1的施加电压为第一预定电压V1，即第一栅极G1的电压为第一预定电压V1，此时，第一晶体管M1的栅极电压低于源极电压，第一晶体管M1导通，信号线SIG上的静电通过第一晶体管M1导入第一电压线10，从而保护信号线，防止信号线或者信号线需要驱动的元件被烧毁；对于第二晶体管M2来说，第三极SD3的电压为第一瞬时电压V_t1，第四极SD4的电压为第二预定电压V2，因此，第三极为第二晶体管M2的源极，第四极为第二晶体管M2的漏极，第二栅极G2的电压为第一瞬时电压V_t1，使得第二晶体管M2的栅极电压等于源极电压，第二晶体管M2不导通。

请继续参见图3和图6，当静电作用使信号线SIG上瞬时电压低于第二预定电压V2时，信号线SIG上瞬时电压为第二瞬时电压V_t2，需要说明的是，静电作用导致的第二瞬时电压V_t2的持续很短。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第二瞬时电压V_t2，因此，第一极SD1为第一晶体管M1的源极，第二极SD2为第一晶体管M1的漏极，第一栅极G1的电压为第一预定电压V1，此时，第一晶体管M1的栅极电压等于源极电压，第一晶体管M1不导通。对于第二晶体管M2来说，第三极SD3的电压为第二瞬时电压V_t2，第四极SD4的电压为第二预定电压V2，因此，第三极SD3为第二晶体管M2的漏极，第四极SD4为第二晶体管M2的源极，第二栅极G2电压为第二瞬时电压V_t2，此时，第二晶体管M2的栅极电压低于源极电压，第二晶体管M2导通，信号线SIG上的静电通过第二晶体管M2导入第二电压线20。从而保护信号线，防止信号线或者信号线需要驱动的元件被烧毁。

当然，第一晶体管和第二晶体管的沟道类型也可以为N型，此时，第一预定电压应小于第二预定电压，其中，第一阈值大于或者等于第二预定电压，第二阈值小于或者等于第一预定电压。当晶体管的沟道类型为N型时，晶体管的栅极电压高于源极电压时，该晶体管导通。晶体管的沟道类型为N型时静电保护电路的工作原理，与晶体管的沟道类型为N型时静电保护电路的工作原理相同，本实施例不在予以赘述。

图7为本发明实施例中的一种静电保护电路的结构示意图。请参见图7，第一单元1包括第一静电释放模块101和第三晶体管M3，第一静电释放模块101，包括第一晶体管M1和第一电阻R1，第一晶体管M1包括第一栅极G1、第一极SD1和第二极SD2，第一电阻R1包括第一端R101和第二端R102，其中，第一极SD1和第一端R101均与第一电压线10电连接，第二端R102与第一栅极G1电连接，第二极SD2与信号线SIG电连接；第三晶体管M3包括第三栅极G3，第五极SD5和第六极SD6，其中，第三栅极G3与第一控制信号接收端SW1电连接，第五极SD5与第一栅极G1电连接，第六极SD6与信号线SIG电连接；第二单元2，包括第四晶体管M4和第二静电释放模块201，第二静电释放模块201包括第二电阻R2和第二晶体管M2，第二晶体管M2包括第二栅极G2、第三极SD3和第四极SD4，第二电阻R2包括第三端R201和第四端R202，其中，第三极SD3和第三端SD4均与信号线SIG电连接，第四端SD4与第二栅极G2电连接，第四极SD4与第二电压线20电连接；第四晶体管M4包括第四栅极G4、第七极SD7和第八极SD8，其中，第四栅极G4与第二控制信号接收端SW2电连接，第七极SD7与第二栅极G2电连接，第八极SD8与第四极SD4电连接。

本实施例提供的静电保护电路，通过在第一栅极与第一电压线之间设置第一电阻，在第二栅极与信号线之间设置第二电阻，使得在第一工作状态时，第一晶体管和第二晶体管均不导通，虽然第一电阻和第二电阻的两端存在压差，使得第一电阻和第二电阻上有电流流过，但由于第一电阻和第二电阻的电阻值可设计，因此，可控制电阻的阻值，实现对电阻发热量的控制，使得电路承载结构不会因局部热量过高而发生损坏。

请继续参见图7，在一些可选的实施方式中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的沟道类型均为P型；第一预定电压大于第二预定电压，其中，第一阈值大于或者等于第一预定电压，第二阈值小于或者等于第二预定电压。第一晶体管M1和第二晶体管M2的沟道类型为P型，更适用于某些电路承载结构，例如：有机发光显示面板中，更多地使用P型晶体管。第一阈值大于或者等于第一预定电压，是因为对于P型晶体管来说，当栅极电压低于源极电压时，该P型晶体管导通，在本实施例中，晶体管是源漏极可以根据其具体的电压情况而互换，以第一晶体管M1为例，其第一级SD1和第二极SD2，当第一级SD1的电压高于第二极SD2的电压时，第一级SD1作为源极，第二极SD2作为漏极，当第一级SD1的电压低于第二极SD2的电压时，第一级SD1作为漏极，第二极SD2作为源极。

请继续参见图7，为了说明该静电保护电路是如何在第一工作状态保持锁定状态，如何在第二工作状态保持静电保护状态，以第一晶体管和第二晶体管的沟道类型为P型为例，结合时序图，对图7中的静电保护电路的工作状态进行说明。

图8为图7中静电保护电路第一工作状态的一个时序图。请参见图7和图8，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，在本实施例中，第一阈值等于或者大于第一预定电压V1，第二阈值等于或者第二预定电压V2，当信号线SIG上的电压大于第一阈值，即信号线SIG上的电压大于第一预定电压V1，且持续时间T₀大于第三阈值时，静电保护电路处于在第一工作状态，信号线SIG上的工作电压为第一工作电压V_SIG1；当第一工作电压V_SIG1大于第一阈值时，在第一控制信号接收SW1端施加第二预定电压V2，在第二控制信号接收端SW2施加第一工作电压V_SIG1。此时，第三晶体管M3导通，第一晶体管M1、第二晶体管M2和第四晶体管M4均关闭，以下进行详细说明。

请继续参见图7和图8，对于第三晶体管M3来说，第五级SD5的电压为第一预定电压V1，第六极SD6的电压为第一工作电压V_SIG1，由于第一工作电压V_SIG1大于第一预定电压V1，所以，第五级SD5作为第三晶体管M3的漏极，第六极SD6作为第三晶体管M3的源极。由于第一控制信号接收端SW1施加第二预定电压V2，即第三栅极G3的电压为第二预定电压V2，此时，第三晶体管M3的栅极电压低于源极电压，从而使得第三晶体管M3导通。第三晶体管M3导通，使得第一晶体管M1的第一栅极G1的电压为第一工作电压V_SIG1，对于第一晶体管M1来说，第二极SD2的电压为第一工作电压V_SIG1，第一极SD1的电压为第一预定电压V1，由于第一工作电压V_SIG1大于第一预定电压V1，所以，第一极SD1作为第一晶体管M1的漏极，第二极SD2作为第一晶体管M1的源极，因此，第一晶体管M1的栅极电压和源极电压相等，从而使得第一晶体管M1处于关闭状态。虽然，第三晶体管导通，使得电流经过第三晶体管和第一电阻，但由于第三晶体管和第一电阻的电阻和较大，因此，产生的热量较少，不容易烧毁第三晶体管和第一电阻，也降低了对电路承载结构损坏的可能。

请继续参见图7和图8，对于第四晶体管M4来说，第七极SD7的电压为第一工作电压V_SIG1，第八级SD8的电压为第二预定电压V2，由于第一工作电压V_SIG1大于第二预定电压V2，所以，第七级SD7作为第四晶体管M4的源极，第八极SD8作为第四晶体管M4的漏极。由于第二控制信号接收端SW2施加第一工作电压V_SIG1，使得第四晶体管M4的栅极电压和源极电压相等，从而使得第四晶体管M4处于关闭状态。对于第二晶体管M2来说，第三极SD3的电压为第一工作电压V_SIG1，第四级SD4的电压为第二预定电压V2，由于第一工作电压V_SIG1大于第二预定电压V2，所以，第三级SD3作为第二晶体管M2的源极，第四极SD4作为第二晶体管M2的漏极。由于第二栅极G2的电压也为第一工作电压V_SIG1，使得第二晶体管M2的栅极电压和源极电压相等，从而使得第二晶体管M2处于关闭状态。

在本实施例中，当信号线上的电压高于第一阈值，且持续时间大于第三阈值时，通过控制第一控制信号接收端和第二控制信号接收端的施加电压，能够使第一晶体管和第二晶体管均关闭，从而保证第一晶体管和第二晶体管不会因发热而损坏；而且，由于第三晶体管导通，使得第一栅极的电压和第一电压线的电压不同，也就是第一电阻两端的电压不同，这使得信号线上的部分电荷通过第三晶体管和第一电阻释放到第一电压线上，由于第三晶体管与第一电阻的电阻和较大，因此，第三晶体管并不会产生大量的热，从而使得第三晶体管不会被烧坏，也不会损伤电路承载结构。

图9为图7中静电保护电路第一工作状态的一个时序图。请参见图7和图9，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，在本实施例中，第一阈值大于或者等于第一预定电压V1，第二阈值大于或者等于第二预定电压V2，当信号线SIG上的电压小于第二阈值，即信号线SIG上的电压小于第二预定电压V2，且持续时间T₀大于第三阈值时，静电保护电路处于在第一工作状态，信号线SIG上的工作电压为第一工作电压V_SIG1；当第一工作电压V_SIG1小于第二阈值时，在第一控制信号接收SW1端施加第一预定电压V1，在第二控制信号接收端SW2施加第一工作电压V_SIG1。此时，第四晶体管M4导通，第一晶体管M1、第二晶体管M2和第三晶体管M3均关闭，以下进行详细说明。

请继续参见图7和图9，对于第三晶体管M3来说，第五级SD5的电压为第一预定电压V1，第六极SD6的电压为第一工作电压V_SIG1，由于第一工作电压V_SIG1小于第一预定电压V1，所以，第五级SD5作为第三晶体管M3的源极，第六极SD6作为第三晶体管M3的漏极。由于第一控制信号接收端SW1施加第一预定电压V1，使得第三晶体管M3的栅极电压和源极电压相等，从而使得第三晶体管M3关闭。对于第一晶体管M1来说，第二极SD2的电压为第一工作电压V_SIG1，第一级SD1的电压为第一预定电压V1，由于第一工作电压V_SIG1小于第一预定电压V1，所以，第一级SD1作为第一晶体管M1的源极，第二极SD2作为第一晶体管M1的漏极。第一栅极G1的电压等于第一预定电压V1，使得第一晶体管M1的栅极电压和源极电压相等，从而使得第一晶体管M1处于关闭状态。

请继续参见图7和图9，对于第四晶体管M4来说，第七极SD7的电压为第一工作电压V_SIG1，第八级SD8的电压为第二预定电压V2，由于第一工作电压V_SIG1小于第二预定电压V2，所以，第七级SD7作为第四晶体管M4的漏极，第八极SD8作为第四晶体管M4的源极。由于第二控制信号接收端SW2施加第一工作电压V_SIG1，使得第四晶体管M4的栅极电压小于源极电压，从而使得第四晶体管M4导通。由于第四晶体管M4导通，使得第二栅极G2的电压为第二预定电压V2。对于第二晶体管M2来说，第三极SD3的电压为第一工作电压V_SIG1，第四级SD4的电压为第二预定电压V2，由于第一工作电压V_SIG1小于第二预定电压V2，所以，第三极SD3作为第二晶体管M2的漏极，第四极SD4作为第二晶体管M2的源极。由于第二栅极G2的电压也为第二预定电压V2，使得第二晶体管M2的栅极电压和源极电压相等，从而使得第二晶体管M2处于关闭状态。

在本实施例中，当信号线上的电压低于第二阈值，且持续时间大于第三阈值时，通过控制第一控制信号接收端和第二控制信号接收端的施加电压，能够保证第一晶体管和第二晶体管均关闭，从而保证第一晶体管和第二晶体管不会因发热而发生损坏；而且，由于第四晶体管导通，使得第二栅极的电压和信号线的电压不同，也就是第二电阻两端的电压不同，这使得信号线上的部分电荷通过第二电阻和第四晶体管释放到第一电压线上，由于第四晶体管与第二电阻的电阻和较大，因此，第四晶体管并不会产生大量的热，从而使得第四晶体管不会被烧坏，也不会损伤电路承载结构。

图10为图7中静电保护电路第二工作状态的一个时序图。请参见图7和图10，第一电压线10上的电压为第一预定电压V1，第二电压线20上的电压为第二预定电压V2，本实施例提供的静电保护电路，除第一工作状态以外的工作状态为第二工作状态。在第二工作状态，第一控制信号接收端SW1和第二控制信号接收端SW2均施加第一预定电压V1。在第二工作状态，信号线SIG上的工作电压为第二工作电压V_SIG2，当信号线SIG上没有静电时，信号线SIG上的电压即为第二工作电压V_SIG2，第二工作电压V_SIG2高于第二预定电压V2且低于第一工作电压V1。对于第三晶体管M3来说，第五极SD5的电压为第一预定电压V1，第六极SD6的电压为第二工作电压V_SIG2，此时，第五极SD5为第三晶体管M3的源极，第六极SD6为第三晶体管M3的漏极，第三栅极G3的电压为第一预定电压V1，因此，第三晶体管M3的栅极电压和源极电压相等，使得第三晶体管M3处于关闭状态。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第二工作电压V_SIG2，此时，第一极SD1为第一晶体管M1的源极，第二极SD2为第一晶体管M1的漏极，第一栅极G1的电压为第一预定电压V1，此时，第一晶体管M1的栅极电压和源极电压相等，第一晶体管M1关闭。对于第四晶体管M4来说，第七极SD7的电压为第二工作电压V_SIG2，第八极SD8的电压为第二预定电压V2，此时，第七极SD7为第四晶体管M4的源极，第八极SD8为第四晶体管M4的漏极，第四栅极G4的电压为第二工作电压V_SIG2，因此，第四晶体管M4的栅极电压和源极电压相等，使得第四晶体管M4处于关闭状态。对于第二晶体管M2来说，第三极SD3的电压为第二工作电压V_SIG2，第四极SD4的电压为第二预定电压V2，此时，第三极SD3为第二晶体管M2的源极，第四极SD4为第二晶体管M2的漏极，第二栅极G1的电压为第二预定电压V_SIG2，此时，第二晶体管M2的栅极电压和源极电压相等，第二晶体管M2关闭。第一晶体管、第二晶体管、第三晶体管和第四晶体管在信号线正常工作时，即信号线上的电压位于第一预定电压和第二预定电压之间时，均不开启，维持信号线上的电压，保证其正常工作。

请继续参见图3和图10，由于电路承载结构可能会因移动、被触摸等原因，使得信号线SIG上瞬时电压高于第一预定电压V1，或者低于第二预定电压V2，此时，由于静电保护电路处于静电保护状态，能够通过静电保护电路将信号线SIG上的静电导出。需要说明的是，静电使得信号线SIG上的瞬时电压可能高于第一阈值或者低于第二阈值，但是静电作用时间远低于第三阈值，因此，静电保护电路仍处于第二工作状态，以下进行详细说明。

请继续参见图7和图10，当静电作用使得信号线SIG上瞬时电压高于第一预定电压V1时，此时信号线SIG上瞬时电压为第三瞬时电压V_t3，需要说明的是，静电作用导致的第二瞬时电压V_t2的持续很短。对于第三晶体管M3来说，第五极SD5的电压为第一预定电压V1，第六极SD6的电压为第一瞬时电压，此时，第五极SD5为第三晶体管M3的漏极，第六极SD6为第三晶体管M3的源极，第三栅极G3的电压为第一预定电压V1，此时，第三晶体管M3的栅极电压小于源极电压，第三晶体管M3导通，使得部分静电通过第三晶体管M3和第一电阻释放到第一电压线10。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第三瞬时电压V_t3，因此，第一极SD1为第一晶体管M1的漏极，第二极SD2为第一晶体管M1的源极；第一栅极G1的电压为第一预定工作电压V1，此时，第一晶体管M1的栅极电压低于源极电压，第一晶体管M1导通，信号线SIG上的静电通过第一晶体管M1导入第一电压线10，由于第一电阻R1的存在，因此，静电主要通过第一晶体管M1释放至第一电压线10。对于第四晶体管M4来说，第七极SD7的电压为第三瞬时电压V_t3；第八极SD8的电压为第二预定电压V2，此时，第七极SD7为第四晶体管M4的源极，第八极SD8为第四晶体管M4的漏极，第四栅极G3的电压为第一预定电压V1，此时，第四晶体管M4的栅极电压小于源极电压，第四晶体管M4导通。对于第二晶体管M2来说，第三极SD3的电压为信号线上的瞬时电压，第四极SD4的电压为第二预定电压，此时，第三极SD3为第二晶体管M2的源极，第四极SD4为第二晶体管M2的漏极，第二栅极G2的电压为第三瞬时电压V_t3，使得第二晶体管M2的栅极电压等于源极电压，第二晶体管M2不导通。

请继续参见图7和图10，当静电作用使信号线SIG上瞬时电压低于第二预定电压V2时，此时信号线SIG上瞬时电压为第四瞬时电压V_t4。对于第三晶体管M3来说，第五极SD5的电压为第一预定电压V1，第六极SD6的电压为第二瞬时电压V_t2，此时，第五极SD5为第三晶体管M3的源极，第六极SD6为第三晶体管M3的漏极，第三栅极G3的电压为第一预定电压V1，此时，第三晶体管M3的栅极电压和源极电压相等，第三晶体管M3处于关闭状态。对于第一晶体管M1来说，第一极SD1的电压为第一预定电压V1，第二极SD2的电压为第四瞬时电压V_t4，需要说明的是，静电作用导致的第四瞬时电压V_t4的持续很短。此时，第一极SD1为第一晶体管M1的源极，第二极SD2为第一晶体管M1的漏极，此时，第一晶体管M1的栅极电压和源极电压相等，第一晶体管处于关闭状态。对于第四晶体管M4来说，第七极SD7的电压仍为原本的第四瞬时电压V_t4；第八极SD8的电压为第二预定电压V2，此时，第七极SD7为第四晶体管M4的漏极，第八极SD8为第四晶体管M4的源极，第四栅极G3的电压为第一预定电压V1，此时，第四晶体管M4的栅极电压大于源极电压，第四晶体管M4处于关闭状态。对于第二晶体管M2来说，第三极SD3的电压为信号线上的第二瞬时电压V_t2，第四极SD4的电压为第二预定电压V2，此时，第三极SD3为第二晶体管M2的漏极，第四极SD4为第二晶体管M2的源极，第二栅极G2的电压为第二瞬时电压V_t2，使得第二晶体管的栅极电压小于源极电压，第二晶体管M2导通，将信号线SIG上的静电释放到第二电压线20。

当然，第一晶体管和第二晶体管的沟道类型为N型，此时，第一预定电压小于第二预定电压，其中，第一阈值大于或者等于第二预定电压，第二阈值小于或者等于第一预定电压。当晶体管的沟道类型为N型时，晶体管的栅极电压高于源极电压时，该晶体管导通。当晶体管的沟道类型为N型时静电保护电路的工作原理。与晶体管的沟道类型为N型时静电保护电路的工作原理相同，本实施例不在予以赘述。

请继续参见图3或图7，这两个静电保护电路均包括第一电阻R1和第二电阻R2，由于对于现有技术中的静电保护电路来说，如何防止第一状态下晶体管的发热量过高尤为重要，因此，采用第一工作电压的最大值的绝对值对晶体管的阻抗值进行估算。设第一工作电压最大值的绝对值为V；第一晶体管M1，包括第一栅极绝缘层，第一栅极绝缘层的单位面积电容为C₁，第一晶体管M1的迁移率为μ₁，第一晶体管的宽长比为m₁；第二晶体管M2，包括第二栅极绝缘层，第二栅极绝缘层的单位面积电容为C₂，第二晶体管M2的迁移率为μ₂，第二晶体管的宽长比为m₂。因此，可以估算出经过第一晶体管M1的电流I₁＝a·μ₁·m₁·C₁·V²，经过第二晶体管M2的电流I₂＝b·μ₂·m₂·C₂·V²，因此，第一晶体管的源漏极之间的阻抗为R₁＝V/(a·μ₁·m₁·C₁·V²)＝1/(a·μ₁·m₁·C₁·V)；第二晶体管M2的源漏极之间的阻抗为R₂＝V/(b·μ₂·m₂·C₂·V²)＝1/(b·μ₂·m₂·C₂·V)。为了便于描述，令k₁＝1/a，k₂1/b，即：

第一晶体管M1的源漏极之间的阻抗为R₁＝k₁/(μ₁·m₁·C₁·V)；

第二晶体管M2的源漏极之间的阻抗为R₂＝k₂/(μ₂·m₂·C₂·V)；

其中，1<k₁<3，1<k₂<3。需要说明的是，上述计算中的电流为晶体管导通时的电流，仅是为了估算第一晶体管和第二晶体管的源漏极之间的阻抗值，实际应用中，在第一工作状态下，第一晶体管和第二晶体管均关闭。

本实施例中，通过上述方法估算第一晶体管和第二晶体管的源漏极之间的阻抗，估算方法较为简单，而且，采用晶体管发热量最多的状态估算晶体管源漏极之间阻抗，有利于在此基础上调整第一电阻和第二电阻的阻值，从而减少静电保护电路在第一工作状态下的发热量。

请继续参见图3和图7，由于在第一工作状态下，第一晶体管M1和第二晶体管M2均关闭，信号线上的电荷通过第三晶体管M3和第一电阻R1释放到第一电压线10，或者通过第四晶体管M4和第二电阻R2释放到第二电压线20。因此，在一些可选的实施方式中，为了使得静电保护电路在第一工作状态下产生的热量进一步减小，第一电阻R1的阻值应大于R₁；第二电阻的阻值大于R₂。当然，为了使静电保护电路在第一工作状态时产生的热量更小，应进一步提高第一电阻和第二电阻的阻值，作为优选方案，第一电阻R1的阻值应大于10R₁；第二电阻的阻值大于10R₂。此时，第一状态下的静电保护电路产生的热量，远小于现有技术中静电保护电路产生的热量。

为了对比本发明提供的静电保护电路与图1提供的现有技术中的静电保护电路的发热量，以图1中现有技术中的静电保护电路和本发明中图7中的静电保护电路为例进行对比，图1和图7中的晶体管均为P型晶体管，且晶体管均相同，为了简化说明，仅以图7中的第一单元1的发热量与图1中的第一晶体管M1′的发热量进行对比。在图1和图7的静电保护电路中，信号线SIG′和信号线SIG的电压均为U，且该电压U高于第一阈值，电压U的持续时间均为T。

图1中的第一晶体管M1′的迁移率μ₁′＝0.008m²/(vs)，宽长比m₁′＝50，第一栅极绝缘层的单位面积电容C₁′＝3.3e^-4F/m²，信号线上的电压U＝18v，常数a′＝0.5，此时，流经第一晶体管M1′的电流：

I₁′＝a′·μ₁′·m₁′·C₁′·U²，

＝0.5×0.008m²/(vs)×50×3.3e^-4F/m²×(18v)²

≈3.7×10^-3A

图7中的第一晶体管M1与图1中的第一晶体管M1′参数相同，即：第一晶体管M1的迁移率μ₁＝0.008m²/(vs)，宽长比m₁＝50，第一栅极绝缘层的单位面积电容C₁＝3.3e^-4F/m²，信号线上的电压U＝18v，常数a＝0.5，此时常数k₁＝2，计算出第一晶体管M1源漏极之间的阻抗值为：

R₁＝k₁/(μ₁·m₁·C₁·V)

＝2/[0.008m²/(vs)×50×3.3e^-4F/m²×18v]

≈1kΩ。

基于上述计算，在一个具体的实施例中，图7中第一电阻R1的阻值设计为100R₁＝100kΩ。此时，利用仿真软件对图7中的静电保护电路中的电流进行测量，测量出流经第一晶体管M1的电流为50pA(该电流极小，相当于第一晶体管M1关闭)，流经第一电阻R1的电流为0.08×10^-3A，流经第三晶体管M3的电流与流经第一电阻R1的电流相同。在第一单元1中，第一晶体管M1几乎不发热，第三晶体管M3源漏极之间的阻抗值远小于第一电阻R1，因此，第一单元1的发热量近似等于第一电阻R1的发热量。因此，可计算出图7中第一电阻R1产生的热量Q和图1中第一晶体管M1′产生的热量Q′之比：

n＝Q/Q′＝I₁ ²·100R₁·T/[(I₁′)²·R₁′·T]，由于图1和图7中的两个静电保护电路中的晶体管相同，因此，R₁′＝R₁，此时，

n＝(I₁ ²·100R₁·T/[(I₁′)²·R₁·T]

＝100I₁ ²/(I₁′)²

＝100×(0.08×10^-3A)²/(3.7×10^-3A)²

≈5.8％

可见，在给出的模拟数据下，本发明提供的静电保护电路的发热量远低于现有技术中的静电保护电路的发热量，能够有效防止静电保护电路被烧坏，也不会损伤电路承载结构。

图11为本发明实施例中一种显示面板的结构示意图。请参见图11，一种显示面板，上述实施例中任意一种静电保护电路。具有上述静电保护电路的有益效果，在此不再赘述。

可选地，显示面板中的晶体管为薄膜晶体管，在显示面板中，第一电阻和第二电阻采用重掺杂多晶硅材料进行制备。

请继续参见图11，信号线可以为栅极线、数据线、发光信号线、电源线或者触控线，当然，信号线并以限于上述列举，可以对显示面板中需要静电保护的任意一种信号线进行静电防护。

请继续参见图11，显示面板具有开启电压VGH和关断电压VGL；其中，第一预定电压为VGH，第二预定电压为VGL。

请继续参见图11，对于显示面板来说，第一工作状态为显示面板的显示检测状态，第二工作状态为显示面板的正常显示状态。其中，显示检测状态(即vision test，VT检测)，通常需要向显示面板输入一个超载电压，且持续时间较长，容易对显示面板造成损伤。对于有机发光显示面板来说，部分膜层为有机膜层，因此，第一工作状态时，晶体管发热容易造成有机膜层碳化，从而造成面板局部短路，或者其他问题，因此，本发明提供的静电保护电路，尤为适用于有机发光显示面板。

为了解决上述技术问题，本发明还提供了一种显示装置，图12为本发明实施例中一种显示装置的结构示意图，请参见图12，该显示装置包括上述任意一种的静电保护电路，具有上述任意一种静电保护电路的有益效果，在此不再赘述。

与现有技术相比，本发明的静电保护电路、显示面板及显示装置，实现了如下的有益效果：

本发明提供的静电保护电路、显示面板及显示装置，不仅能够起到静电保护的作用，而且，在当施加在信号线SIG上的工作电压高于第一阈值或者低于第二阈值，且该工作电压的持续施加时间大于第三阈值时，静电保护电路处于第一工作状态，在第一工作状态，第一晶体管和第二晶体管均关闭，因此，不会发生晶体管因过大电流持续时间过长而发热量较多，导致电路承载结构损坏的情况，降低了电路承载结构损坏的可能。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种静电保护电路，其特征在于，包括：

信号线，所述静电保护电路用于防护所述信号线上的静电；

第一单元，包括第一控制信号接收端和第一静电释放模块，所述第一静电释放模块分别与所述第一控制信号接收端和所述信号线电连接，其中，所述第一静电释放模块包括第一晶体管和第一电压线，所述第一电压线的电压为第一预定电压；

第二单元，包括第二控制信号接收端和第二静电释放模块，所述第二静电释放模块分别与所述第二控制信号接收端和所述信号线电连接，其中，所述第二静电释放模块包括第二晶体管和第二电压线，所述第二电压线的电压为第二预定电压；

当施加在所述信号线上的工作电压高于第一阈值或者低于第二阈值，且所述工作电压持续施加时间大于第三阈值时，所述静电保护电路处于第一工作状态，所述第一工作状态为锁定状态，在所述锁定状态，所述第一晶体管和所述第二晶体管均关闭，其中，所述第一阈值大于所述第二阈值；

在除所述第一工作状态以外的第二工作状态，所述静电保护电路处于静电保护状态。

2.根据权利要求1所述的静电保护电路，其特征在于，

所述第一静电释放模块，还包括第一电阻，所述第一晶体管包括第一栅极、第一极和第二极，所述第一电阻包括第一端和第二端，其中，所述第一极和所述第一端分别与所述第一电压线电连接，所述第二极与所述信号线电连接，所述第一栅极分别与所述第二端和所述第一控制信号接收端电连接；

所述第二静电释放模块，还包括第二电阻，所述第二晶体管包括第二栅极、第三极和第四极，所述第二电阻包括第三端和第四端，其中，所述第三极和所述第三端分别与所述信号线电连接，所述第四极与所述第二电压线电连接，所述第二栅极分别与所述第四端和所述第二控制信号接收端电连接。

3.根据权利要求2所述的静电保护电路，其特征在于，

所述第一晶体管和所述第二晶体管的沟道类型为P型；

所述第一预定电压大于所述第二预定电压，其中，所述第一阈值大于或者等于所述第一预定电压，所述第二阈值小于或者等于所述第二预定电压。

4.根据权利要求3所述的静电保护电路，其特征在于，

在所述第一工作状态，所述信号线上的工作电压为第一工作电压；

所述第一工作电压大于所述第一阈值，在所述第一控制信号接收端施加所述第一工作电压，在所述第二控制信号接收端施加所述第一工作电压。

5.根据权利要求3所述的静电保护电路，其特征在于，

在所述第一工作状态，所述信号线上的工作电压为第一工作电压；

所述第一工作电压小于所述第二阈值，在所述第一控制信号接收端施加所述第一预定电压，在所述第二控制信号接收端施加所述第一预定电压。

6.根据权利要求3所述的静电保护电路，其特征在于，

在所述第二工作状态，所述第一控制信号接收端和所述第二控制信号接收端的信号均浮空。

7.根据权利要求1所述的静电保护电路，其特征在于，

所述第一单元，还包括第三晶体管，所述第一静电释放模块还包括第一电阻，所述第一晶体管包括第一栅极、第一极和第二极，所述第一电阻包括第一端和第二端，其中，所述第一极和所述第一端均与第一电压线电连接，所述第二端与所述第一栅极电连接，所述第二极与信号线电连接；所述第三晶体管包括第三栅极、第五极和第六极，所述第三栅极与所述第一控制信号接收端电连接，所述第五极与所述第一栅极电连接，所述第六极与所述信号线电连接；

所述第二单元，还包括第四晶体管，所述第二静电释放模块还包括第二电阻，所述第二晶体管包括第二栅极、第三极和第四极，所述第二电阻包括第三端和第四端，其中，所述第三极和所述第三端均与信号线电连接，所述第四端与所述第二栅极电连接，所述第四极与第二电压线电连接；所述第四晶体管包括第四栅极、第七极和第八极，所述第四栅极与所述第二控制信号接收端电连接，所述第七极与所述第二栅极电连接，所述第八极与所述第二电压线电连接。

8.根据权利要求7所述的静电保护电路，其特征在于，

所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的沟道类型均为P型；

所述第一预定电压大于所述第二预定电压，其中，所述第一阈值大于或者等于所述第一预定电压，所述第二阈值小于或者等于所述第二预定电压。

9.根据权利要求8所述的静电保护电路，其特征在于，

在所述第一工作状态，所述信号线上的工作电压为第一工作电压；

所述第一工作电压高于所述第一阈值，所述第一控制信号接收端施加所述第二预定电压，所述第二控制信号接收端施加所述第一工作电压。

10.根据权利要求8所述的静电保护电路，其特征在于，

在所述第一工作状态，所述信号线上的工作电压为第一工作电压；

所述第一工作电压低于所述第二阈值，所述第一控制信号接收端施加所述第一预定电压，所述第二控制信号施加所述第一工作电压。

11.根据权利要求7所述的静电保护电路，其特征在于，

在所述第二工作状态，在所述第一控制信号接收端和所述第二控制信号接收端均施加所述第一预定电压。

12.根据权利要求2所述的静电保护电路，其特征在于，

在所述第一工作状态，所述信号线上的电压为第一工作电压，所述第一工作电压最大值的绝对值为V；

所述第一晶体管，包括第一栅极绝缘层，所述第一栅极绝缘层的单位面积电容为C₁，所述第一晶体管的迁移率为μ₁，所述第一晶体管的宽长比为m₁；

所述第二晶体管，包括第二栅极绝缘层，所述第二栅极绝缘层的单位面积电容为C₂，所述第二晶体管的迁移率为μ₂，所述第二晶体管的宽长比为m₂；

所述第一晶体管的源漏极之间的阻抗为R₁＝k₁/(μ₁·m₁·C₁·V)；

所述第一晶体管的源漏极之间的阻抗为R₂＝k₂/(μ₂·m₂·C₂·V)；

其中，1<k₁<3，1<k₂<3。

13.根据权利要求12所述的静电保护电路，其特征在于，

所述第一电阻的阻值大于R₁；

所述第二电阻的阻值大于R₂。

14.一种显示面板，其特征在于，包括权利要求1-13任一所述的静电保护电路。

15.根据权利要求14所述的显示面板，其特征在于，

所述信号线为栅极线、数据线、发光信号线、电源线或者触控线。

16.根据权利要求14所述的显示面板，其特征在于，所述显示面板具有开启电压VGH和关断电压VGL；其中，

所述第一预定电压为VGH，

所述第二预定电压为VGL。

17.根据权利要求14所述的显示面板，其特征在于，

所述第一工作状态为所述显示面板的显示检测状态，

所述第二工作状态为所述显示面板的正常显示状态。

18.一种显示装置，其特征在于，包括权利要求1-13任一所述的静电保护电路。