CN108234213B - 一种片上网络结构级的软错误在线评估方法 - Google Patents

一种片上网络结构级的软错误在线评估方法 Download PDF

Info

Publication number
CN108234213B
CN108234213B CN201810005069.1A CN201810005069A CN108234213B CN 108234213 B CN108234213 B CN 108234213B CN 201810005069 A CN201810005069 A CN 201810005069A CN 108234213 B CN108234213 B CN 108234213B
Authority
CN
China
Prior art keywords
evaluation
bit
avf
chip
virtual channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810005069.1A
Other languages
English (en)
Other versions
CN108234213A (zh
Inventor
焦佳佳
韩德志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Maritime University
Original Assignee
Shanghai Maritime University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Maritime University filed Critical Shanghai Maritime University
Priority to CN201810005069.1A priority Critical patent/CN108234213B/zh
Publication of CN108234213A publication Critical patent/CN108234213A/zh
Application granted granted Critical
Publication of CN108234213B publication Critical patent/CN108234213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/06—Generation of reports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/091—Measuring contribution of individual network components to actual service level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明公开了一种片上网络结构级的软错误在线评估方法，通过边界分析模型和虚拟过滤机制协同作用，有效的实现了双层模型驱动的可靠性在线评估，为基于子网划分多应用的众核动态配置提供量化依据。初始化片上网络、软错误模型等参数，先采用计数器或离线学习的方法快速得到一位翻转的可靠性指标；再通用过边界分析模型快速估算多位翻转模型的可靠性指标；如果能满足当前应用的可靠性指标，则结束评估。否则再使用虚拟过滤机制，评估容错机制的保护效果，重复此过程直到满足应用的可靠性需求。本发明可以很好满足可靠性评估的在线实时要求，且重用性能计数器或机器学习离线结果，降低在线评估的额外开销，适用于众核多应用动态并发执行的场景。

Description

一种片上网络结构级的软错误在线评估方法
技术领域
本发明涉及片上网络可靠性评估，特别涉及一种片上网络结构级的软错误在线评估方法。
背景技术
目前，工艺尺寸的缩小，片上集成度越来越高，处理器结构从早期的单核演变为多核乃至当前被广泛使用的众核。片上网络因其低延迟、高带宽、易扩展等优势取代传统总线成为众核处理器的基础通信组件。因此，片上网络的研究越来越受到人们的关注。同时，工艺的缩小、供电电压的降低和工作频率增加也使得位翻转的软错误成为影响芯片可靠性主导因素。这种瞬态的、可恢复的软错误的主要特征表现为两个方面：1)软错误引发的位翻转概率呈指数级增长；2)多位翻转的比率和复杂性越来越高。这一现状导致片上网络的可靠性问题成为设计考虑的突出性因素。特别是在多应用在众核丰富计算资源提交先并行执行的情况下，需要片上网络支持子网动态划分以保证错误隔离增强可靠性，有效的片上网络可靠性在线评估方法是保证整个众核处理器可靠性的重要环节。因此，面向片上网络的在线评估方法至关重要。
2008年，Xiaodong和Sarita等人首次提出结构级软错误在线评估的概念。这种在线评估方法基于错误注入、跟踪、统计的方法对处理器核的结构易感因子进行快速评估。把输出错误与注入错误的比值作为评估指标结构易感因子的评估值。其中，为了保证在线评估效果，错误跟踪路径不宜过长，在分析存储结构时，仅考虑一阶效应，例如处理器核中的寄存器文件通常在一个寄存器注入一位翻转的软错误，跟踪执行当前指令后，这个寄存器的错误是否作为源寄存器再把注入的错误传播到后续的执行过程中，如果传播则记作一次错误输出，反之则记为正确输出；针对逻辑功能部件ALU，只需统计使用的频率，即被用的周期数与总周期数的比值。虽然这种评估方法在处理器修改较小的条件下保证评估效率，但是因为仅考虑处理器中一阶效应存在精度损失，且没有考虑多位翻转的软错误的复杂特性。2017年，Arunkumar等人提出了面向存储阵列和处理核的通用在线评估方法，这一评估方法通过机器学习一些代表性的测试程序仿真结果构建软错误易感因子和底层flip-flops的信号传播之间的互相关性的预测模型，但是该方案仅支持一位翻转，且对片上网络这一通信部件的可靠性评估缺乏支持。
发明内容
发明的目的：本发明的目的在于解决现有技术中存在的不足，提供一种片上网络结构级的软错误在线评估方法。
为了达到上述目的，本发明提供一种片上网络结构级的软错误在线评估方法，该方法包含以下步骤：
步骤1、初始化配置，在不同应用执行切换时或一个应用的不同执行阶段切换时开启在线评估，输入结构参数A、错误模型M、容错可选参数FT和应用的可靠性需求指标AVFreq；
其中A是节点路由器和节点间链路结构参数，FT是可选的容错机制的集合，M是软错误模型的各种位翻转概率比例以及每一种位翻对应的物理分布模式的集合，AVFreq是应用对应的可靠性需求指标；
步骤2、评估无保护机制下的可靠性指标：首先对片上网络各个部件进行属性判断，如果是链路或路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑部件这些非存储结构，跳转步骤3，否则跳转到步骤4；
步骤3、采用面向一位翻转(Single Bit Upset，简称SBU)的快速评估方法，可以采用基于计数器的快速评估方法，其实现方法是复用现有片上网络中性能计数器，无需额外的硬件开销，把链路或路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑部件的使用周期数与执行周期总数的比例作为结构易感因子(Architectural Vulnerability Factor，简称AVF)的评估值,例如用于头微片的路由计算单元的AVF值等于路由计算单元使用周期数与执行总周期数的比率，也可以使用基于机器学习的统计评估，对典型测试程序仿真结果训练，基于结构易感因子和关键特征的互相关构建预测模型，估算一位翻转的非存储部件的结构易感因子AVFsbu的评估值，跳转到步骤7；
步骤4、对存储结构部件虚通道的一位翻转快速评估，可以使用结构正确执行(Architecture Correct Execution，简称ACE)的快速分析方法，基于写读更新的评估，统计虚通道写进微片后再被读之前等待的周期数，并与执行周期总数的比例作为AVFsbu的评估值，也可以采用中基于机器学习的评估，对典型测试程序仿真结果训练，基于结构一感因子和关键特征的互相关构建预测模型，估算一位翻转条件下的虚通道结构易感因子AVFsbu的评估值；
步骤6、基于边界分析模型把一位翻转的评估结果扩展到多位翻转(Multi-CellUpsets，简称MCU)；
其中边界分析模型核心是计算多位翻转条件下最小边界评估值
Figure GDA0002772246820000031
和最大边界评估
Figure GDA0002772246820000032
两个边界评估值都是对虚通道n个存储空间对应的s种多位翻转情况进行算数平均。w(q)是q位翻转在所有多位翻转占的权重，MIN(AVFmcu(q,i))是第q位翻转，虚通道第i个微片存储空间对应的最小评估值等于
Figure GDA0002772246820000033
且AVFsbu(q,i)通过上述步骤快速分析方法可得,adj(i,j)描述了错误模型中k种错误物理分布第j类时第i个微片存储空间对应的邻居存储空间集合，最小评估值即对最好情况下相邻存储空间的执行正确周期数分布一致，对所有一位翻转情况下的评估值取最大值；类似的，MAX(AVFmcu(q,i))是第q位翻转，虚通道第i个微片存储空间对应的最大评估值，是最坏情况下发生在多个邻居微片存储空间的周期分布没有重叠，进行所有邻居存储空间对应的一位翻转评估值加和操作并与最大评估上界1取最小值，等于
Figure GDA0002772246820000034
然后，通过最大最小两个边界评估值计算平均值作为评估值；
步骤7、把片上网络中链路、逻辑部件以及存储部件的评估结果合成基于部件面积平均的评估报告；
步骤8、判断评估报告是否小于等于当前执行的应用的可靠性需求指标AVFreq，如果满足则跳到步骤10，否则跳到步骤9；
步骤9、动态配置容错机制对片上网络的节点进行保护；
步骤10、使用基于虚拟过滤的评估方法估算可靠性指标。首先，针对选择额容错机制，对输入的错误模型M，基于错误纠正能力进行修正，生成新的错误模型M*，包括对应的位翻转类型和对应的比例；其次，新错误模型下的一位翻转AVFsbu *值等效为最新的多位翻转评估值AVFmcu,然后再次使用边界分析计算新的多位翻转评估值AVFmcu *，并跳到步骤7合成新的评估报告；
步骤11、结束评估。
与现有技术相比，本发明具有以下优点及效果：
1、本方案充分考虑了片上网络这一通信部件的结构特性，采用部件属性先分类-后合成的评估方法。
2、本方案采用了边界分析模型驱动的评估方法把复杂多用的多位翻转评估问题简化为易解的一位翻转评估问题，充分保证评估在线实时效果。
3、本方案使用了虚拟过滤模型驱动的评估机制可以在线对动态容错配置进行在线评估，减少因过度保护引发的性能损失，且更好适应多应用动态并发执行场景。
4、本方案采用纯模型嵌入的在线评估思想，不依赖于底层电路实现和上层应用程序的变化，有很好的扩展性。
附图说明
图1为本发明的流程图。
具体实施方式
为了使本发明实现的技术手段、创作特征与功效易于明白了解，下面结合图示与具体实施例，进一步阐述本发明提出的一种片上网络结构级的软错误在线评估方法。
如图1所示，本发明提供一种片上网络结构级的软错误在线评估方法，该方法包含以下步骤：
步骤1、初始化配置：在不同应用执行切换时或一个应用的不同执行阶段切换时开启在线评估，片上网络每个节点都输入片上网络的结构参数A、可选的容错机制参数FT、错误模型M、应用的可靠性需求指标AVFreq；
其中A是节点路由器和节点间链路结构参数，FT是可选的容错机制的集合，M是软错误模型的各种位翻转概率比例以及每一种位翻对应的物理分布模式的集合，错误模型的输入可以直接输入对应的位翻转比例和分布，也可以通过大量错误模型相关的底层工艺技术和工作环境的温度、海拔这些因素的互相关关系的机器学习构建预测模型，进而通过传感器参数感知使用预测模型自动生成对应的错误模型，AVFreq是应用对应的可靠性需求指标；
步骤2、评估无保护机制下的可靠性指标：首先对片上网络各个部件进行属性判断，如果是链路或路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑部件这些非存储结构，跳转步骤3，否则跳转到步骤4；
步骤3、对非存储部件的一位翻转快速评估课可以采用面向一位翻转的基于计数器的快速评估方法，复用现有片上网络中性能计数器，把链路或逻辑部件的使用周期数与执行周期总数的比例作为结构易感因子AVFsbu的评估值，也可以使用基于机器学习的统计评估，对典型测试程序仿真结果训练，基于结构易感因子和关键特征的互相关构建预测模型，估算一位翻转的非存储部件的结构易感因子AVFsbu的评估值，跳转到步骤7；
步骤4、对存储部件的一位翻转快速评估可以使用结构正确执行的快速分析方法，基于写读更新的评估，统计虚通道写进微片后再被读之前等待的周期数，并与执行周期总数的比例作为AVFsbu评估值，也可以采用中基于机器学习的评估，对典型测试程序仿真结果训练，基于结构一感因子和关键特征的互相关构建预测模型，估算一位翻转条件下的虚通道结构易感因子AVFsbu的评估值；
步骤5、判断是否需要考虑多位翻转，如果仅包含一位翻转则跳转到步骤7，否则跳转到步骤6；
步骤6、基于边界分析模型把一位翻转的评估结果扩展到多位翻转，计算多位翻转条件下最小边界评估值和最大边界评估，再把两个边界值平均；
步骤7、把片上网络中链路、逻辑部件以及存储部件的评估结果合成基于部件面积平均的评估报告；
其中，首先每个节点按照对应部件的面积对各部件的结构易感因子进行算术平均计算对应的结构易感因子，然后得到一个应用程序或一个应用阶段使用的所有节点对应的结构易感因子评估报告；
步骤8、判断评估报告是否小于等于当前执行的应用的可靠性需求指标，如果满足则跳到步骤10，否则跳到步骤9；
其中，使用应用程序或应用执行阶段对应的所有节点中最大结构易感因子作为在线评估值，与对应的结构易感因子需求值对比；
步骤9、动态配置容错机制对片上网络的节点进行保护；
其中如何开启和选择对应的容错配置，是基于片上网络互连的众核处理器核需要完成的工作，并非本发明讨论范围；
步骤10、使用基于虚拟过滤的评估方法估算可靠性指标，并跳到步骤7合成新的评估报告；
步骤11、结束评估。
下面把本发明和最新工作进行综合比较，如表1所示。从表1可以看出，本发明在功能和性能是对已有技术方法的补充，不仅可以和Xiaodong等人提出的一位翻转的评估方法、Arunkumar等人提出的基于机器学习的方法进行无缝集成，仅需把一位翻转的情况用已有的工作方法替换，还考虑处理器中通信部件片上网络的结构特性，分析多位翻转的复杂特性，通过双层模型驱动的方法有效实现在线评估。
表1各种方案的对比
Figure GDA0002772246820000061
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (3)

1.一种片上网络结构级的软错误在线评估方法，其特征在于包括以下步骤：
步骤1、初始化配置：在不同应用执行切换时或一个应用的不同执行阶段切换时开启在线评估，片上网络每个节点都输入片上网络的结构参数A、可选的容错机制参数FT、错误模型M、应用的可靠性需求指标AVFreq；
其中A是节点路由器和节点间链路结构参数，FT是可选的容错机制的集合，M是软错误模型的各种位翻转概率比例以及每一种位翻对应的物理分布模式的集合，AVFreq是应用对应的可靠性需求指标；
步骤2、评估无保护机制下的可靠性指标：首先对片上网络各个部件进行属性判断，如果是链路或路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑这些非存储结构部件，跳转步骤3，否则跳转到步骤4；
步骤3、采用面向一位翻转的快速评估方法计算非存储部件结构易感因子的评估值；跳转到步骤7；
步骤4、使用面向一位翻转的快速评估方法估算一位翻转条件下虚通道结构易感因子的评估值；
步骤5、判断是否需要考虑多位翻转，如果仅包含一位翻转则跳转到步骤7，否则跳转到步骤6；
步骤6、基于边界分析模型把一位翻转的评估结果扩展到多位翻转；
其中边界分析模型核心是计算多位翻转条件下最小边界评估值
Figure FDA0002772246810000011
和最大边界评估
Figure FDA0002772246810000012
两个边界评估值都是对虚通道n个存储空间对应的s种多位翻转情况进行算数平均；w(q)是q位翻转在所有多位翻转占的权重，MIN(AVFmcu(q,i))是第q位翻转，虚通道第i个微片存储空间对应的最小评估值等于
Figure FDA0002772246810000013
且AVFsbu(q,i)通过上述步骤快速分析方法可得,adj(i,j)描述了错误模型中k种错误物理分布第j类时第i个微片存储空间对应的邻居存储空间集合，最小评估值即对最好情况下相邻存储空间的执行正确周期数分布一致，对所有一位翻转情况下的评估值取最大值；类似的，MAX(AVFmcu(q,i))是第q位翻转，虚通道第i个微片存储空间对应的最大评估值，是最坏情况下发生在多个邻居微片存储空间的周期分布没有重叠，进行所有邻居存储空间对应的一位翻转评估值加和操作并与最大评估上界1取最小值，等于
Figure FDA0002772246810000014
然后，通过最大最小两个边界评估值计算平均值作为评估值；
步骤7、把片上网络中链路、路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑以及虚通道的评估结果合成基于部件面积平均的评估报告；
步骤8、判断评估报告是否小于等于当前执行的应用的可靠性需求指标AVFreq，如果满足则跳到步骤10，否则跳到步骤9；
步骤9、动态配置容错机制对片上网络的节点进行保护；
步骤10、使用基于虚拟过滤的评估方法估算可靠性指标：首先，针对选择额容错机制，对输入的错误模型M，基于错误纠正能力进行修正，生成新的错误模型M*，包括对应的位翻转类型和对应的比例；其次，新错误模型下的一位翻转AVFsbu *值等效为最新的多位翻转评估值AVFmcu,然后再次使用边界分析计算新的多位翻转评估值AVFmcu *，并跳到步骤7合成新的评估报告；
步骤11、结束评估。
2.如权利要求1所述的片上网络结构级的软错误在线评估方法，其特征在于：
步骤3中结构易感因子如下得到：统计链路非闲置周期数以及路由计算、虚通道仲裁逻辑、交叉开关仲裁逻辑部件的使用周期数，并与执行周期总数的比例作为结构易感因子AVFsbu的评估值；同时步骤4中结构易感因子如下得到：使用基于写读更新的评估，统计虚通道写进微片后再被读之间等待的周期数，并与执行周期总数的比例作为结构易感因子AVFsbu的评估值。
3.如权利要求1所述的片上网络结构级的软错误在线评估方法，其特征在于：
步骤3中结构易感因子如下得到：使用基于机器学习的统计评估，对典型测试程序仿真结果训练，基于结构易感因子和关键特征的互相关构建预测模型，估算一位翻转条件下非存储部件的结构易感因子AVFsbu的评估值；同时步骤4中结构易感因子如下得到：使用基于机器学习的评估，对典型测试程序仿真结果训练，基于结构易感因子和关键特征的互相关构建预测模型，估算一位翻转条件下的虚通道结构易感因子AVFsbu的评估值。
CN201810005069.1A 2018-01-03 2018-01-03 一种片上网络结构级的软错误在线评估方法 Active CN108234213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810005069.1A CN108234213B (zh) 2018-01-03 2018-01-03 一种片上网络结构级的软错误在线评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810005069.1A CN108234213B (zh) 2018-01-03 2018-01-03 一种片上网络结构级的软错误在线评估方法

Publications (2)

Publication Number Publication Date
CN108234213A CN108234213A (zh) 2018-06-29
CN108234213B true CN108234213B (zh) 2020-12-29

Family

ID=62645306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810005069.1A Active CN108234213B (zh) 2018-01-03 2018-01-03 一种片上网络结构级的软错误在线评估方法

Country Status (1)

Country Link
CN (1) CN108234213B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109190180B (zh) * 2018-08-08 2022-09-30 上海海事大学 一种面向多位翻转的虚拟过滤快速评估方法
CN109190181B (zh) * 2018-08-08 2022-09-30 上海海事大学 一种基于概率模型的全局结构易感因子快速计算方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035834A (zh) * 2014-07-02 2014-09-10 东南大学 一种考虑防护措施的缓存可靠性分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849387B2 (en) * 2008-04-23 2010-12-07 Intel Corporation Detecting architectural vulnerability of processor resources
US9075904B2 (en) * 2013-03-13 2015-07-07 Intel Corporation Vulnerability estimation for cache memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035834A (zh) * 2014-07-02 2014-09-10 东南大学 一种考虑防护措施的缓存可靠性分析方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A two-level approximate model driven framework for characterizing Multi-Cell Upsets impacts on processors";Jiajia Jiao等;《Microelectronics Journal》;20160229;全文 *
"处理器中分析模型驱动的高效软错误量化方法研究";焦佳佳;《中国博士学位论文全文数据库 信息科技辑》;20160115;全文 *
"微处理器可靠性AVF评估方法研究综述";唐柳等;《计算机应用研究》;20140331;全文 *

Also Published As

Publication number Publication date
CN108234213A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
Beechu et al. An energy-efficient fault-aware core mapping in mesh-based network on chip systems
US11521116B2 (en) Self-optimizing multi-core integrated circuit
Papamichael et al. FIST: A fast, lightweight, FPGA-friendly packet latency estimator for NoC modeling in full-system simulations
US7343499B2 (en) Method and apparatus to generate circuit energy models with multiple clock gating inputs
Reddy et al. Communication energy constrained spare core on NoC
CN108234213B (zh) 一种片上网络结构级的软错误在线评估方法
Rahmati et al. Power-efficient deterministic and adaptive routing in torus networks-on-chip
JP2004054756A (ja) 消費電力見積り装置及び方法
Gebhardt et al. Comparing energy and latency of asynchronous and synchronous NoCs for embedded SoCs
Ancajas et al. Wearout resilience in NoCs through an aging aware adaptive routing algorithm
Ancajas et al. HCI-tolerant NoC router microarchitecture
Yanamandra et al. Optimizing power and performance for reliable on-chip networks
Rodríguez et al. Execution modeling in self-aware FPGA-based architectures for efficient resource management
Lorenz et al. Data-and state-dependent power characterisation and simulation of black-box RTL IP components at system level
Palma et al. Mapping embedded systems onto NoCs: the traffic effect on dynamic energy estimation
Silveira et al. Scenario preprocessing approach for the reconfiguration of fault-tolerant NoC-based MPSoCs
Michelogiannakis et al. Variable-width datapath for on-chip network static power reduction
JP2002108958A (ja) 回路設計システム、回路設計方法および回路設計プログラムを格納したコンピュータ読取り可能な記録媒体
Kumar et al. Floorplan based performance estimation of network-on-chips using regression techniques
Leary et al. A holistic approach to network-on-chip synthesis
Sadrosadati et al. An efficient DVS scheme for on-chip networks
Klarhorst et al. Development of energy models for design space exploration of embedded many-core systems
Camacho et al. Pc-mesh: A dynamic parallel concentrated mesh
Xu et al. A traffic-robust routing algorithm for network-on-chip systems
Nasirian et al. Traffic-aware power-gating scheme for network-on-chip routers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant