CN108228486B - 操作存储器系统的方法 - Google Patents

操作存储器系统的方法 Download PDF

Info

Publication number
CN108228486B
CN108228486B CN201710976334.6A CN201710976334A CN108228486B CN 108228486 B CN108228486 B CN 108228486B CN 201710976334 A CN201710976334 A CN 201710976334A CN 108228486 B CN108228486 B CN 108228486B
Authority
CN
China
Prior art keywords
secure
data
mode
memory device
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710976334.6A
Other languages
English (en)
Other versions
CN108228486A (zh
Inventor
李奎东
崔伯圭
金志元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108228486A publication Critical patent/CN108228486A/zh
Application granted granted Critical
Publication of CN108228486B publication Critical patent/CN108228486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

一种操作存储器系统的方法包括：在安全模式期间，在存储器系统的易失性存储器设备中设置安全区域，在安全模式期间将安全数据写入安全区域中，并且当在正常操作模式期间输入用于安全区域的写入命令时，防止写入操作发生以及生成错误信号。因此，将安全区域设置在易失性存储器设备中，使得可以防止黑客攻击和数据伪造。

Description

操作存储器系统的方法
技术领域
示例性实施例涉及操作存储器系统的方法，且更具体地涉及操作存储器系统的方法，包括在存储器设备中设置安全区域。
背景技术
为了防止黑客攻击存储器设备，在传统方法中，防火墙可以使用认证密钥阻止来自外部设备的恶意代码，或者疫苗程序可以防止安装恶意代码。
然而，当用户直接安装包括恶意代码的程序或未知的恶意代码由诸如诈骗短信的方法来安装时，可能不能保护存储器设备免受黑客攻击。因此，期望存储器系统或存储器设备防止由用户引起的黑客攻击。
发明内容
示例性实施例提供了一种操作存储器系统的方法，包括在易失性存储器设备中设置安全区域以防止黑客攻击和数据伪造。
根据示例性实施例，提供了操作存储器系统的方法。该方法包括当存储器系统正被引导时，由存储器系统的存储器控制器在引导过程的安全模式期间在存储器系统的易失性存储器设备中设置安全区域，由存储器控制器在安全模式期间将安全数据写入安全区域中，以及在结束引导过程之后，当易失性存储器设备在正常操作模式期间接收到用于安全区域的写入命令时，防止写入操作在易失性存储器设备中发生，并从易失性存储器设备生成错误信号。
根据示例性实施例，提供了操作存储器系统的方法。该方法包括由存储器系统的存储器控制器在安全模式期间在存储器系统的易失性存储器设备中设置安全区域，在安全模式期间由存储器控制器将安全数据写入安全区域，以及当存储器控制器在正常操作模式期间接收到用于安全区域的写入命令时，防止写入命令被发送到易失性存储器设备，并从存储器控制器生成第一错误信号。
根据示例性实施例，提供了操作存储器系统的方法。该方法包括当存储器系统正被引导时，由存储器系统的存储器控制器允许存储器系统的易失性存储器设备中的第一区域在引导过程的第一模式期间存储第一数据，以及在结束引导过程之后，当存储器系统被请求用于第一区域的写入操作时，防止写入操作在易失性存储器设备中发生，并生成第一错误信号。第一区域包括起始地址和结束地址。在加载操作系统(OS)之前操作第一模式。
根据操作存储器系统的方法，在安全模式中将安全区域设置在易失性存储器设备中。此外，安全区域是正常操作模式中的只读区域，使得数据不会写入安全区域中。因此，可以防止易失性存储器设备的黑客攻击和通过对易失性存储器设备异常访问的数据伪造。
附图说明
通过参考附图在其详细示例性实施例中进行描述，本实施例的上述和其它特征和优点将变得更加明显，在附图中：
图1是图示根据示例性实施例的存储器系统的框图；
图2是图示根据示例性实施例的引导图1的存储器系统的流程图；
图3是图示根据示例性实施例的图1的易失性存储器设备的框图；
图4是图示根据示例性实施例的图1的存储器系统的操作的框图；
图5是图示根据示例性实施例在安全模式和正常操作模式中图1的存储器系统的操作的流程图；
图6是图示根据其它示例性实施例的图1的存储器系统的操作的框图；
图7是图示根据示例性实施例在安全模式和验证模式中图1的存储器系统的操作的流程图；
图8是图示根据其它示例性实施例的图1的存储器系统的操作的框图；
图9是图示根据示例性实施例在安全模式和终止模式中图1的存储器系统的操作的流程图；
图10是图示根据其它示例性实施例在安全模式和终止模式中图1的存储器系统的操作的流程图；
图11是图示根据其它示例性实施例的图1的存储器系统的操作的框图；以及
图12是图示根据示例性实施例的包括存储器系统的计算系统的框图。
具体实施方式
将参考附图更全面地描述各种示例性实施例，在附图中示出了实施例。然而，本公开可以以许多不同的形式实施，并且不应被解释为限于本文所阐述的实施例。贯穿申请中相同的附图标记表示相同的元件。
将会理解，尽管本文可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应受这些术语的限制。除非另有说明，这些术语通常用于将一个元件与另一个元件区分开。因此，下面在说明书的一个部分中讨论的第一元件可以在本说明书的不同部分中被称为第二元件，而不脱离本发明的教导。此外，在权利要求中可以使用诸如“第一”和“第二”的术语来命名权利要求的元件，甚至认为特定的名称不用于结合说明书中的元件来描述。如本文所用，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
如所公开的技术领域中传统的，按照功能块、单元和/或模块在附图中描述并图示了特征和实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路物理地实现，其可以使用基于半导体的制造技术或其它制造技术来形成。在块、单元和/或模块由微处理器或类似器件实现的情况下，它们可以使用软件(例如，微代码)来编程，以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。可替代地，每个块、单元和/或模块可以由专用硬件或执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合来实现。此外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
图1是图示根据示例性实施例的存储器系统的框图。
参考图1，存储器系统可以包括存储器控制器100和易失性存储器设备200。存储器系统10可以进一步包括将存储器控制器100与易失性存储器设备200电连接的多条信号线。存储器系统10可以进一步包括非易失性存储器设备(如图6和图8中所示)。
易失性存储器设备200由存储器控制器100控制。例如，基于来自主机(未示出)的请求，存储器控制器100可将数据存储(例如，写入或编程)到易失性存储器设备200中，或者可以从易失性存储器设备200检索(例如，读取或读出)数据。此外，存储器控制器100可以向易失性存储器设备200输入地址。
虽然图中未示出，存储器控制器100可以连接到主机以与主机通信。可替代地，存储器控制器100可以被包括在主机中。
多条信号线可以包括命令传送线、地址传送线和数据输入/输出(I/O)线。信号线的至少一部分或全部可以被称为信道。
存储器控制器100可以通过命令传送线将命令信号CMD传送到易失性存储器设备200。存储器控制器100可以通过地址传送线将地址信号ADDR传送到易失性存储器设备200。存储器控制器100可以通过数据I/O线与易失性存储器设备200交换数据DQ。存储器控制器100可以响应于主机的请求，将数据DQ输出到易失性存储器设备200或从易失性存储器设备200接收数据DQ。
图2是图示根据示例性实施例的引导图1的存储器系统的流程图。
参考图1和图2，当存储器系统10引导(boot)时，可以执行存储器系统10的引导过程。存储器系统的引导过程可以包括上电自检步骤(步骤S10)、引导加载程序的步骤(步骤S20)、OS(操作系统)启动步骤(步骤S30)和完成引导过程的步骤(S40)。
一般来说，操作系统(OS)是管理计算机硬件和软件资源并为计算机程序提供共同服务的系统软件。通常，所有计算机程序(不包括固件)都要求操作系统运行。对于诸如输入和输出和存储器分配的硬件功能，操作系统充当程序和计算机硬件之间的中介，尽管应用代码通常由硬件直接执行，并且经常使系统调用OS功能或被它中断。操作系统可以在许多设备上找到，这些设备包含电子设备，诸如计算机、蜂窝电话或到Web服务器和超级计算机的视频游戏机。
在上电自检步骤(步骤S10)中，连接到存储器系统的存储器系统和设备进行自检。当存储器系统被引导时，测试连接到存储器系统的输入/输出设备、控制设备和存储设备以确定设备是否准确地操作。
在引导加载程序的步骤(步骤S20)中，准备加载OS的程序。引导加载程序可以包括加载OS的一个或多个程序。
在OS启动的步骤(步骤S30)中，使用引导加载程序开始OS的操作。OS可以存储在例如非易失性存储器设备中。
完成引导过程的步骤(S40)，完成引导过程，使得存储器系统准备好进行正常操作。正常操作(或正常操作模式)可以包括除测试操作、引导加载程序操作或OS启动操作之外的读取、写入、刷新、激活或预充电操作。
再次参考图1，存储器控制器100可以在安全模式中在易失性存储器设备200中设置安全区域SA。当存储器系统正被引导时，可以在加载OS之前执行安全模式。例如，当引导存储器系统时，可以在基本输入/输出系统(BIOS)级别期间执行安全模式。因此，“安全模式”可以指在完全加载OS之前的模式。在该模式期间，OS不在操作，并且因此无法经由操作OS执行与访问程序相关的黑客攻击。在一个实施例中，在安全模式期间允许对于安全区域SA的写入操作和读取操作。在某些实施例中，在正常操作模式中仅允许对于安全区域SA的读取操作。
可以在存储器系统电连接到网络和外部端口之前设置安全区域SA。例如，可以在加载OS之前设置安全区域SA。在加载OS之后，存储器系统可以电气地和逻辑地连接到网络和外部端口。
可以在上电自检步骤(步骤S10)和引导加载程序的步骤(步骤S20)中的一个步骤中设置安全区域SA。
例如，当存储器系统正被引导时，可以设置安全区域SA。例如，当存储器系统正被引导时，安全区域SA可以被设置在BIOS级别中。BIOS是处理存储器系统或包括存储器系统的计算系统的基本功能的程序。BIOS可以是软件层的最低层。应用软件可以基于BIOS级别进行操作。
图3是图示根据示例性实施例的图1的易失性存储器设备200的框图。
参考图3，易失性存储器设备200包括控制逻辑电路210、刷新控制电路215、地址寄存器220、存储体控制逻辑电路230、行地址多路复用器240、列地址锁存器250、行解码器、列解码器、存储器单元阵列、读出放大器单元、输入/输出(I/O)门控电路290和数据I/O缓冲器295。
存储器单元阵列可以包括多个存储体阵列，例如第一至第四存储体阵列280a、280b、280c和280d。行解码器可以包括多个存储体行解码器，例如分别连接到第一至第四存储体阵列280a、280b、280c和280d的第一至第四存储体行解码器260a、260b、260c和260d。列解码器可以包括多个存储体列解码器，例如分别连接到第一至第四存储体阵列280a、280b、280c和280d的第一至第四存储体列解码器270a、270b、270c和270d。读出放大器单元可以包括多个存储体读出放大器，例如分别连接到第一至第四存储体阵列280a、280b、280c和280d的第一至第四存储体读出放大器285a、285b、285c和285d。第一至第四存储体阵列280a至280d、第一至第四存储体行解码器260a至260d、第一至第四存储体列解码器270a至270d和第一至第四存储体读出放大器285a至285d可以分别形成第一至第四存储体。例如，第一存储体阵列280a、第一存储体行解码器260a、第一存储体列解码器270a和第一存储体读出放大器285a可以形成第一存储体；第二存储体阵列280b、第二存储体行解码器260b、第二存储体列解码器270b和第二存储体读出放大器285b可以形成第二存储体；第三存储体阵列280c、第三存储体行解码器260c、第三存储体列解码器270c和第三存储体读出放大器285c可以形成第三存储体；并且第四存储体阵列280d、第四存储体行解码器260d、第四存储体列解码器270d和第四存储体读出放大器285d可以形成第四存储体。尽管图3图示了包括四个存储体的易失性存储器设备200，但是在其它示例性实施例中，易失性存储器设备200可以包括任何数量的存储体。
地址寄存器220可以从存储器控制器(例如，图1中的存储器控制器100)接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器220可以将接收的存储体地址BANK_ADDR提供给存储体控制逻辑电路230，可以将接收的行地址ROW_ADDR提供给行地址多路复用器240，并且可以将接收的列地址COL_ADDR提供给列地址锁存器250。
存储体控制逻辑电路230可以响应于接收的存储体地址BANK_ADDR生成存储体控制信号。与接收的存储体地址BANK_ADDR对应的第一至第四存储体行解码器260a至260d中的一个可以响应于由存储体控制逻辑电路230生成的存储体控制信号而激活，并且与接收的存储体地址BANK_ADDR对应的第一至第四存储体列解码器270a至270d中的一个可以响应于由存储体控制逻辑电路230生成的存储体控制信号而激活。
刷新控制电路215可以响应于刷新命令生成刷新地址REF_ADDR。例如，刷新控制电路215可以包括刷新计数器，其被配置为将刷新地址REF_ADDR从存储器单元阵列的第一地址顺序地改变到存储器单元阵列的最后地址。
行地址多路复用器240可以从地址寄存器220接收行地址ROW_ADDR，并且可以从刷新控制电路215接收刷新地址REF_ADDR。行地址多路复用器240可选择性地输出行地址ROW_ADDR或刷新地址REF_ADDR。从行地址多路复用器240输出的行地址(例如，行地址ROW_ADDR或刷新地址REF_ADDR)可以被施加到第一至第四存储体行解码器260a至260d。
第一至第四存储体行解码器260a至260d中的激活的一个存储体行解码器可解码从行地址多路复用器240输出的行地址，并且可激活与行地址对应的字线。例如，激活的存储体行解码器可以将字线驱动电压施加到与行地址对应的字线。
列地址锁存器250可以从地址寄存器220接收列地址COL_ADDR，并且可以临时存储接收的列地址COL_ADDR。列地址锁存器250可将临时存储或接收的列地址COL_ADDR施加到第一至第四存储体列解码器270a至270d。
第一至第四存储体列解码器270a至270d中激活的一个存储体列解码器可解码从列地址锁存器250输出的列地址COL_ADDR'，并且可以控制I/O门控电路290输出与列地址COL_ADDR'对应的数据。
I/O门控电路290可以包括用于门控I/O数据的电路。例如，虽然未示出，但是I/O门控电路290可以包括输入数据掩码逻辑，用于存储从第一至第四存储体阵列280a至280d输出的数据的读取数据锁存器，以及用于将数据写入到第一至第四存储体阵列280a至280d的写入驱动器。
要从第一至第四存储体阵列280a至280d中的一个存储体阵列读取的数据可以由耦合到一个存储体阵列的读出放大器读出，并且可以存储在读取数据锁存器中。存储在读取数据锁存器中的数据可以经由数据I/O缓冲器295和数据总线(或数据终端)DQ被提供给存储器控制器。可以从存储器控制器向数据I/O缓冲器295提供要写入第一至第四存储体阵列280a至280d中的一个存储体阵列的经由数据终端DQ接收的数据。提供给数据I/O缓冲器295的经由数据终端DQ接收的数据可以经由写入驱动器写入到一个存储体阵列。
控制逻辑电路210可以控制易失性存储器设备200的操作。例如，控制逻辑电路210可以生成用于易失性存储器设备200执行写入操作或读取操作的控制信号。控制逻辑电路210可以包括解码从存储器控制器接收的命令CMD的命令解码器211和设置易失性存储器设备200的操作模式的模式寄存器212。例如，命令解码器211可以通过解码写入使能信号(例如/WE)、行地址选通信号(例如/RAS)、列地址选通信号(例如/CAS)、芯片选择信号(例如/CS)等生成与命令CMD对应的控制信号。控制逻辑电路210可以进一步以同步方式接收用于操作易失性存储器设备200的时钟信号(例如，CLK)和时钟使能信号(例如/CKE)。
图4是图示根据示例性实施例的图1的存储器系统的操作的框图。图5是图示根据示例性实施例在安全模式和正常操作模式中图1的存储器系统的操作的流程图。
参考图1、图4和图5，存储器控制器100可以包括安全模式控制器110。安全模式控制器110在易失性存储器设备200中设置安全区域SA。
易失性存储器设备200的控制逻辑电路210可以包括命令解码器211、模式寄存器212和安全数据控制器213。命令解码器211解码从存储器控制器100接收的命令CMD。模式寄存器212设置易失性存储器设备200的操作模式。安全数据控制器213禁止对安全区域SA的写入操作。
在本示例性实施例中，安全数据控制器213可以是功能块和逻辑块，而不是物理块。
模式寄存器212可以存储与安全区域SA对应的安全区域设置信息。例如，安全模式控制器110可以使用模式寄存器设置信号MRS将安全区域设置信息存储在模式寄存器212中。例如，模式寄存器设置信号MRS可以是隐藏的模式寄存器设置信号。
当在正常操作模式中输入用于安全区域SA的写入命令时，安全数据控制器213不会操作写入操作，并且可以生成第一错误信号ES1。例如，安全数据控制器213可以向存储器控制器100的安全模式控制器110发送第一错误信号ES1。
在示例实施例中，当安全模式控制器110在正常操作期间从安全数据控制器213接收第一错误信号ES1时，存储器控制器100可以向主机发送第一错误信号ES1。在示例实施例中，当在正常操作期间对于安全区域SA请求易失性存储器设备200的写入操作时，存储器控制器100可以向主机发送第二错误信号ES2。在这种情况下，存储器控制器100可以不向易失性存储器设备200发送写入命令。
参考图5，安全模式S100可以包括安全模式进入的步骤(步骤S110)、分配安全区域的步骤(步骤S120)、写入安全数据的步骤(步骤S130)和安全模式退出步骤(步骤S140)。
在开始安全模式(步骤S110)(其例如可以处于设备上电时)之后，在易失性存储器设备200中设置安全区域SA(步骤S120)。
例如，安全区域SA可以通过安全区域SA的起始地址和安全区域SA的结束地址来设置。
例如，可以通过策略来设置安全区域SA的大小，使得安全区域SA的大小不超过预定的限制。可以将安全区域SA的大小的预定限制设置为相对于易失性存储器设备200的总存储器大小的百分比。
将安全数据写入安全区域SA中(步骤S130)。例如，安全数据可以包括OS的内核和用户数据中的至少一个。例如，安全数据可以包括基本应用的头文件。在一些实施例中，安全数据是安全的，因为其在如下时间写入：在安全模式期间，例如在OS启动完成之前，并且因此在设备到网络的任何逻辑连接之前。因此，由于将安全数据写入安全区域SA的启动过程中的阶段，安全数据不能被黑客攻击。此外，由于本文所述的安全协议(例如，完成启动之后的写入防止)，安全数据在正常操作期间保持安全。
例如，安全数据可以是存储在非易失性存储器设备中的原始安全数据的复制数据。例如，安全数据可以是存储在只读存储器(ROM)中的原始安全数据的复制数据。例如，安全数据可以是存储在非易失性存储器设备中的原始安全数据的复制数据。例如，非易失性存储器设备可以是固态驱动设备。
在将安全数据写入安全区域SA之后，终止安全模式(步骤S140)。例如，这可能发生在OS启动完成之后并作为OS启动完成的结果。
当终止安全模式时，存储器系统可以在正常操作模式S200中操作。
在正常操作模式S200中，允许在除了安全区域SA之外的区域中的数据的写入操作和读取操作。然而，在正常操作模式S200中，不允许对安全区域SA中的数据的写入操作。在正常操作模式S200中，只允许在安全区域SA中的数据的读取操作。因此，在一些实施例中，安全模式在本文被描述为相对于安全区域的写入允许模式，并且正常操作模式被描述为相对于安全区域的写入防止模式。
当输入对安全区域SA的写入命令时(步骤S210)，写入操作不在易失性存储器设备200中操作(步骤S220)。
此外，当输入用于安全区域SA的写入命令时，第一错误信号ES1由易失性存储器设备200的控制逻辑电路210生成并发送到存储器控制器100(步骤S230)。
图6是图示根据其它示例性实施例的图1的存储器系统的操作的框图。图7是图示根据示例性实施例在安全模式S100和验证模式S300中图1的存储器系统的操作的流程图。
参考图4、图5、图6和图7，存储器系统包括存储器控制器100和由存储器控制器100控制的易失性存储器设备200。易失性存储器设备200包括安全区域SA。存储器系统可以进一步包括附加存储器设备300。在本示例性实施例中，附加存储器设备300可以是非易失性存储器设备300。
存储器控制器100可以包括安全模式控制器110。安全模式控制器110在易失性存储器设备200中设置安全区域SA。
易失性存储器设备200可以包括控制逻辑电路210。易失性存储器设备200的控制逻辑电路210可以包括命令解码器211、模式寄存器212和安全数据控制器213。命令解码器211解码从存储器控制器100接收的命令CMD。模式寄存器212设置易失性存储器设备200的操作模式。安全数据控制器213禁止对安全区域SA的写入操作。
存储器控制器100可以进一步包括安全数据验证器120。安全数据验证器120操作存储器系统的验证操作S300。安全数据验证器120可以接收在易失性存储器设备200的安全区域SA中存储的安全数据SD以及在非易失性存储器设备300中存储的原始安全数据OSD。在存储器系统10的制造期间，或在操作系统的安装期间，可以存储非易失性存储器设备300的原始安全数据OSD。安全数据验证器120可以确定安全数据SD和原始安全数据OSD是否彼此相同。
当安全数据SD和原始安全数据OSD彼此不同时，安全数据验证器120可以生成错误信号ES(例如，第三错误信号ES3)。安全数据验证器120可以向主机发送错误信号ES。
在本示例性实施例中，安全数据验证器120可以是功能块和逻辑块，而不是特定的物理块。
参考图7，安全模式S100可以包括安全模式进入的步骤(步骤S110)、分配安全区域的步骤(步骤S120)、写入安全数据的步骤(步骤S130)和安全模式退出步骤(步骤S140)。
当安全模式开始时(步骤S110)，在易失性存储器设备200中设置安全区域SA(步骤S120)。
将安全数据写入安全区域SA中(步骤S130)。
当将安全数据写入安全区域SA中时，终止安全模式(步骤S140)。
当终止安全模式时，存储器系统可以在正常操作模式S200中操作。在正常操作模式S200中，存储器系统可以在验证模式S300中操作。
在验证模式S300中，将存储在安全区域SA中的安全数据SD和作为安全数据SD的原始数据并存储在非易失性存储器设备300中的原始安全数据OSD进行比较(步骤S310)。
在验证模式S300中，当安全数据SD和原始安全数据OSD彼此不同时，生成错误信号ES并将其发送到主机(步骤S320)。例如，存储器控制器100可以向主机发送第三错误信号ES3。
原始安全数据OSD可以是当引导存储器系统或包括存储器系统的计算系统时不应该被黑客攻击或恶意代码改变的数据。
在安全区域SA中保护安全数据SD不被改变。因此，如果安全数据SD和原始安全数据OSD彼此不同，则可以确定原始安全数据OSD被改变。因此，存储器控制器100向主机发送第三错误信号ES3。
此外，如果安全区域SA中的安全数据SD未被适当地保护，则安全数据SD和原始安全数据OSD可能彼此不同。因此，存储器控制器100向主机发送第三错误信号ES3。
在本示例性实施例中，验证模式S300可以周期性地操作。例如，验证模式S300可以以预定的验证周期周期性地操作。
图8是图示根据其它示例性实施例的图1的存储器系统的操作的框图。图9是图示根据示例性实施例在安全模式S100和终止模式S400中图1的存储器系统的操作的流程图。
参考图4、图5、图8和图9，存储器系统10包括存储器控制器100和由存储器控制器100控制的易失性存储器设备200。易失性存储器设备200包括安全区域SA。存储器系统10可以进一步包括附加存储器设备300。在本示例性实施例中，附加存储器设备300可以是非易失性存储器设备300。
存储器控制器100可以包括安全模式控制器110。安全模式控制器110在易失性存储器设备200中设置安全区域SA。
易失性存储器设备200的控制逻辑电路210可以包括命令解码器211、模式寄存器212和安全数据控制器213。命令解码器211解码从存储器控制器100接收的命令CMD。模式寄存器212设置易失性存储器设备200的操作模式。安全数据控制器213禁止对安全区域SA的写入操作。
存储器控制器100可以进一步包括安全数据验证器120。安全数据验证器120在存储器系统10的终止操作S400中操作安全数据的验证。当接收到存储器系统的终止命令时，安全数据验证器120可以接收在易失性存储器设备200的安全区域SA中存储的安全数据SD以及在非易失性存储器设备300中存储的原始安全数据OSD。非易失性存储器设备300的原始安全数据OSD可以在制造存储器系统10期间被存储。安全数据验证器120可以确定安全数据SD和原始安全数据OSD是否彼此相同。
当安全数据SD和原始安全数据OSD彼此不同时，安全数据验证器120可以将原始安全数据OSD确定为错误安全数据。当安全数据SD和原始安全数据OSD彼此不同时，原始安全数据OSD可以在终止存储器系统之前通过安全数据SD重写。
在本示例性实施例中，安全数据验证器120可以是功能块和逻辑块，而不是物理块。
参考图9，安全模式S100可以包括安全模式进入步骤(步骤S110)、分配安全区域的步骤(步骤S120)、写入安全数据的步骤(步骤S130)和安全模式退出步骤(步骤S140)。
当安全模式开始时(步骤S110)，在易失性存储器设备200中设置安全区域SA(步骤S120)。
将安全数据写入安全区域SA中(步骤S130)。
当将安全数据写入安全区域SA中时，终止安全模式(步骤S140)。
当终止安全模式S100时，存储器系统可以在正常操作模式S200中操作。当用户运行终止命令以终止正常操作模式S200时，存储器系统可以在终止模式S400中操作。
在终端模式S400中，将存储在安全区域SA中的安全数据SD和作为安全数据SD的原始数据并存储在非易失性存储器设备300中的原始安全数据OSD进行比较(步骤S410)。
在终止模式S400中，当安全数据SD和原始安全数据OSD彼此不同时，在终止存储器系统之前，非易失性存储器设备300的原始安全数据OSD可通过安全数据SD重写(步骤S420)。
原始安全数据OSD可以是当存储器系统或包括存储器系统的计算系统被引导时不应该被黑客攻击或恶意代码改变的数据。
在安全区域SA中保护安全数据SD不被改变。因此，如果安全数据SD和原始安全数据OSD彼此不同，则可以确定原始安全数据OSD被改变。因此，存储器控制器100用安全数据SD重写原始安全数据OSD，使得可以恢复原始安全数据OSD。
根据本示例性实施例，在易失性存储器设备200中设置安全区域SA，安全区域SA是正常操作模式中的只读区域，使得在正常操作模式中不允许对安全区域SA的写入数据。因此，可以防止对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
此外，当安全数据SD和原始安全数据OSD在验证模式中彼此不同时，将错误信号ES发送到主机。因此，用户可能会注意到对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
此外，当安全数据SD和原始安全数据OSD在终止模式中彼此不同时，原始安全数据OSD通过安全数据SD重写。因此，当重新引导存储器系统时，可以防止由于对易失性存储器设备200的黑客攻击或者通过对易失性存储器设备200异常访问的数据伪造造成的损坏。
图10是图示根据其它示例性实施例在安全模式和终止模式中图1的存储器系统的操作的流程图。
根据本示例性实施例的操作存储器系统的方法除了终止模式S400A之外基本上与参考图1至图9说明的操作先前示例性实施例的存储器系统的方法相同。因此，相同的附图标记将用于指代与图1至图9的先前示例性实施例中描述的部分相同或相似的部分，并且关于上述要素的任何重复说明将被省略。
参考图4、图5、图6、图8和图10，存储器系统10包括存储器控制器100、由存储器控制器100控制的易失性存储器设备200和非易失性存储器设备300。易失性存储器设备200包括安全区域SA。存储器控制器100可以进一步包括安全数据验证器120。安全数据验证器120在存储器系统的终止模式S400A中进行对安全数据的验证。当接收到存储器系统的终止命令时，安全数据验证器120可以接收在易失性存储器设备200的安全区域SA中存储的安全数据SD和在非易失性存储器设备300中存储的原始安全数据OSD。在存储器系统10的制造期间可以存储非易失性存储器设备300的原始安全数据OSD。安全数据验证器120可以确定安全数据SD和原始安全数据OSD是否彼此相同。
当安全数据SD和原始安全数据OSD彼此不同时，安全数据验证器120可以将原始安全数据OSD确定为错误安全数据。当安全数据SD和原始安全数据OSD彼此不同时，停止存储器系统的终止操作，生成误差信号ES，并将错误信号ES发送到主机。
在本示例性实施例中，安全数据验证器120可以是功能块和逻辑块，而不是物理块。
参考图10，当终止安全模式S100时，存储器系统可以在正常操作模式S200中操作。当用户运行终止命令以终止正常操作模式S200时，存储器系统可以在终止模式S400A中操作。
在终止模式S400A中，将存储在安全区域SA中的安全数据SD和作为安全数据SD的原始数据并存储在非易失性存储器设备300中的原始安全数据OSD进行比较(步骤S410)。
在终止模式S400A中，当安全数据SD和原始安全数据OSD彼此不同时，可以停止存储器系统的终止操作(步骤S430)。
在终止模式S400A中，当安全数据SD和原始安全数据OSD彼此不同时，生成错误信号ES并将其发送到主机(步骤S440)。例如，存储器控制器100可以向主机发送第三错误信号ES3。
根据本示例性实施例，在易失性存储器设备200中设置安全区域SA，安全区域SA是正常操作模式中的只读区域，使得在正常操作模式中不允许对安全区域SA的写入数据。因此，可以防止对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
此外，当安全数据SD和原始安全数据OSD在验证模式中彼此不同时，将错误信号ES发送到主机。因此，用户可能会注意到对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
此外，当安全数据SD和原始安全数据OSD在终止模式中彼此不同时，停止存储器系统的终止操作，并将错误信号ES发送到主机。因此，用户可能会注意到对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
图11是图示根据其它示例性实施例的图1的存储器系统的操作的框图。
根据本示例性实施例的操作存储器系统的方法除了在存储器控制器中操作正常操作模式之外基本上与参考图1至图9说明的操作先前示例性实施例的存储器系统的方法相同。因此，相同的附图标记将用于指代与图1至图9的先前示例性实施例中描述的部分相同或相似的部分，并且关于上述要素的任何重复说明将被省略。
参考图11，存储器控制器100可以包括安全模式控制器110A。安全模式控制器110A在易失性存储器设备200中设置安全区域SA。
在本示例性实施例中，安全模式控制器110A可以用作图4的安全模式控制器110和安全数据控制器213二者。
在本示例性实施例中，安全模式控制器110A可以是功能块和逻辑块，而不是物理块。
当在正常操作模式中输入用于安全区域SA的写入命令时，安全模式控制器110A可以不操作写入操作，并且可以生成错误信号ES(例如，图4中的第二错误信号ES2)。安全模式控制器110A可以向主机发送第二错误信号ES2。在示例实施例中，当在正常操作期间针对安全区域SA请求易失性存储器设备200的写入操作时，存储器控制器100的安全模式控制器110A可以向主机发送第二错误信号ES2。在这种情况下，安全模式控制器110A可以不向易失性存储器设备200发送写入命令。
根据本示例性实施例，在易失性存储器设备200中设置安全区域SA，安全区域SA是正常操作模式中的只读区域，使得不允许在正常操作模式中对安全区域SA的写入数据。因此，可以防止对易失性存储器设备200的黑客攻击和通过对易失性存储器设备200异常访问的数据伪造。
图12是图示根据示例性实施例的包括存储器系统的计算系统的框图。
参考图12，计算系统1000包括处理器1100、系统控制器1200和存储器系统1300。计算系统1000可以进一步包括输入设备1400、输出设备1500和存储设备1600。
存储器系统1300包括一个或多个存储器设备1340和用于控制一个或多个存储器设备1340的存储器控制器1320。一个或多个存储器设备1340可以包括至少一个易失性存储器设备。存储器控制器1320可以包括在系统控制器1200中。易失性存储器设备1340、存储器控制器1320和存储器系统1300可以基于根据所公开的示例性实施例的方法来操作。
处理器1100可以执行各种计算功能，诸如执行用于执行特定计算或任务的特定软件指令。处理器1100可以经由处理器总线连接到系统控制器1200。系统控制器1200可以经由扩展总线连接到输入设备1400、输出设备1500和存储设备1600。这样，处理器1100可以使用系统控制器1200来控制输入设备1400、输出设备1500和存储设备1600。
上述实施例可以用于存储器设备或包括存储器设备的系统，诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、摄像机、数字电视机、机顶盒、音乐播放器、便携式游戏机、导航设备、个人计算机(PC)、服务器计算机、工作站、平板计算机、膝上型计算机、智能卡、打印机、可穿戴系统、物联网(IoT)系统、虚拟现实(VR)系统、增强现实(AR)系统等。
前述是示例性实施例的说明，而不应被解释为对其的限制。虽然已经描述了几个示例性实施例，但是本领域技术人员将容易地理解，在实质上不脱离本公开的新颖教导和优点的情况下，在示例性实施例中可以进行许多修改。因此，所有这些修改旨在被包括在如权利要求中所限定的本公开的范围内。因此，应当理解，前述内容是各种示例性实施例的说明，并且不应被解释为限于所公开的具体示例性实施例，并且对所公开的示例性实施例以及其它示例性实施例的修改旨在被包括在所附权利要求的范围内。

Claims (18)

1.一种操作存储器系统的方法，所述方法包括：
当所述存储器系统正被引导时：
由所述存储器系统的存储器控制器，在引导过程的安全模式期间在所述存储器系统的易失性存储器设备中设置安全区域；
由所述存储器控制器在安全模式期间将安全数据写入所述安全区域中；以及
在结束所述引导过程之后，当所述易失性存储器设备在正常操作模式期间接收用于所述安全区域的写入命令时，防止写入操作在所述易失性存储器设备中发生，从所述易失性存储器设备生成错误信号，并将所述错误信号发送到所述存储器控制器。
2.根据权利要求1所述的方法，其中在所述存储器系统电连接到网络和外部端口之前执行设置所述安全区域。
3.根据权利要求2所述的方法，其中当所述存储器系统正被引导时，在BIOS(基本输入/输出系统)级别中执行设置所述安全区域。
4.根据权利要求1所述的方法，其中通过所述安全区域的起始地址和所述安全区域的结束地址来执行设置所述安全区域。
5.根据权利要求1所述的方法，其中由所述存储器控制器的安全模式控制器执行设置所述安全区域，以及
其中由所述易失性存储器设备的控制逻辑电路的安全数据控制器执行防止所述写入操作，以及生成所述错误信号。
6.根据权利要求5所述的方法，进一步包括：
由所述安全模式控制器，使用模式寄存器设置(MRS)信号将与所述安全区域对应的安全区域设置信息存储在所述易失性存储器设备的控制逻辑电路的模式寄存器中。
7.一种操作存储器系统的方法，所述方法包括：
由所述存储器系统的存储器控制器在安全模式期间在所述存储器系统的易失性存储器设备中设置安全区域；
由所述存储器控制器在所述安全模式期间将安全数据写入所述安全区域中；
当所述存储器控制器在正常操作模式期间接收用于所述安全区域的写入命令时，防止所述写入命令被发送到所述易失性存储器设备并从所述存储器控制器生成第一错误信号；
在验证模式期间，将存储在所述安全区域中的所述安全数据与作为所述安全数据的原始数据的原始安全数据进行比较；以及
在所述验证模式期间，当所述安全数据和所述原始安全数据彼此不同时，从所述存储器控制器生成第二错误信号。
8.根据权利要求7所述的方法，其中所述验证模式周期性地操作。
9.根据权利要求7所述的方法，其中所述原始安全数据存储在所述存储器系统的非易失性存储器设备中。
10.根据权利要求7所述的方法，进一步包括：
在终止模式期间，将存储在所述安全区域中的所述安全数据与所述原始安全数据进行比较；以及
在所述终止模式期间，当所述安全数据和所述原始安全数据彼此不同时，用所述安全数据重写所述原始安全数据。
11.根据权利要求10所述的方法，其中所述原始安全数据存储在所述存储器系统的非易失性存储器设备中。
12.根据权利要求7所述的方法，进一步包括：
在终止模式期间，将存储在所述安全区域中的所述安全数据与所述原始安全数据进行比较；以及
在所述终止模式期间，当所述安全数据和所述原始安全数据彼此不同时，停止终止操作并从所述存储器控制器生成第二错误信号。
13.根据权利要求7所述的方法，其中所述安全数据包括操作系统(OS)的内核、用户数据和基本应用的头文件中的至少一个。
14.一种操作存储器系统的方法，所述方法包括：
当所述存储器系统正被引导时，由所述存储器系统的存储器控制器允许所述存储器系统的易失性存储器设备中的第一区域在引导过程的第一模式期间存储第一数据；以及
在结束所述引导过程之后，当所述存储器系统请求用于所述第一区域的写入操作时，防止所述写入操作在所述易失性存储器设备中发生，从所述易失性存储器设备生成第一错误信号，并将所述第一错误信号发送到所述存储器控制器，
其中所述第一区域包括起始地址和结束地址，以及
其中在加载操作系统(OS)之前操作所述第一模式。
15.根据权利要求14所述的方法，其中防止所述写入操作包括不从所述存储器控制器向所述易失性存储器设备发送写入命令。
16.根据权利要求14所述的方法，进一步包括：
在第二模式期间将存储在所述第一区域中的所述第一数据与存储在所述存储器系统的非易失性存储器设备中的第二数据进行比较；以及
当所述第一数据和所述第二数据彼此不同时，从所述存储器控制器生成第二错误信号，
其中所述第二模式是正常操作模式。
17.根据权利要求16所述的方法，当所述第一数据和所述第二数据彼此不同时，进一步包括将所述第一数据重写到所述非易失性存储器设备。
18.根据权利要求16所述的方法，其中周期性地执行所述比较。
CN201710976334.6A 2016-12-09 2017-10-19 操作存储器系统的方法 Active CN108228486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160167619A KR20180066601A (ko) 2016-12-09 2016-12-09 메모리 시스템의 구동 방법
KR10-2016-0167619 2016-12-09

Publications (2)

Publication Number Publication Date
CN108228486A CN108228486A (zh) 2018-06-29
CN108228486B true CN108228486B (zh) 2023-06-06

Family

ID=62490144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710976334.6A Active CN108228486B (zh) 2016-12-09 2017-10-19 操作存储器系统的方法

Country Status (3)

Country Link
US (1) US10725845B2 (zh)
KR (1) KR20180066601A (zh)
CN (1) CN108228486B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10768831B2 (en) * 2018-12-28 2020-09-08 Micron Technology, Inc. Non-persistent unlock for secure memory
JP7115351B2 (ja) * 2019-02-13 2022-08-09 オムロン株式会社 制御装置
US11243831B2 (en) * 2019-07-15 2022-02-08 Micron Technology, Inc. Reset and replay of memory sub-system controller in a memory sub-system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN103578555A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 非易失性存储器、其的读取方法和包括其的存储系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986052B1 (en) * 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
US7424601B2 (en) 2004-07-07 2008-09-09 Yongyong Xu Methods and systems for running multiple operating systems in a single mobile device
US8332653B2 (en) 2004-10-22 2012-12-11 Broadcom Corporation Secure processing environment
US7412579B2 (en) * 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
US7496727B1 (en) 2005-12-06 2009-02-24 Transmeta Corporation Secure memory access system and method
WO2009138928A1 (en) * 2008-05-13 2009-11-19 Nxp B.V. Secure direct memory access
US8850562B2 (en) 2010-02-22 2014-09-30 Microsoft Corporation Authorization logic in memory constrained security device
KR20120092222A (ko) * 2011-02-11 2012-08-21 삼성전자주식회사 보안 부팅 방법 및 보안 부트 이미지 생성 방법
US8631212B2 (en) 2011-09-25 2014-01-14 Advanced Micro Devices, Inc. Input/output memory management unit with protection mode for preventing memory access by I/O devices
US8925098B2 (en) 2012-11-15 2014-12-30 Elwha Llc Data security and access tracking in memory
WO2014177904A1 (en) * 2013-04-29 2014-11-06 Freescale Semiconductor, Inc. Memory controller
WO2016073411A2 (en) * 2014-11-03 2016-05-12 Rubicon Labs, Inc. System and method for a renewable secure boot
CN105868125B (zh) 2015-01-23 2018-10-19 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN103578555A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 非易失性存储器、其的读取方法和包括其的存储系统

Also Published As

Publication number Publication date
US20180165223A1 (en) 2018-06-14
KR20180066601A (ko) 2018-06-19
US10725845B2 (en) 2020-07-28
CN108228486A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN110032405B (zh) 系统开机码存储器管理方法、存储器装置与应用其的电子系统
US9836415B2 (en) Buffer device, method and apparatus for controlling access to internal memory
US7234081B2 (en) Memory module with testing logic
EP3444723B1 (en) Shared nonvolatile memory architecture
US8843732B2 (en) Mechanism for detecting a no-processor swap condition and modification of high speed bus calibration during boot
US8086839B2 (en) Authentication for resume boot path
US10229018B2 (en) System and method for data restore flexibility on dual channel NVDIMMs
US20170168747A1 (en) Intelligent memory support for platform reset operation
US10339333B2 (en) Method and apparatus for controlling application to access memory
TW201224918A (en) Providing platform independent memory logic
US20220229748A1 (en) Nonvolatile memory devices, systems and methods for fast, secure, resilient system boot
CN108228486B (zh) 操作存储器系统的方法
US11003461B2 (en) Boot process security self-check system
US12013946B2 (en) Baseboard memory controller (BMC) reliability availability and serviceability (RAS) driver firmware update via basic input/output system (BIOS) update release
US8103862B2 (en) Self test initialization
US11307785B2 (en) System and method for determining available post-package repair resources
US20080195893A1 (en) A repairable semiconductor memory device and method of repairing the same
US7836219B1 (en) System and method for authentication of embedded RAID on a host RAID card
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US11328786B2 (en) Memory module storing test pattern information, computer system comprising the same, and test method thereof
WO2007098642A1 (en) MECHANlSM FOR ACCESS CONTROL OF COMPUTING SYSTEM IN PRE-OS STAGE
US20210232405A1 (en) Circuit and register to prevent executable code access
US7278015B2 (en) Methods and devices for DRAM initialization
WO2007000670A1 (en) Information updating method, program for the same and information processing unit
KR20210042192A (ko) 반도체 메모리 장치, 전자 장치, 및 그것의 설정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant