CN108172178B - 时序控制器的供电电路、液晶显示装置 - Google Patents
时序控制器的供电电路、液晶显示装置 Download PDFInfo
- Publication number
- CN108172178B CN108172178B CN201711332493.9A CN201711332493A CN108172178B CN 108172178 B CN108172178 B CN 108172178B CN 201711332493 A CN201711332493 A CN 201711332493A CN 108172178 B CN108172178 B CN 108172178B
- Authority
- CN
- China
- Prior art keywords
- voltage
- channel
- switch
- output
- gating unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种时序控制器的供电电路，其包括电源管理芯片和上电顺序控制模块，所述电源管理芯片用于向时序控制器提供第一电压和第二电压，其中，所述上电顺序控制模块用于选择控制所述第一电压和所述第二电压输入到所述时序控制器的先后顺序。本发明还公开了包含如上所述的时序控制器的供电电路的液晶显示装置。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种时序控制器的供电电路，还涉及一种液晶显示装置。
背景技术
液晶显示装置(LCD)是利用夹在液晶分子上电场强度的变化，改变液晶分子的取向控制透光的强弱来显示图像。目前，液晶显示装置由于其具有的重量轻、体积小、厚度薄的特点，已广泛地被用在各种大中小尺寸的终端显示设备中。
现有技术的液晶显示装置主要包括显示面板(LCD Panel)、源极驱动器(SourceIC)、栅极驱动器(Gate IC)和时序控制器(Tcon IC)。所述时序控制器用于向所述源极驱动器和所述栅极驱动器提供时序控制信号，并且向所述源极驱动器发送待显示的数据信号，所述源极驱动器用于向所述显示面板提供数据信号，所述栅极驱动器用于向所述显示面板提供扫描信号。
时序控制器是一种大规模集成电路，其中的ARM、DSP、FPGA等处理器运行速度越来越快，相同工艺条件下消耗的功率也越来越大。为了降低功耗，这些处理器都会采用几种不同的供电电压，时钟频率比较高的内核采用低电压的内核电源(Core Power)供电，一般为1.2V；而时钟频率比较低的外围接口则采用高电压供电，一般为3.3V。
在多电源电子系统中，IC芯片集成度提高，复杂度及数量也大大增加。为保证多电源电子系统正常上电，并能正常稳定可靠的工作，必须对电源上电时序进行控制。现有技术中，时序控制器的多种工作电压由电源管理芯片(Power Management IC)提供，电源管理芯片提供的多种工作电压的输出具有固定的顺序，例如，电源管理芯片设计为先输出1.2V再输出3.3V的工作电压，则该电源管理芯片适用于要求1.2V的工作电压先上电而3.3V的工作电压后上电的时序控制器。假如时序控制器要求3.3V的工作电压先上电而1.2V的工作电压后上电，则以上的电源管理芯片不再使用，此时需要重新设计电源管理芯片，使其能够先输出3.3V再输出1.2V的工作电压。即，现有技术中，具有固定输出顺序的电源管理芯片无法同时应用于上电顺序需求不同的时序控制器，降低了电源管理芯片的通用性。
发明内容
鉴于现有技术存在的不足，本发明提供了一种时序控制器的供电电路，对于具有固定输出顺序的电源管理芯片，所述供电电路可以根据需要调整电源管理芯片输出的工作电压输入到时序控制器的先后顺序，提高了电源管理芯片的通用性。
为了达到上述的目的，本发明采用了如下的技术方案：
一种时序控制器的供电电路，其中，包括电源管理芯片和上电顺序控制模块，所述电源管理芯片用于向时序控制器提供第一电压和第二电压，所述上电顺序控制模块用于选择控制所述第一电压和所述第二电压输入到所述时序控制器的先后顺序。
具体地，所述电源管理芯片包括用于输出第一电压的第一输出端和用于输出第二电压的第二输出端，所述时序控制器包括用于接收第一电压的第一输入端和用于接收第二电压的第二输入端；所述上电顺序控制模块包括第一选通单元和第二选通单元；其中，
所述第一选通单元设置在所述第一输出端和所述第一输入端之间，所述第一选通单元包括第一直通通道和第一开关通道；所述第一直通通道和所述第一开关通道择一地连接在所述第一输出端和所述第一输入端之间，并且所述第一开关通道受控于所述第二输出端输出的第二电压；当所述第一选通单元选择为第一直通通道时，所述第一输出端输出的第一电压直接连通到所述第一输入端；当所述第一选通单元选择为第一开关通道时，在所述第二输出端输出所述第二电压之后，所述第一开关通道连通，将所述第一电压连通到所述第一输入端；
所述第二选通单元设置在所述第二输出端和所述第二输入端之间，所述第二选通单元包括第二直通通道和第二开关通道；所述第二直通通道和所述第二开关通道择一地连接所述第二输出端和所述第二输入端之间，并且所述第二开关通道受控于所述第一输出端输出的第一电压；当所述第二选通单元选择为第二直通通道时，所述第二输出端输出的第二电压直接连通到所述第二输入端；当所述第二选通单元选择为第二开关通道时，在所述第一输出端输出的第一电压之后，所述第二开关通道连通，将所述第二电压连通到所述第二输入端；
其中，当所述第一选通单元选择为第一直通通道时，所述第二选通单元选择为第二开关通道；当所述第一选通单元选择为第一开关通道时，所述第二选通单元选择为第二直通通道。
具体地，所述第一选通单元还包括与所述第一输出端连接的第一单刀双掷开关以及与所述第一输入端连接的第二单刀双掷开关，所述第一单刀双掷开关和所述第二单刀双掷开关用于选择将所述第一直通通道或所述第一开关通道连接在所述第一输出端和所述第一输入端之间；所述第二选通单元还包括与所述第二输出端连接的第三单刀双掷开关以及与所述第二输入端连接的第四单刀双掷开关，所述第三单刀双掷开关和所述第四单刀双掷开关用于选择将所述第二直通通道或所述第二开关通道连接在所述第二输出端和所述第二输入端之间。
具体地，所述上电顺序控制模块还包括第一控制单元和第二控制单元；其中，所述第一控制单元连接在所述第一开关通道和所述第二输出端之间；当所述第一选通单元选择为第一开关通道时，所述第一控制单元接收所述第二输出端输出的第二电压，生成第一开关信号发送到所述第一开关通道，控制所述第一开关通道连通；所述第二控制单元连接在所述第二开关通道和所述第一输出端之间；当所述第二选通单元选择为第二开关通道时，所述第二控制单元接收所述第一输出端输出的第一电压，生成第二开关信号发送到所述第二开关通道，控制所述第二开关通道连通。
具体地，所述第一直通通道包括第一连接电阻，当所述第一选通单元选择为第一直通通道时，所述第一连接电阻的第一端电性连接到所述第一输出端，所述第一连接电阻的第二端电性连接到所述第一输入端；所述第一开关通道包括第一PMOS晶体管，当所述第一选通单元选择为第一开关通道时，所述第一PMOS晶体管的源极电性连接到所述第一输出端，漏极电性连接到所述第一输入端，栅极电性连接到所述第一控制单元；
所述第二直通通道包括第二连接电阻，当所述第二选通单元选择为第二直通通道时，所述第二连接电阻的第一端电性连接到所述第二输出端，所述第二连接电阻的第二端电性连接到所述第二输入端；所述第二开关通道包括第二PMOS晶体管，当所述第二选通单元选择为第二开关通道时，所述第二PMOS晶体管的源极电性连接到所述第二输出端，漏极电性连接到所述第二输入端，栅极电性连接到所述第二控制单元。
具体地，所述第一控制单元包括第一PNP三极管，所述第一PNP三极管的基极连接到所述第二输出端，发射极与地电性连接，集电极通过第一电阻连接到所述第一PMOS晶体管的栅极，所述第一PNP三极管的基极和发射极之间还连接有第一电容，所述第一PMOS晶体管的栅极和源极之间还连接有第二电阻；所述第二控制单元包括第二PNP三极管，所述第二PNP三极管的基极连接到所述第一输出端，发射极与地电性连接，集电极通过第三电阻连接到所述第二PMOS晶体管的栅极，所述第二PNP三极管的基极和发射极之间还连接有第二电容，所述第二PMOS晶体管的栅极和源极之间还连接有第四电阻。
具体地，所述第一电容还并联有第五电阻，所述第二电容还并联有第六电阻。
具体地，当所述第一选通单元选择为第一直通通道，所述第二选通单元选择为第二开关通道，所述第一电压相比于所述第二电压先输入到所述时序控制器，其中，通过选择所述第二电容的电容值大小，控制所述第二电压相比于所述第一电压延迟输入到所述时序控制器的时间；当所述第一选通单元选择为第一开关通道，所述第二选通单元选择为第二直通通道，所述第二电压相比于所述第一电压先输入到所述时序控制器，其中，通过选择所述第一电容的电容值大小，控制所述第一电压相比于所述第二电压延迟输入到所述时序控制器的时间。
具体地，所述第一电压为1.2V，所述第二电压为3.3V。
本发明还提供了一种液晶显示装置，其包括显示面板、源极驱动器、栅极驱动器和时序控制器；所述源极驱动器用于向所述显示面板提供数据信号，所述栅极驱动器用于向所述显示面板提供扫描信号，所述时序控制器用于向所述源极驱动器和所述栅极驱动器提供时序控制信号，并且向所述源极驱动器发送待显示的数据信号；其中，所述时序控制器连接有如上所述的时序控制器的供电电路，所述供电电路向所述时序控制器提供工作电源。
本发明实施例提供的时序控制器的供电电路，在电源管理芯片和时序控制器之间增加设置有上电顺序控制模块，对于具有固定输出顺序的电源管理芯片，所述上电顺序控制模块可以根据需要调整电源管理芯片输出的工作电压输入到时序控制器的先后顺序。由此同一种规格的电源管理芯片可以同时应用于上电顺序需求不同的时序控制器，提高了电源管理芯片的通用性。
附图说明
图1是本发明实施例提供的时序控制器的供电电路的结构示意图；
图2是本发明实施例提供的时序控制器的供电电路的电路图；
图3是如图2的供电电路在应用于执行第一上电顺序时的具体电路图；
图4是如图3的电路图对应的时序信号图；
图5是如图2的供电电路在应用于执行第二上电顺序时的具体电路图；
图6是如图5的电路图对应的时序信号图；
图7是本发明实施例提供的液晶显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
本实施例首先提供了一种时序控制器的供电电路，参阅图1和图2，所述时序控制器的供电电路包括用于向时序控制器2提供第一电压V1和第二电压V2的电源管理芯片1。具体地，所述电源管理芯片1包括用于输出第一电压V1的第一输出端O1和用于输出第二电压V2的第二输出端O2，所述时序控制器2包括用于接收第一电压V1的第一输入端I1和用于接收第二电压V2的第二输入端I1。在本实施例中，所述第一电压V1为1.2V，所述第二电压V2为3.3V。
其中，所述电源管理芯片1和所述时序控制器2之间连接有上电顺序控制模块3，所述上电顺序控制模块3用于选择控制所述第一电压V1和所述第二电压V2输入到所述时序控制器2的先后顺序。
具体地，如图1所示，所述上电顺序控制模块3包括第一选通单元31和第二选通单元32。
其中，所述第一选通单元31设置在所述第一输出端O1和所述第一输入端I1之间，所述第一选通单元31包括第一直通通道311和第一开关通道312，所述第一直通通道311和所述第一开关通道312择一地连接在所述第一输出端O1和所述第一输入端I1之间，并且所述第一开关通道312受控于所述第二输出端O2输出的第二电压V2。当所述第一选通单元31选择为第一直通通道311时，所述第一输出端O1输出的第一电压V1可以直接连通到所述第一输入端I1；当所述第一选通单元31选择为第一开关通道312时，此时，只有在所述第二输出端O2输出所述第二电压V2之后，所述第一开关通道312才能连通，将第一输出端O1输出的第一电压V1连通到所述第一输入端I1。
与所述第一选通单元31相似的，所述第二选通单元32设置在所述第二输出端O2和所述第二输入端I2之间，所述第二选通单元32包括第二直通通道321和第二开关通道322，所述第二直通通道321和所述第二开关通道322择一地连接所述第二输出端O2和所述第二输入端I2之间，并且所述第二开关通道322受控于所述第一输出端O1输出的第一电压V1。当所述第二选通单元32选择为第二直通通道321时，所述第二输出端O2输出的第二电压V2可以直接连通到所述第二输入端I2；当所述第二选通单元32选择为第二开关通道322时，只有在所述第一输出端O1输出的第一电压V1之后，所述第二开关通道322才能连通，将所述第二输出端O2输出的第二电压V2连通到所述第二输入端I2。
其中，当所述第一选通单元31选择为第一直通通道311时，所述第二选通单元32选择为第二开关通道322；相反地，当所述第一选通单元31选择为第一开关通道312时，所述第二选通单元32选择为第二直通通道321。
在本实施例中，参阅图1和图2，所述第一选通单元31还包括与所述第一输出端O1连接的第一单刀双掷开关313以及与所述第一输入端I1连接的第二单刀双掷开关314，所述第一单刀双掷开关313和所述第二单刀双掷开关314用于选择将所述第一直通通道311或所述第一开关通道312电性连接在所述第一输出端O1和所述第一输入端I1之间。所述第二选通单元32还包括与所述第二输出端O2连接的第三单刀双掷开关323以及与所述第二输入端I2连接的第四单刀双掷开关324，所述第三单刀双掷开关323和所述第四单刀双掷开关324用于选择将所述第二直通通道321或所述第二开关通道322电性连接在所述第二输出端O2和所述第二输入端I2之间。
进一步地，本实施例中，如图1所示，所述上电顺序控制模块3还包括第一控制单元33和第二控制单元34。所述第一控制单元33连接在所述第一开关通道312和所述第二输出端O2之间；当所述第一选通单元31选择为第一开关通道312时，所述第一控制单元33接收所述第二输出端O2输出的第二电压V2，生成第一开关信号发送到所述第一开关通道312，控制所述第一开关通道312连通。所述第二控制单元34连接在所述第二开关通道322和所述第一输出端O1之间；当所述第二选通单元32选择为第二开关通道322时，所述第二控制单元34接收所述第一输出端O1输出的第一电压V1，生成第二开关信号发送到所述第二开关通道322，控制所述第二开关通道322连通。
如上所述的时序控制器的供电电路：
一、当时序控制器2的需求为第一电压V1先上电而第二电压V2后上电，即，需要第一电压V1相比于第二电压V2先输入到时序控制器2。此时，所述第一选通单元31中，所述第一单刀双掷开关313和所述第二单刀双掷开关314分别连接到所述第一直通通道311的两端，选择将所述第一直通通道311电性连接在所述第一输出端O1和所述第一输入端I1之间；而所述第二选通单元32中，所述第三单刀双掷开关323和所述第四单刀双掷开关324则分别连接到所述第二开关通道322的两端，选择将所述第二开关通道322电性连接在所述第二输出端O2和所述第二输入端I2之间。由于第二开关通道322受控于第一输出端O1输出的第一电压V1，因此，在电源管理芯片1输出第一电压V1之后，第一电压V1通过第一直通通道311直接连通到所述第一输入端I1，输入到所述时序控制器2；同时，第一电压V1输入到第二控制单元34，第二控制单元34根据第一电压V1产生延迟的第二开关信号发送到所述第二开关通道322，此时所述第二开关通道322才能连通，将第二电压V2连通到所述第二输入端I2，输入到所述时序控制器2，满足时序控制器2的第一电压V1先上电而第二电压V2后上电的要求。
二、当时序控制器2的需求为第二电压V2先上电而第一电压V1后上电，即，需要第二电压V2相比于第一电压V1先输入到时序控制器2。此时，所述第一选通单元31中，所述第一单刀双掷开关313和所述第二单刀双掷开关314分别连接到所述第一开关通道312的两端，选择将所述第一开关通道312电性连接在所述第一输出端O1和所述第一输入端I1之间；而所述第二选通单元32中，所述第三单刀双掷开关323和所述第四单刀双掷开关324则分别连接到所述第二直通通道321的两端，选择将所述第二直通通道321电性连接在所述第二输出端O2和所述第二输入端I2之间。由于第一开关通道312受控于第二输出端O2输出的第二电压V2，因此，在电源管理芯片1输出第二电压V2之后，第二电压V2通过第二直通通道321直接连通到所述第二输入端I2，输入到所述时序控制器2；同时，第二电压V2输入到第一控制单元33，第一控制单元33根据第二电压V2产生延迟的第一开关信号发送到所述第一开关通道312，此时所述第一开关通道312才能连通，将第一电压V1连通到所述第一输入端I1，输入到所述时序控制器2，满足时序控制器2的第二电压V2先上电而第一电压V1后上电的要求。
具体地，如图2至图4所示，所述第一直通通道311包括第一连接电阻R01，当所述第一选通单元31选择为第一直通通道311时，所述第一连接电阻R01的第一端电性连接到所述第一输出端O1，所述第一连接电阻R01的第二端电性连接到所述第一输入端I1。所述第二直通通道321包括第二连接电阻R02，当所述第二选通单元32选择为第二直通通道321时，所述第二连接电阻R02的第一端电性连接到所述第二输出端O2，所述第二连接电阻R02的第二端电性连接到所述第二输入端I2。
其中，所述第一开关通道312包括第一PMOS晶体管Q1，当所述第一选通单元31选择为第一开关通道312时，所述第一PMOS晶体管Q1的源极电性连接到所述第一输出端O1，漏极电性连接到所述第一输入端I1，栅极电性连接到所述第一控制单元33并受控于所述第二输出端O2输出的第二电压V2。所述第二开关通道322包括第二PMOS晶体管Q2，当所述第二选通单元32选择为第二开关通道322时，所述第二PMOS晶体管Q2的源极电性连接到所述第二输出端O2，漏极电性连接到所述第二输入端I2，栅极电性连接到所述第二控制单元34并受控于所述第一输出端I1输出的第一电压V1。
其中，所述第一控制单元33包括第一PNP三极管T1，所述第一PNP三极管T1的基极连接到所述第二输出端O2，发射极与地电性连接，集电极通过第一电阻R1连接到所述第一PMOS晶体管Q1的栅极，所述第一PNP三极管T1的基极和发射极之间还连接有第一电容C1，所述第一PMOS晶体管T1的栅极和源极之间还连接有第二电阻R2。所述第二控制单元34包括第二PNP三极管T2，所述第二PNP三极管T2的基极连接到所述第一输出端O1，发射极与地电性连接，集电极通过第三电阻R3连接到所述第二PMOS晶体管Q2的栅极，所述第二PNP三极管T2的基极和发射极之间还连接有第二电容C2，所述第二PMOS晶体管Q2的栅极和源极之间还连接有第四电阻R4。
进一步地，在本实施例中，所述第一电容C1还并联有第五电阻R5，所述第二电容C2还并联有第六电阻R6。
如上所述的时序控制器的供电电路，在电源管理芯片1设计为先输出第一电压V1再输出第二电压V2时，则：
(a)、当时序控制器2的需求为第一电压V1先上电而第二电压V2后上电，即，需要第一电压V1相比于第二电压V2先输入到时序控制器2。此时，如图3所示，对于所述第一选通单元31：所述第一选通单元31选择为第一直通通道311，第一连接电阻R01的第一端连接到所述第一输出端O1，第一连接电阻R01的第二端连接到所述第一输入端I1；所述第一开关通道312则与第一输出端O1和第一输入端I1断开。对于所述第二选通单元32：所述第二选通单元32选择为第二开关通道322，所述第二PMOS晶体管Q2的源极连接到所述第二输出端O2，漏极连接到所述第二输入端I2，栅极受控于所述第一输出端O1输出的第一电压V1；所述第二直通通道321则与第二输出端O2和第二输入端I2断开。
结合图4的时序信号图，如图3所示的电路的工作过程为：电源管理芯片1先输出第一电压V1，第一电压V1通过第一连接电阻R01直接连通到所述第一输入端I1，输入到所述时序控制器2。第一电压V1输入到第二控制单元34的第二PNP三极管T2的基极，第二PNP三极管T2的发射极和集电极导通，相当于第三电阻R3接地，第二PMOS晶体管Q2的栅极电位为低电平。此时，若是电源管理芯片1输出第二电压V2，经过第三电阻R3和第四电阻R4的分压，第二PMOS晶体管Q2的源极电位高于栅极电位，第二PMOS晶体管Q2的源极和漏极导通，将第二电压V2连通到所述第二输入端I2，输入到所述时序控制器2，满足时序控制器2的第一电压V1先上电而第二电压V2后上电的要求。其中，图4的时序信号图中，O1对应为第一输出端O1输出的电压信号V1，O2对应为第二输出端O2输出的电压信号V2，I1对应为第一输入端I1接收到的电压信号V1，I2对应为第二输入端I2接收到的电压信号V2，G2是指第二PMOS晶体管Q2的栅极电压信号。
在另外的实施例中，在电源管理芯片1设计为先输出第二电压V2再输出第一电压V1时，则如图3的电路中，电源管理芯片1先输出第二电压V2，此时由于未输出第一电压V1，第二PMOS晶体管Q2的源极和漏极是断开的，第二电压V2也还是不能输入到所述时序控制器2。直到在输出第一电压V1之后，第一电压V1先通过第一连接电阻R01输入到所述时序控制器2，然后第二控制单元34再根据第一电压V1，产生控制信号将第二PMOS晶体管Q2的源极和漏极导通，此时才能将第二电压V2连通到所述时序控制器2。
因此，对应于图3的电路，不管电源管理芯片1是先输出第一电压V1还是先输出第二电压V2，第一电压V1都是先于第二电压V2输入到时序控制器2。其中，基于第二PNP三极管T2的特性，通过选择所述第二电容C2的电容值大小，可以控制所述第二电压V2相比于所述第一电压V1延迟输入到所述时序控制器2的时间。具体是，第二电容C2的电容值越大，延迟的时间越大。
(b)、当时序控制器2的需求为第二电压V2先上电而第一电压V1后上电，即，需要第二电压V2相比于第一电压V1先输入到时序控制器2。此时，如图5所示，对于所述第一选通单元31：所述第一选通单元31选择为第一开关通道312，所述第一PMOS晶体管Q1的源极连接到所述第一输出端O1，漏极连接到所述第一输入端I1，栅极受控于所述第二输出端O2输出的第二电压V2；所述第一直通通道311则与第一输出端O1和第一输入端I1断开。对于所述第二选通单元32：所述第二选通单元32选择为第二直通通道321，第二连接电阻R02的第一端连接到所述第二输出端O2，第二连接电阻R02的第二端连接到所述第二输入端I2；所述第二开关通道322则与第二输出端O2和第二输入端I2断开。
结合图6的时序信号图，如图5所示的电路的工作过程为：电源管理芯片1先输出第一电压V1，此时由于未输出第二电压V2，第一PMOS晶体管Q1的源极和漏极是断开的，第一电压V1也还是不能所述时序控制器2。直到在输出第二电压V2之后，第二电压V2先通过第二连接电阻R02输入到所述时序控制器2。同时，第二电压V2输入到第一控制单元33的第一PNP三极管T1的基极，第一PNP三极管T1的发射极和集电极导通，相当于第一电阻R1接地，第一PMOS晶体管Q1的栅极电位为低电平。第一电压V1经过第一电阻R1和第二电阻R2的分压，第一PMOS晶体管Q1的源极电位高于栅极电位，第一PMOS晶体管Q1的源极和漏极导通，将第一电压V1连通到所述第一输入端I1，输入到所述时序控制器2，满足时序控制器2的第二电压V2先上电而第一电压V1后上电的要求。其中，图6的时序信号图中，O1对应为第一输出端O1输出的电压信号V1，O2对应为第二输出端O2输出的电压信号V2，I1对应为第一输入端I1接收到的电压信号V1，I2对应为第二输入端I2接收到的电压信号V2，G1是指第一PMOS晶体管Q1的栅极电压信号。
在另外的实施例中，在电源管理芯片1设计为先输出第二电压V2再输出第一电压V1时，则如图5的电路中，参照上述的电路工作过程，也是满足时序控制器2的第二电压V2先上电而第一电压V1后上电的要求。
因此，对应于图5的电路，不管电源管理芯片1是先输出第一电压V1还是先输出第二电压V2，第二电压V2都是先于第一电压V1输入到时序控制器2。其中，基于第一PNP三极管T1的特性，通过选择所述第一电容C1的电容值大小，可以控制所述第一电压V1相比于所述第二电压V2延迟输入到所述时序控制器2的时间。具体是，第一电容C1的电容值越大，延迟的时间越大。
综上所述，如上实施例提供的时序控制器的供电电路，在电源管理芯片和时序控制器之间增加设置有上电顺序控制模块，对于具有固定输出顺序的电源管理芯片，所述上电顺序控制模块可以根据需要调整电源管理芯片输出的工作电压输入到时序控制器的先后顺序。由此同一种规格的电源管理芯片可以同时应用于上电顺序需求不同的时序控制器，提高了电源管理芯片的通用性。
进一步地，本发明实施例还提供了一种液晶显示装置，如图7所示，所述液晶显示装置包括显示面板10、源极驱动器20、栅极驱动器30以及时序控制器40。其中，所述显示面板10中设置有纵横交错的数据线和扫描线以及位于数据线和扫面之间的多个像素单元(附图中未示出)，所述源极驱动器20通过数据线向所述显示面板10提供数据信号，所述栅极驱动器30通过扫描线向所述显示面板10提供扫描信号，所述时序控制器40则用于向所述源极驱动器20和所述栅极驱动器30提供时序控制信号，并且还向所述源极驱动器20发送待显示的数据信号。其中，如图7所示，所述时序控制器40连接有供电电路50，所述供电电路50采用了本发明前述实施例所提供的时序控制器的供电电路，所述供电电路50向所述时序控制器40提供工作电源。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (9)
1.一种时序控制器的供电电路，其特征在于，包括电源管理芯片和上电顺序控制模块，所述电源管理芯片用于向时序控制器提供第一电压和第二电压，所述上电顺序控制模块用于选择控制所述第一电压和所述第二电压输入到所述时序控制器的先后顺序；
所述电源管理芯片包括用于输出第一电压的第一输出端和用于输出第二电压的第二输出端，所述时序控制器包括用于接收第一电压的第一输入端和用于接收第二电压的第二输入端，所述上电顺序控制模块包括第一选通单元和第二选通单元；其中，
所述第一选通单元设置在所述第一输出端和所述第一输入端之间，所述第一选通单元包括第一直通通道和第一开关通道；所述第一直通通道和所述第一开关通道择一地连接在所述第一输出端和所述第一输入端之间，并且所述第一开关通道受控于所述第二输出端输出的第二电压；当所述第一选通单元选择为第一直通通道时，所述第一输出端输出的第一电压直接连通到所述第一输入端；当所述第一选通单元选择为第一开关通道时，在所述第二输出端输出所述第二电压之后，所述第一开关通道连通，将所述第一电压连通到所述第一输入端；
所述第二选通单元设置在所述第二输出端和所述第二输入端之间，所述第二选通单元包括第二直通通道和第二开关通道；所述第二直通通道和所述第二开关通道择一地连接所述第二输出端和所述第二输入端之间，并且所述第二开关通道受控于所述第一输出端输出的第一电压；当所述第二选通单元选择为第二直通通道时，所述第二输出端输出的第二电压直接连通到所述第二输入端；当所述第二选通单元选择为第二开关通道时，在所述第一输出端输出的第一电压之后，所述第二开关通道连通，将所述第二电压连通到所述第二输入端；
其中，当所述第一选通单元选择为第一直通通道时，所述第二选通单元选择为第二开关通道；当所述第一选通单元选择为第一开关通道时，所述第二选通单元选择为第二直通通道。
2.根据权利要求1所述的时序控制器的供电电路，其特征在于，所述第一选通单元还包括与所述第一输出端连接的第一单刀双掷开关以及与所述第一输入端连接的第二单刀双掷开关，所述第一单刀双掷开关和所述第二单刀双掷开关用于选择将所述第一直通通道或所述第一开关通道连接在所述第一输出端和所述第一输入端之间；所述第二选通单元还包括与所述第二输出端连接的第三单刀双掷开关以及与所述第二输入端连接的第四单刀双掷开关，所述第三单刀双掷开关和所述第四单刀双掷开关用于选择将所述第二直通通道或所述第二开关通道连接在所述第二输出端和所述第二输入端之间。
3.根据权利要求1或2所述的时序控制器的供电电路，其特征在于，所述上电顺序控制模块还包括第一控制单元和第二控制单元；其中，
所述第一控制单元连接在所述第一开关通道和所述第二输出端之间；当所述第一选通单元选择为第一开关通道时，所述第一控制单元接收所述第二输出端输出的第二电压，生成第一开关信号发送到所述第一开关通道，控制所述第一开关通道连通；
所述第二控制单元连接在所述第二开关通道和所述第一输出端之间；当所述第二选通单元选择为第二开关通道时，所述第二控制单元接收所述第一输出端输出的第一电压，生成第二开关信号发送到所述第二开关通道，控制所述第二开关通道连通。
4.根据权利要求3所述的时序控制器的供电电路，其特征在于，所述第一直通通道包括第一连接电阻，当所述第一选通单元选择为第一直通通道时，所述第一连接电阻的第一端电性连接到所述第一输出端，所述第一连接电阻的第二端电性连接到所述第一输入端；所述第一开关通道包括第一PMOS晶体管，当所述第一选通单元选择为第一开关通道时，所述第一PMOS晶体管的源极电性连接到所述第一输出端，漏极电性连接到所述第一输入端，栅极电性连接到所述第一控制单元；
所述第二直通通道包括第二连接电阻，当所述第二选通单元选择为第二直通通道时，所述第二连接电阻的第一端电性连接到所述第二输出端，所述第二连接电阻的第二端电性连接到所述第二输入端；所述第二开关通道包括第二PMOS晶体管，当所述第二选通单元选择为第二开关通道时，所述第二PMOS晶体管的源极电性连接到所述第二输出端，漏极电性连接到所述第二输入端，栅极电性连接到所述第二控制单元。
5.根据权利要求4所述的时序控制器的供电电路，其特征在于，所述第一控制单元包括第一PNP三极管，所述第一PNP三极管的基极连接到所述第二输出端，发射极与地电性连接，集电极通过第一电阻连接到所述第一PMOS晶体管的栅极，所述第一PNP三极管的基极和发射极之间还连接有第一电容，所述第一PMOS晶体管的栅极和源极之间还连接有第二电阻；所述第二控制单元包括第二PNP三极管，所述第二PNP三极管的基极连接到所述第一输出端，发射极与地电性连接，集电极通过第三电阻连接到所述第二PMOS晶体管的栅极，所述第二PNP三极管的基极和发射极之间还连接有第二电容，所述第二PMOS晶体管的栅极和源极之间还连接有第四电阻。
6.根据权利要求5所述的时序控制器的供电电路，其特征在于，所述第一电容还并联有第五电阻，所述第二电容还并联有第六电阻。
7.根据权利要求5所述的时序控制器的供电电路，其特征在于，当所述第一选通单元选择为第一直通通道，所述第二选通单元选择为第二开关通道，所述第一电压相比于所述第二电压先输入到所述时序控制器，其中，通过选择所述第二电容的电容值大小，控制所述第二电压相比于所述第一电压延迟输入到所述时序控制器的时间；当所述第一选通单元选择为第一开关通道，所述第二选通单元选择为第二直通通道，所述第二电压相比于所述第一电压先输入到所述时序控制器，其中，通过选择所述第一电容的电容值大小，控制所述第一电压相比于所述第二电压延迟输入到所述时序控制器的时间。
8.根据权利要求1所述的时序控制器的供电电路，其特征在于，所述第一电压为1.2V，所述第二电压为3.3V。
9.一种液晶显示装置，其特征在于，包括：
显示面板；
源极驱动器，用于向所述显示面板提供数据信号；
栅极驱动器，用于向所述显示面板提供扫描信号；
时序控制器，用于向所述源极驱动器和所述栅极驱动器提供时序控制信号，并且向所述源极驱动器发送待显示的数据信号；
其中，所述时序控制器连接有如权利要求1-8任一所述的时序控制器的供电电路，所述供电电路向所述时序控制器提供工作电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711332493.9A CN108172178B (zh) | 2017-12-13 | 2017-12-13 | 时序控制器的供电电路、液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711332493.9A CN108172178B (zh) | 2017-12-13 | 2017-12-13 | 时序控制器的供电电路、液晶显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108172178A CN108172178A (zh) | 2018-06-15 |
| CN108172178B true CN108172178B (zh) | 2020-06-09 |
Family
ID=62525187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711332493.9A Active CN108172178B (zh) | 2017-12-13 | 2017-12-13 | 时序控制器的供电电路、液晶显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108172178B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109215562A (zh) * | 2018-11-23 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种显示驱动电路及显示驱动方法 |
| CN110176220B (zh) * | 2019-06-24 | 2021-09-07 | 上海天马微电子有限公司 | 时序控制电路、时序控制方法、显示面板及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540147A (zh) * | 2008-03-20 | 2009-09-23 | 奇信电子股份有限公司 | 具有独立电压转换单元的液晶显示器驱动装置 |
| CN101655615B (zh) * | 2008-08-21 | 2015-04-29 | 北京京东方光电科技有限公司 | 引入测试电压的设备和方法 |
| CN105976764A (zh) * | 2016-07-22 | 2016-09-28 | 深圳市华星光电技术有限公司 | 电源芯片及amoled驱动系统 |
| CN106157921B (zh) * | 2016-09-26 | 2019-07-23 | 深圳市华星光电技术有限公司 | 一种电压输出控制电路及液晶显示器 |
| CN106847215B (zh) * | 2017-03-02 | 2019-07-26 | 昆山龙腾光电有限公司 | 显示装置 |
-
2017
- 2017-12-13 CN CN201711332493.9A patent/CN108172178B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108172178A (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10229634B2 (en) | Level shifting unit, level shifting circuit, method for driving the level shifting circuit, gate driving circuit and display device | |
| US9159280B1 (en) | GOA circuit for liquid crystal displaying and display device | |
| US20120326619A1 (en) | Power management circuit and liquid crystal display using same | |
| US9830874B2 (en) | Electronic device having smaller number of drive chips | |
| EP0768671A2 (en) | Circuits, systems and methods for reducing power loss during transfer of data across a conductive line | |
| RU2487422C1 (ru) | Схема пикселя и устройство отображения | |
| US11443666B2 (en) | Drive circuit for adjusting a voltage required for aging detection using a feedback circuit, and display panel | |
| CN108962170B (zh) | 关机放电电路、显示基板和关机放电方法 | |
| US9704445B2 (en) | Time-delayed discharge circuits for display panels and display devices | |
| CN110427091B (zh) | 供电电路以及显示装置 | |
| US20170169782A1 (en) | Scanning driving circuits and the liquid crystal devices with the same | |
| US20210319732A1 (en) | Drive circuit and display panel | |
| WO2017118215A1 (zh) | 显示基板和显示装置 | |
| CN108172178B (zh) | 时序控制器的供电电路、液晶显示装置 | |
| CN108415633B (zh) | 触摸显示屏及触摸显示装置 | |
| US7990373B2 (en) | Power supply circuit for liquid crystal display device and liquid crystal display device using the same | |
| US20190027110A1 (en) | Liquid crystal panel and device | |
| CN109509449B (zh) | 电流调节电路、驱动电路及显示装置 | |
| CN210864699U (zh) | 显示装置与iic器件的接口电路 | |
| KR100430102B1 (ko) | 액정표시장치의 게이트 구동 회로 | |
| US8860647B2 (en) | Liquid crystal display apparatus and source driving circuit thereof | |
| US9153191B2 (en) | Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency | |
| US20140340291A1 (en) | Chamfered Circuit and Control Method Thereof | |
| CN101295487B (zh) | 驱动电路及可调整内部阻抗的驱动控制器 | |
| US9665520B2 (en) | Motherboard and computer control system including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |