CN108063640A - 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质 - Google Patents

抗mipi总线干扰的方法及系统、装置及计算机可读存储介质 Download PDF

Info

Publication number
CN108063640A
CN108063640A CN201711114752.0A CN201711114752A CN108063640A CN 108063640 A CN108063640 A CN 108063640A CN 201711114752 A CN201711114752 A CN 201711114752A CN 108063640 A CN108063640 A CN 108063640A
Authority
CN
China
Prior art keywords
signal
high level
data
trailing edge
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711114752.0A
Other languages
English (en)
Other versions
CN108063640B (zh
Inventor
麻天星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN201711114752.0A priority Critical patent/CN108063640B/zh
Publication of CN108063640A publication Critical patent/CN108063640A/zh
Application granted granted Critical
Publication of CN108063640B publication Critical patent/CN108063640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/24—Arrangements for testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/738—Interface circuits for coupling substations to external telephone lines
    • H04M1/74—Interface circuits for coupling substations to external telephone lines with means for reducing interference; with means for reducing effects due to line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开的抗显示屏MIPI总线干扰的方法包括：获取时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿及一个下降沿；获取数据信号，数据信号包括多个位信号，位信号包括高电平信号及低电平信号，在每个上升沿时发送一个位信号，在每个下降沿时发送一个位信号；判断数据信号是否包括连续的高电平信号；及，当数据信号包括连续的高电平信号并且连续的高电平信号对应至少一个上升沿及至少一个下降沿时，在连续的高电平信号内插入调节信号，调节信号为低电平信号，调节信号产生在相邻的上升沿及下降沿之间的时段内。本发明降低了数据信号的倍频干扰。本发明还公开了一种抗显示屏MIPI总线干扰的系统、电子装置及计算机可读存储介质。

Description

抗MIPI总线干扰的方法及系统、装置及计算机可读存储介质
技术领域
本发明涉及通信技术领域，特别涉及一种抗显示屏MIPI总线干扰的方法、抗显示屏MIPI总线干扰的系统、电子装置及计算机可读存储介质。
背景技术
显示屏像素的提高将产生更大的数据量，进而要求用来传输数据的MIPI(MobileIndustry Processor Interface，移动产业处理器接口)总线的工作频率越来越高，其工作时就不可避免的对天线产生倍频干扰，最终导致天线的接收灵敏度降低，严重时甚至会影响到移动终端的正常通话。
发明内容
本发明的实施例提供一种抗显示屏MIPI总线干扰的方法、抗显示屏MIPI总线干扰的系统、电子装置及计算机可读存储介质。
本发明实施方式的额抗显示屏MIPI总线干扰的方法包括：
获取时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
获取数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
判断所述数据信号是否包括连续的高电平信号；及
当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
在某些实施方式中，所述调节信号的数量为多个，每个相邻的所述上升沿及所述下降沿之间的时段内均设置一个所述调节信号。
在某些实施方式中，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
本发明实施方式的抗显示屏MIPI总线干扰的系统包括：
第一信号模块，用于获取时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
第二信号模块，用于获取数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
判断模块，用于判断所述数据信号是否包括连续的高电平信号；及
控制模块，用于当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
在某些实施方式中，所述调节信号的数量为多个，每个相邻的所述上升沿及所述下降沿之间的时段内均设置一个所述调节信号。
在某些实施方式中，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
本发明实施方式的电子装置包括：
时钟线路，所述时钟线路用于提供时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
MIPI总线，所述MIPI总线用于提供数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
一个或多个处理器；
存储器；以及
一个或多个程序，其中所述一个或多个程序被存储在所述存储器中，并且被配置由所述一个或多个处理器执行，所述程序用于执行上述任意一项实施方式所述的抗显示屏MIPI总线干扰的方法。
本发明实施方式的计算机可读存储介质包括与抗显示屏MIPI总线干扰的系统结合使用的计算机程序，所述计算机程序可被处理器执行以完成上述任意一项实施方式所述的抗显示屏MIPI总线干扰的方法。
本发明实施方式的抗显示屏MIPI总线干扰的系统包括：
时钟线路，用于提供时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
MIPI总线，用于提供数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
处理器：用于判断所述数据信号是否包括连续的高电平信号；及
用于当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
在某些实施方式中，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
本发明实施方式的抗显示屏MIPI总线干扰的方法、抗显示屏MIPI总线干扰的系统、电子装置及计算机可读存储介质通过在连续的高电平信号与相邻的上升沿及下降沿之间对应的时段内插入调节信号，从而减小了数据信号的频谱的幅值，进而降低了以数据信号的1/12分频或1/4分频为基频的倍频干扰。
本发明的实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实施方式的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
图1是本发明某些实施方式的抗显示屏MIPI总线干扰的方法的流程示意图。
图2是本发明某些实施方式的抗显示屏MIPI总线干扰的方法的原理示意图。
图3是本发明某些实施方式的抗显示屏MIPI总线干扰的方法的原理示意图。
图4是本发明某些实施方式的抗显示屏MIPI总线干扰的系统的模块示意图。
图5是本发明某些实施方式的抗显示屏MIPI总线干扰的系统的模块示意图。
图6是本发明某些实施方式的电子装置的平面示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1-3，本发明实施方式的抗显示屏MIPI总线干扰的方法包括：
S1，获取时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿101及一个下降沿102；
S2，获取数据信号，数据信号包括多个位信号，位信号包括高电平信号103及低电平信号104，在每个上升沿101所处的时刻发送一个位信号，在每个下降沿102所处的时刻也发送一个位信号；
S3，判断数据信号是否包括连续的高电平信号103；及
S4，当数据信号包括连续的高电平信号103并且连续的高电平信号103对应至少一个上升沿101及至少一个下降沿102时，在连续的高电平信号103内插入调节信号105，调节信号105为低电平信号，调节信号105产生在相邻的上升沿101及下降沿102之间的时段内。
请参阅图5及图6，上述实施方式的抗显示屏MIPI总线干扰的方法可以由抗显示屏MIPI总线干扰的系统100执行，具体地，抗显示屏MIPI总线干扰的系统100可用于电子装置200中。电子装置200包括手机、平板电脑、笔记本电脑、智能手表、智能手环、智能眼镜、智能头盔中的任意一种。
请参阅图4及图5，抗显示屏MIPI总线干扰的系统100包括第一信号模块10、第二信号模块20、判断模块30及控制模块40。第一信号模块10、第二信号模块20、判断模块30及控制模块40可分别用于执行步骤S1、步骤S2、骤S3及步骤S4。也就是说，第一信号模块10用于获取时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿101及一个下降沿102。第二信号模块20用于获取数据信号，数据信号包括多个位信号，位信号包括高电平信号103及低电平信号104，在每个上升沿101所处的时刻发送一个位信号，在每个下降沿102所处的时刻也发送一个位信号。判断模块30用于判断数据信号是否包括连续的高电平信号103。控制模块40用于当数据信号包括连续的高电平信号103并且连续的高电平信号103对应至少一个上升沿101及至少一个下降沿102时，在连续的高电平信号103内插入调节信号105，调节信号105为低电平信号，调节信号105产生在相邻的上升沿101及下降沿102之间的时段内。其中，第一信号模块10可以为时钟线路10，第二信号模块20可以为MIPI总线20，判断模块30及控制模块40均可以为处理器50。
第一信号模块10获取的时钟信号可以为矩形脉冲信号，时钟信号的时钟周期为一个定值。第一信号模块10可以为时钟线路10，时钟线路10可以形成在电子装置200的主板80(或驱动电路板)上。具体地，第一信号模块10可以为电子装置200中的显示屏70的像素时钟，时钟信号为像素时钟提供的像素时钟信号，显示屏70分辨率越高，像素时钟信号的频率也越高。在其他实施方式中，第一信号模块10也可以是处理器50(图6所示)，先由时钟线路产生时钟信号，然后第一信号模块10从时钟线路获取(读取)。
第二信号模块20获取的每个位信号可以为高电平信号103或低电平信号104，其中高电平信号103可以为“1”信号，低电平信号104可以为“0”信号。第二信号模块20可以为MIPI总线20，MIPI总线20可以形成在主板80上。具体地，第二信号模块20获取数据信号可以显示屏70的RGB数据信号。在其他实施方式中，MIPI总线20还可以形成在显示屏70上。在其他实施方式中，第二信号模块20也可以是处理器50(图6所示)，先由MIPI总线产生数据信号，然后第二信号模块20从MIPI总线获取(读取)。
MIPI总线传输的数据信号在时钟信号的控制下被读出并发送到显示屏70中，具体地，数据信号在时钟信号的上升沿101及下降沿102时会被读取数据信号且被读取的数据信号被发送到显示屏70中。一般地，只要在时钟信号的上升沿101及下降沿102所处的时刻被读取到的数据信号为高电平信号103或低电平信号104时，数据信号均能够被准确的读取并传输到显示屏70中。
“数据信号包括连续的高电平信号103”指的是：数据信号包括两个及两个以上的连续的高电平信号103。“连续的高电平信号103对应至少一个上升沿101及至少一个下降沿102”指的是：连续的高电平信号103能够在至少一个上升沿101所处的时刻及至少一个下降沿102所处的时刻被读取并发送到显示屏70，其中，“至少一个上升沿101及至少一个下降沿102”包括：时间上相邻的一个上升沿101及一个下降沿102、时间上相邻的一个下降沿102及一个上升沿101、时间上相邻的两个上升沿101及一个下降沿102、时间上相邻的两个下降沿102及一个上升沿101、及时间上相邻的至少两个上升沿101及至少两个下降沿102。高电平信号103的数量等于上升沿101的数量与下降沿102的数量之和，以使数据信号均能够被读取并发送到显示屏70。
在连续的高电平信号103与相邻的上升沿101及下降沿102之间对应的时段内插入调节信号105，使得在时钟信号的上升沿101及下降沿102时读取并发送的是正常产生的数据信号(非调节信号105)，调节信号105只会在正常数据信号之后产生，从而调节信号105不影响发送到显示屏70的数据信号的准确性。当数据信号包括两个连续的高电平信号103时，在两个连续的高电平信号103与相邻的上升沿101及下降沿102之间对应的时段内插入一个调节信号105；当数据信号包括三个及三个以上连续的高电平信号103时，可以在连续的高电平信号103内插入一个或多个(两个及两个以上)调节信号105。
由于调节信号105为低电平信号，因此减小了连续的高电平信号103的时间长度。根据傅里叶变换(Fourier Transform)公式可知，由于连续的高电平信号103内插入了调节信号105，因此数据信号的频谱的幅值小于没有插入调节信号105的数据信号的频谱的幅值。从而降低了以数据信号的1/12分频或1/4分频为基频对电子装置200的天线的倍频干扰。
本发明实施方式的抗显示屏MIPI总线干扰的系统100及抗显示屏MIPI总线干扰的方法通过在连续的高电平信号103与相邻的上升沿101及下降沿102之间对应的时段内插入调节信号105，从而减小了数据信号的频谱的幅值，进而降低了以数据信号的1/12分频或1/4分频为基频的倍频干扰。
请参阅图2，在某些实施方式中，调节信号105的数量为多个，每个相邻的上升沿101及下降沿102之间的时段内均设置一个调节信号105。也就是说，当数据信号包括连续的三个或三个以上的高电平信号103时，相邻的两个高电平信号103之间均设置有一个调节信号105，并且每个调节信号105均设置在相邻的上升沿101及下降沿102之间的时段内(或者，每个调节信号105均与相邻的上升沿101及下降沿102之间的时段对应)。如此，相对于没有插入调节信号105的数据信号的频谱的幅值，本实施方式的数据信号的频谱的幅值更小，从而降低了以数据信号的1/12分频或1/4分频为基频的倍频干扰。
请参阅图3，在某些实施方式中，相邻的上升沿101及下降沿102之间的时段包括多个，任意一个或多个时段内设置有调节信号105。具体地，若数据信号包括的连续的高电平信号103(连续的高电平信号103的数量大于或等于三个)与多个相邻的上升沿101及下降沿102之间的时段对应，当数据信号的1/12分频或1/4分频为基频的倍频干扰较弱时，可以在任意一个时段内设置调节信号105，从而在能够降低以数据信号的1/12分频或1/4分频为基频的倍频干扰的前提下，减少对数据信号的处理并提升抗显示屏MIPI总线干扰的系统100的运行速度。当数据信号的1/12分频或1/4分频为基频的倍频干扰较强时，可以在任意多个时段内设置调节信号105，从而在能够有效降低以数据信号的1/12分频或1/4分频为基频的倍频干扰。
请参阅图1及图6，本发明实施方式的电子装置200包括时钟线路10、MIPI线路20一个或多个处理器50、存储器60以及一个或多个程序。时钟线路10用于提供时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿101及一个下降沿102。MIPI总线20用于提供数据信号，数据信号包括多个位信号，位信号包括高电平信号103及低电平信号104，在每个上升沿101发送一个位信号，在每个下降沿102发送一个位信号。其中一个或多个程序被存储在存储器60中，并且被配置由一个或多个处理器50执行，程序用于执行以完成上述任意一实施方式的抗显示屏MIPI总线干扰的方法。举例来说，程序可被处理器50执行以完成以下步骤：
S1，获取时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿101及一个下降沿102；
S2，获取数据信号，数据信号包括多个位信号，位信号包括高电平信号103及低电平信号104，在每个上升沿101发送一个位信号，在每个下降沿102发送一个位信号；
S3，判断数据信号是否包括连续的高电平信号103；及
S4，当数据信号包括连续的高电平信号103并且连续的高电平信号103对应至少一个上升沿101及至少一个下降沿102时，在连续的高电平信号103内插入调节信号105，调节信号105为低电平信号，调节信号105产生在相邻的上升沿101及下降沿102之间的时段内。
本发明实施方式的电子装置200通过在连续的高电平信号103与相邻的上升沿101及下降沿102之间对应的时段内插入调节信号105，从而减小了数据信号的频谱的幅值，进而降低了以数据信号的1/12分频或1/4分频为基频的倍频干扰。
请参阅图1，本发明实施方式的计算机可读存储介质包括与抗显示屏MIPI总线干扰的系统100结合使用的计算机程序，计算机程序可被处理器50执行以完成上述任意一实施方式的抗显示屏MIPI总线干扰的方法。举例来说，计算机程序可被处理器50执行以完成以下步骤：
S1，获取时钟信号，时钟信号包括多个时钟周期，每个时钟周期包括一个上升沿101及一个下降沿102；
S2，获取数据信号，数据信号包括多个位信号，位信号包括高电平信号103及低电平信号104，在每个上升沿101发送一个位信号，在每个下降沿102发送一个位信号；
S3，判断数据信号是否包括连续的高电平信号103；及
S4，当数据信号包括连续的高电平信号103并且连续的高电平信号103对应至少一个上升沿101及至少一个下降沿102时，在连续的高电平信号103内插入调节信号105，调节信号105为低电平信号，调节信号105产生在相邻的上升沿101及下降沿102之间的时段内。
本发明实施方式的计算机可读存储介质通过在连续的高电平信号103与相邻的上升沿101及下降沿102之间对应的时段内插入调节信号105，从而减小了数据信号的频谱的幅值，进而降低了以数据信号的1/12分频或1/4分频为基频的倍频干扰。
在本说明书的描述中，参考术语“某些实施方式”、“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个所述特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
尽管上面已经示出和描述了本发明的实施方式，可以理解的是，上述实施方式是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施方式进行变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种抗显示屏MIPI总线干扰的方法，其特征在于，所述方法包括：
获取时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
获取数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
判断所述数据信号是否包括连续的高电平信号；及
当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
2.根据权利要求1所述的抗显示屏MIPI总线干扰的方法，其特征在于，所述调节信号的数量为多个，每个相邻的所述上升沿及所述下降沿之间的时段内均设置一个所述调节信号。
3.根据权利要求1所述的抗显示屏MIPI总线干扰的方法，其特征在于，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
4.一种抗显示屏MIPI总线干扰的系统，其特征在于，所述系统包括：
第一信号模块，用于获取时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
第二信号模块，用于获取数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
判断模块，用于判断所述数据信号是否包括连续的高电平信号；及
控制模块，用于当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
5.根据权利要求4所述的抗显示屏MIPI总线干扰的系统，其特征在于，所述调节信号的数量为多个，每个相邻的所述上升沿及所述下降沿之间的时段内均设置一个所述调节信号。
6.根据权利要求4所述的抗显示屏MIPI总线干扰的系统，其特征在于，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
7.一种电子装置，其特征在于，所述电子装置包括：
时钟线路，所述时钟线路用于提供时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
MIPI总线，所述MIPI总线用于提供数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
一个或多个处理器；
存储器；以及
一个或多个程序，其中所述一个或多个程序被存储在所述存储器中，并且被配置由所述一个或多个处理器执行，所述程序用于执行权利要求1-3任意一项所述的抗显示屏MIPI总线干扰的方法。
8.一种计算机可读存储介质，其特征在于，包括与抗显示屏MIPI总线干扰的系统结合使用的计算机程序，所述计算机程序可被处理器执行以完成权利要求1-3任意一项所述的抗显示屏MIPI总线干扰的方法。
9.一种抗显示屏MIPI总线干扰的系统，其特征在于，所述系统包括：
时钟线路，用于提供时钟信号，所述时钟信号包括多个时钟周期，每个所述时钟周期包括一个上升沿及一个下降沿；
MIPI总线，用于提供数据信号，所述数据信号包括多个位信号，所述位信号包括高电平信号及低电平信号，在每个所述上升沿所处的时刻发送一个所述位信号，在每个所述下降沿所处的时刻发送一个所述位信号；
处理器：用于判断所述数据信号是否包括连续的高电平信号；及
用于当所述数据信号包括连续的高电平信号并且所述连续的高电平信号对应至少一个所述上升沿及至少一个所述下降沿时，在所述连续的高电平信号内插入调节信号，所述调节信号为低电平信号，所述调节信号产生在相邻的所述上升沿及所述下降沿之间的时段内。
10.根据权利要求1所述的抗显示屏MIPI总线干扰的方法，其特征在于，相邻的所述上升沿及所述下降沿之间的时段包括多个，任意一个或多个所述时段内设置有所述调节信号。
CN201711114752.0A 2017-11-13 2017-11-13 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质 Active CN108063640B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711114752.0A CN108063640B (zh) 2017-11-13 2017-11-13 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711114752.0A CN108063640B (zh) 2017-11-13 2017-11-13 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN108063640A true CN108063640A (zh) 2018-05-22
CN108063640B CN108063640B (zh) 2019-07-05

Family

ID=62134948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711114752.0A Active CN108063640B (zh) 2017-11-13 2017-11-13 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN108063640B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347605A (zh) * 2018-11-12 2019-02-15 北京和利时系统工程有限公司 一种编码方法、解码方法及装置、计算机可读存储介质
CN110868497A (zh) * 2019-11-06 2020-03-06 维沃移动通信有限公司 一种数据传输方法、装置及电子设备
CN112559417A (zh) * 2020-12-09 2021-03-26 广东美的暖通设备有限公司 空调通信的控制方法、装置、通信系统和可读存储介质
CN113535615A (zh) * 2020-04-14 2021-10-22 京东方科技集团股份有限公司 同步信号的复位方法、装置、设备及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101365130A (zh) * 2007-08-08 2009-02-11 联咏科技股份有限公司 时钟与数据并存的高传输速率接口
CN105096790A (zh) * 2014-04-24 2015-11-25 敦泰电子有限公司 驱动电路、驱动方法、显示装置和电子设备
CN207853862U (zh) * 2018-02-01 2018-09-11 延锋伟世通电子科技（上海）有限公司 方波时钟信号高次谐波的emi抑制电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101365130A (zh) * 2007-08-08 2009-02-11 联咏科技股份有限公司 时钟与数据并存的高传输速率接口
CN105096790A (zh) * 2014-04-24 2015-11-25 敦泰电子有限公司 驱动电路、驱动方法、显示装置和电子设备
CN207853862U (zh) * 2018-02-01 2018-09-11 延锋伟世通电子科技（上海）有限公司 方波时钟信号高次谐波的emi抑制电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347605A (zh) * 2018-11-12 2019-02-15 北京和利时系统工程有限公司 一种编码方法、解码方法及装置、计算机可读存储介质
CN109347605B (zh) * 2018-11-12 2021-06-04 北京和利时系统工程有限公司 一种编码方法、解码方法及装置、计算机可读存储介质
CN110868497A (zh) * 2019-11-06 2020-03-06 维沃移动通信有限公司 一种数据传输方法、装置及电子设备
CN110868497B (zh) * 2019-11-06 2021-04-27 维沃移动通信有限公司 一种数据传输方法、装置及电子设备
CN113535615A (zh) * 2020-04-14 2021-10-22 京东方科技集团股份有限公司 同步信号的复位方法、装置、设备及计算机可读存储介质
CN112559417A (zh) * 2020-12-09 2021-03-26 广东美的暖通设备有限公司 空调通信的控制方法、装置、通信系统和可读存储介质
WO2022121409A1 (zh) * 2020-12-09 2022-06-16 广东美的暖通设备有限公司 空调通信的控制方法、装置、通信系统和可读存储介质
CN112559417B (zh) * 2020-12-09 2023-04-25 广东美的暖通设备有限公司 空调通信的控制方法、装置、通信系统和可读存储介质

Also Published As

Publication number Publication date
CN108063640B (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
CN108063640A (zh) 抗mipi总线干扰的方法及系统、装置及计算机可读存储介质
CN107957294B (zh) 环境光强度检测方法、装置、存储介质及电子设备
CN108370089B (zh) 包括显示器的电子设备的天线
US10079005B2 (en) Display substrate, display device and resolution adjustment method for display substrate
US20240355303A1 (en) Liquid crystal display panel drive method and device, liquid crystal display apparatus, and storage medium
US11024254B2 (en) Display control system and display apparatus
CN112328196A (zh) 显示屏的连屏方法、装置、显示屏及存储介质
CN114178720B (zh) 振镜式激光打标机的校正方法和终端设备
CN104834123A (zh) 触控显示装置及其控制方法、电路
CN108053795B (zh) 一种覆晶薄膜电路板、显示装置和信号处理方法
CN204795153U (zh) 一种移动终端
CN109215558B (zh) 显示装置
CN108365882B (zh) 天线控制方法、装置、存储介质及电子设备
CN114598876A (zh) 动态图像的运动补偿方法、装置、终端设备以及存储介质
CN111930267B (zh) 触控芯片、打码方法和电子设备
CN205722748U (zh) 一种低压差分信号的防电磁干扰电路及显示屏接口电路
CN105528979B (zh) 高解析显示器及其驱动芯片
US7894773B2 (en) Reducing exposure of radio devices to interference through adaptive selection of repetitive symbols
CN113987791A (zh) 零件属性信息的获得方法、装置、终端设备以及存储介质
CN112532971A (zh) 影像处理方法、装置、显示终端以及计算机可读存储介质
CN112907673A (zh) 定位方法、装置、终端设备以及存储介质
CN203039674U (zh) 移动终端抗干扰电路
CN113066415B (zh) 显示面板充电方法、装置以及显示终端
CN213303612U (zh) 显示屏结构、液晶显示屏以及显示装置
CN216485362U (zh) 一种测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant after: OPPO Guangdong Mobile Communications Co., Ltd.

Address before: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant before: Guangdong OPPO Mobile Communications Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant