CN107992443A - 一种利用cpld实现的pcie热插拔系统及方法 - Google Patents
一种利用cpld实现的pcie热插拔系统及方法 Download PDFInfo
- Publication number
- CN107992443A CN107992443A CN201711405080.9A CN201711405080A CN107992443A CN 107992443 A CN107992443 A CN 107992443A CN 201711405080 A CN201711405080 A CN 201711405080A CN 107992443 A CN107992443 A CN 107992443A
- Authority
- CN
- China
- Prior art keywords
- pcie
- cpld
- signal
- units
- hot plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明特别涉及一种利用CPLD实现的PCIE热插拔系统及方法。该利用CPLD实现的PCIE热插拔系统及方法，包括CPU单元，VPP信号解码单元，CPLD控制单元，VR单元，PCIE Redriver芯片，PCIE Slot单元和LED指示单元；所述CPU单元分别通过VPP信号解码单元和PCIE Redriver芯片连接到CPLD控制单元，所述CPLD控制单元还连接有LED指示单元和VR单元，其中VR单元通过PCIE Slot单元与PCIE Redriver芯片相连。该利用CPLD实现的PCIE热插拔系统及方法，解决了PCIE热插拔链路增加导致的PCIE信号完整性降低的问题，不仅可以稳定实现PCIE设备热插拔功能，还可以保证PCIE信号传输过程中的信号完整性；同时，还具有上电保护机制，能够有效减少PCIE设备热插拔过程中CPU异常引起的误上电操作。
Description
技术领域
本发明涉及计算机扩展技术领域，特别涉及一种利用CPLD实现的PCIE热插拔系统及方法。
背景技术
PCIE作为一种高速串行计算机扩展总线标准，主要用于CPU与外围器件的数据交互。相比于PCI、PCI-X等通讯标准，PCIE具有高传输速率、高带宽、高可靠性、热插拔等优点，不仅适用于CPU的总线扩展，而且可用于其他器件间的数据交互。
PCIE热插拔作为PCIE通讯标准的一大重要功能，使得支持PCIE热插拔的设备可以在设备正常运行过程中，对PCIE板卡进行添加/移除操作。同时避免了PCIE板卡扩展或故障更换过程中对设备的断电/上电操作，极大程度的降低了系统维护、维修成本。而设备能否支持PCIE热插拔功能，需要在研发设计阶段对其进行功能添加。
PCIE Redriver是一种能够增强PCIE总线信号，从而使PCIE总线实现远距离跨板传输的芯片。它能够恢复PCIE信号的完整性，提升系统稳定度。传统的PCIE热插拔设计中，由于PCIE链路较短，无需使用PCIE Redriver等器件。而随着多路服务器设计复杂度的不断提高，PCIE链路逐渐增加，PCIE信号完整性降低，因此，亟需一种具有PCIE Redriver的热插拔实现方法。
基于上述问题，本发明提出了一种利用CPLD实现的PCIE热插拔系统及方法。
发明内容
本发明为了弥补现有技术的缺陷，提供了一种简单高效的利用CPLD实现的PCIE热插拔系统及方法。
本发明是通过如下技术方案实现的：
一种利用CPLD实现的PCIE热插拔系统，其特征在于：包括CPU单元，VPP信号解码单元，CPLD控制单元，VR单元，PCIE Redriver芯片，PCIE Slot单元和LED指示单元；所述CPU单元分别通过VPP信号解码单元和PCIE Redriver芯片连接到CPLD控制单元，所述CPLD控制单元还连接有LED指示单元和VR单元，其中VR单元通过PCIE Slot单元与PCIE Redriver芯片相连。
所述CPU单元包括PCIE信号端口和VPP信号端口，其中PCIE信号端口用于连接PCIERedriver芯片进行PCIE信号传输，VPP信号端口用于连接VPP信号解码单元进行VPP信号传输；
所述VPP信号解码单元用于对CPU单元的VPP信号端口发出的VPP信号进行解码，将VPP信号转换为I/O信号发送至CPLD控制单元；同时VPP信号解码单元还对CPLD控制单元发出的I/O信号进行编码，转换为VPP信号发送至CPU单元的VPP信号端口；
所述PCIE Redriver芯片用于对PCIE信号进行再驱动，防止PCIE信号在长距离传输过程中的信号衰减，保证PCIE信号完整性。
所述CPLD控制单元用于实现整个热插拔过程中PCIE上电/下电时序控制和PCIERedriver有效复位控制；同时CPLD控制单元还具有多种保护机制，有效防止CPU端异常引起的误上电操作和PCIE设备端异常引起的CPU误判断情况的发生；
所述VR单元用于接收CPLD控制单元发出的控制信号，实现PCIE上电操作，为PCIE设备提供稳定可靠的电源。
所述PCIE Slot单元包括PCIE Slot和PCIE热插拔按键，其中PCIE Slot用于接插PCIE设备，PCIE热插拔按键用于操作人员控制PCIE设备进行上电/下电操作。
所述LED指示单元包括电源指示LED和异常指示LED，其中电源指示LED用于指示PCIE设备是否上电完成，异常指示LED用于PCIE热插拔过程中的电源、PCIE链路异常指示。
本发明利用CPLD实现的PCIE热插拔系统的实现方法，其特征在于，包括PCIE上电时序控制方法和PCIE Redriver有效复位控制方法两部分；
所述PCIE上电时序控制方法，首先利用CPLD控制单元在控制上电时序之前自动判断PCIE设备是否在位，并对PCIE设备在位的PCIE Slot启动上电控制，避免CPU信号错误引起的PCIE Slot错误上电；随后，CPLD控制单元在接收到来自CPU单元的上电使能信号后根据PCIE上电时序逐个使能PCIE设备的Power、Clock、Reset信号的控制信号；
所述PCIE Redriver有效复位控制方法，在PCIE设备下电时序完成时，利用CPLD控制单元控制PCIE Redriver芯片的复位信号，使其进入复位状态5 ms，然后立即退出复位状态，等待PCIE链路建立链接。
所述利用CPLD实现的PCIE热插拔系统的实现方法，具体包括以下步骤：
（1）CPLD控制单元实时检测PCIE设备在位信号并对其进行软件去抖后发送给CPU单元；当有PCIE热插拔按键启动时，CPLD控制单元判断当前PCIE热插拔按键所在的PCIE Slot是否PCIE设备在位，若PCIE设备在位，进入步骤（2），否则等待；
（2）CPLD控制单元对PCIE热插拔按键进行软件去抖并发送给CPU单元，等待CPU单元发送电源控制信号，若上电信号使能，进入步骤（3），否则进入步骤（7）；
（3）CPLD控制单元接收到来自CPU单元的上电使能信号，首先判断对应PCIE Slot的PCIE设备是否在位，若PCIE设备在位，进入步骤（4），否则等待；
（4）CPLD控制单元启动PCIE设备上电时序控制，等待PCIE设备上电完成，若上电时序正常，进入步骤（5），否则进入步骤（6）；
（5）电源指示LED亮，指示PCIE设备上电时序正常；
（6）异常指示LED亮，指示PCIE设备上电时序异常；
（7）CPLD控制单元启动PCIE设备下电时序控制，等待PCIE设备下电完成，若下电时序正常，进入步骤（8），否则进入步骤（9）；
（8）CPLD控制单元对PCIE Redriver芯片进行有效复位，同时电源指示LED灭，指示PCIE设备下电时序正常；
（9）异常指示LED亮，指示PCIE设备下电时序异常。
本发明的有益效果是：该利用CPLD实现的PCIE热插拔系统及方法，解决了PCIE热插拔链路增加导致的PCIE信号完整性降低的问题，不仅可以稳定实现PCIE设备热插拔功能，还可以保证PCIE信号传输过程中的信号完整性；同时，还具有上电保护机制，能够有效减少PCIE设备热插拔过程中CPU异常引起的误上电操作。
附图说明
附图1为本发明利用CPLD实现的PCIE热插拔系统示意图。
附图2为本发明利用CPLD实现的PCIE热插拔系统的实现方法示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行详细的说明。应当说明的是，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
该利用CPLD实现的PCIE热插拔系统，包括CPU单元，VPP信号解码单元，CPLD控制单元，VR单元，PCIE Redriver芯片，PCIE Slot单元和LED指示单元；所述CPU单元分别通过VPP信号解码单元和PCIE Redriver芯片连接到CPLD控制单元，所述CPLD控制单元还连接有LED指示单元和VR单元，其中VR单元通过PCIE Slot单元与PCIE Redriver芯片相连。
所述CPU单元包括PCIE信号端口和VPP信号端口，其中PCIE信号端口用于连接PCIERedriver芯片进行PCIE信号传输，VPP信号端口用于连接VPP信号解码单元进行VPP信号传输；
所述VPP信号解码单元用于对CPU单元的VPP信号端口发出的VPP信号进行解码，将VPP信号转换为I/O信号发送至CPLD控制单元；同时VPP信号解码单元还对CPLD控制单元发出的I/O信号进行编码，转换为VPP信号发送至CPU单元的VPP信号端口；
所述PCIE Redriver芯片用于对PCIE信号进行再驱动，防止PCIE信号在长距离传输过程中的信号衰减，保证PCIE信号完整性。
PCIE Redriver芯片作为PCIE链路的“中继器”，不仅需要在每次热插拔操作完成后进行复位，而且需要在每次启动PCIE上电时序之前退出复位状态。
所述CPLD控制单元用于实现整个热插拔过程中PCIE上电/下电时序控制和PCIERedriver有效复位控制；同时CPLD控制单元还具有多种保护机制，有效防止CPU端异常引起的误上电操作和PCIE设备端异常引起的CPU误判断情况的发生；
所述VR单元用于接收CPLD控制单元发出的控制信号，实现PCIE上电操作，为PCIE设备提供稳定可靠的电源。
所述PCIE Slot单元包括PCIE Slot和PCIE热插拔按键，其中PCIE Slot用于接插PCIE设备，PCIE热插拔按键用于操作人员控制PCIE设备进行上电/下电操作。
所述LED指示单元包括电源指示LED和异常指示LED，其中电源指示LED用于指示PCIE设备是否上电完成，异常指示LED用于PCIE热插拔过程中的电源、PCIE链路异常指示。
该利用CPLD实现的PCIE热插拔系统的实现方法，其特征在于，包括PCIE上电时序控制方法和PCIE Redriver有效复位控制方法两部分；
所述PCIE上电时序控制方法，首先利用CPLD控制单元在控制上电时序之前自动判断PCIE设备是否在位，并对PCIE设备在位的PCIE Slot启动上电控制，避免CPU信号错误引起的PCIE Slot错误上电；随后，CPLD控制单元在接收到来自CPU单元的上电使能信号后根据PCIE上电时序逐个使能PCIE设备的Power、Clock、Reset信号的控制信号；
所述PCIE Redriver有效复位控制方法，在PCIE设备下电时序完成时，利用CPLD控制单元控制PCIE Redriver芯片的复位信号，使其进入复位状态5 ms，然后立即退出复位状态，等待PCIE链路建立链接。
具体包括以下步骤：
（1）CPLD控制单元实时检测PCIE设备在位信号并对其进行软件去抖后发送给CPU单元；当有PCIE热插拔按键启动时，CPLD控制单元判断当前PCIE热插拔按键所在的PCIE Slot是否PCIE设备在位，若PCIE设备在位，进入步骤（2），否则等待；
（2）CPLD控制单元对PCIE热插拔按键进行软件去抖并发送给CPU单元，等待CPU单元发送电源控制信号，若上电信号使能，进入步骤（3），否则进入步骤（7）；
（3）CPLD控制单元接收到来自CPU单元的上电使能信号，首先判断对应PCIE Slot的PCIE设备是否在位，若PCIE设备在位，进入步骤（4），否则等待；
（4）CPLD控制单元启动PCIE设备上电时序控制，等待PCIE设备上电完成，若上电时序正常，进入步骤（5），否则进入步骤（6）；
（5）电源指示LED亮，指示PCIE设备上电时序正常；
（6）异常指示LED亮，指示PCIE设备上电时序异常；
（7）CPLD控制单元启动PCIE设备下电时序控制，等待PCIE设备下电完成，若下电时序正常，进入步骤（8），否则进入步骤（9）；
（8）CPLD控制单元对PCIE Redriver芯片进行有效复位，同时电源指示LED灭，指示PCIE设备下电时序正常；
（9）异常指示LED亮，指示PCIE设备下电时序异常。
Claims (7)
1.一种利用CPLD实现的PCIE热插拔系统，其特征在于：包括CPU单元，VPP信号解码单元，CPLD控制单元，VR单元，PCIE Redriver芯片，PCIE Slot单元和LED指示单元；所述CPU单元分别通过VPP信号解码单元和PCIE Redriver芯片连接到CPLD控制单元，所述CPLD控制单元还连接有LED指示单元和VR单元，其中VR单元通过PCIE Slot单元与PCIE Redriver芯片相连。
2.根据权利要求1所述的利用CPLD实现的PCIE热插拔系统，其特征在于：所述CPU单元包括PCIE信号端口和VPP信号端口，其中PCIE信号端口用于连接PCIE Redriver芯片进行PCIE信号传输，VPP信号端口用于连接VPP信号解码单元进行VPP信号传输；
所述VPP信号解码单元用于对CPU单元的VPP信号端口发出的VPP信号进行解码，将VPP信号转换为I/O信号发送至CPLD控制单元；同时VPP信号解码单元还对CPLD控制单元发出的I/O信号进行编码，转换为VPP信号发送至CPU单元的VPP信号端口；
所述PCIE Redriver芯片用于对PCIE信号进行再驱动，防止PCIE信号在长距离传输过程中的信号衰减，保证PCIE信号完整性。
3.根据权利要求1所述的利用CPLD实现的PCIE热插拔系统，其特征在于：所述CPLD控制单元用于实现整个热插拔过程中PCIE上电/下电时序控制和PCIE Redriver有效复位控制；同时CPLD控制单元还具有多种保护机制，有效防止CPU端异常引起的误上电操作和PCIE设备端异常引起的CPU误判断情况的发生；
所述VR单元用于接收CPLD控制单元发出的控制信号，实现PCIE上电操作，为PCIE设备提供稳定可靠的电源。
4.根据权利要求1所述的利用CPLD实现的PCIE热插拔系统，其特征在于：所述PCIESlot单元包括PCIE Slot和PCIE热插拔按键，其中PCIE Slot用于接插PCIE设备，PCIE热插拔按键用于操作人员控制PCIE设备进行上电/下电操作。
5.根据权利要求1所述的利用CPLD实现的PCIE热插拔系统，其特征在于：所述LED指示单元包括电源指示LED和异常指示LED，其中电源指示LED用于指示PCIE设备是否上电完成，异常指示LED用于PCIE热插拔过程中的电源、PCIE链路异常指示。
6.根据权利要求1~5任意一项所述的利用CPLD实现的PCIE热插拔系统的实现方法，其特征在于：包括PCIE上电时序控制方法和PCIE Redriver有效复位控制方法两部分；
所述PCIE上电时序控制方法，首先利用CPLD控制单元在控制上电时序之前自动判断PCIE设备是否在位，并对PCIE设备在位的PCIE Slot启动上电控制，避免CPU信号错误引起的PCIE Slot错误上电；随后，CPLD控制单元在接收到来自CPU单元的上电使能信号后根据PCIE上电时序逐个使能PCIE设备的Power、Clock、Reset信号的控制信号；
所述PCIE Redriver有效复位控制方法，在PCIE设备下电时序完成时，利用CPLD控制单元控制PCIE Redriver芯片的复位信号，使其进入复位状态5 ms，然后立即退出复位状态，等待PCIE链路建立链接。
7.根据权利要求6所述的利用CPLD实现的PCIE热插拔系统的实现方法，其特征在于，包括以下步骤：：
（1）CPLD控制单元实时检测PCIE设备在位信号并对其进行软件去抖后发送给CPU单元；当有PCIE热插拔按键启动时，CPLD控制单元判断当前PCIE热插拔按键所在的PCIE Slot是否PCIE设备在位，若PCIE设备在位，进入步骤（2），否则等待；
（2）CPLD控制单元对PCIE热插拔按键进行软件去抖并发送给CPU单元，等待CPU单元发送电源控制信号，若上电信号使能，进入步骤（3），否则进入步骤（7）；
（3）CPLD控制单元接收到来自CPU单元的上电使能信号，首先判断对应PCIE Slot的PCIE设备是否在位，若PCIE设备在位，进入步骤（4），否则等待；
（4）CPLD控制单元启动PCIE设备上电时序控制，等待PCIE设备上电完成，若上电时序正常，进入步骤（5），否则进入步骤（6）；
（5）电源指示LED亮，指示PCIE设备上电时序正常；
（6）异常指示LED亮，指示PCIE设备上电时序异常；
（7）CPLD控制单元启动PCIE设备下电时序控制，等待PCIE设备下电完成，若下电时序正常，进入步骤（8），否则进入步骤（9）；
（8）CPLD控制单元对PCIE Redriver芯片进行有效复位，同时电源指示LED灭，指示PCIE设备下电时序正常；
（9）异常指示LED亮，指示PCIE设备下电时序异常。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711405080.9A CN107992443A (zh) | 2017-12-22 | 2017-12-22 | 一种利用cpld实现的pcie热插拔系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711405080.9A CN107992443A (zh) | 2017-12-22 | 2017-12-22 | 一种利用cpld实现的pcie热插拔系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107992443A true CN107992443A (zh) | 2018-05-04 |
Family
ID=62041467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711405080.9A Pending CN107992443A (zh) | 2017-12-22 | 2017-12-22 | 一种利用cpld实现的pcie热插拔系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107992443A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109117343A (zh) * | 2018-08-28 | 2019-01-01 | 郑州云海信息技术有限公司 | 一种pcie交换板 |
| CN109542198A (zh) * | 2018-11-20 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种控制pcie卡上电的方法及设备 |
| CN110990317A (zh) * | 2019-10-31 | 2020-04-10 | 苏州浪潮智能科技有限公司 | 一种服务器调试时的在位信号处理方法和装置 |
| CN111913903A (zh) * | 2019-05-10 | 2020-11-10 | 烽火通信科技股份有限公司 | 一种支持NVMe磁盘热插拔的控制系统及方法 |
| CN113448904A (zh) * | 2021-06-04 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种外接设备的热插拔方法和装置 |
| CN114925009A (zh) * | 2022-04-30 | 2022-08-19 | 苏州浪潮智能科技有限公司 | 一种pcie扩展芯片热插拔管理方法、装置及介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101729356A (zh) * | 2008-10-16 | 2010-06-09 | 世仰科技股份有限公司 | 共享储存之汇流排交换器 |
| CN104978251A (zh) * | 2015-06-29 | 2015-10-14 | 浪潮电子信息产业股份有限公司 | 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法 |
| CN105955911A (zh) * | 2016-05-09 | 2016-09-21 | 杭州宏杉科技有限公司 | 一种热插拔控制电路及其控制方法 |
| CN106201963A (zh) * | 2016-07-11 | 2016-12-07 | 浪潮(北京)电子信息产业有限公司 | 一种用于服务器内pci‑e卡热插拔的系统 |
| CN106326167A (zh) * | 2015-06-17 | 2017-01-11 | 中兴通讯股份有限公司 | 一种基于pcie子卡热插拔的方法及装置 |
| CN107357753A (zh) * | 2017-07-12 | 2017-11-17 | 郑州云海信息技术有限公司 | 一种实现PCIE port和硬盘地址自动匹配的方法及系统 |
-
2017
- 2017-12-22 CN CN201711405080.9A patent/CN107992443A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101729356A (zh) * | 2008-10-16 | 2010-06-09 | 世仰科技股份有限公司 | 共享储存之汇流排交换器 |
| CN106326167A (zh) * | 2015-06-17 | 2017-01-11 | 中兴通讯股份有限公司 | 一种基于pcie子卡热插拔的方法及装置 |
| CN104978251A (zh) * | 2015-06-29 | 2015-10-14 | 浪潮电子信息产业股份有限公司 | 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法 |
| CN105955911A (zh) * | 2016-05-09 | 2016-09-21 | 杭州宏杉科技有限公司 | 一种热插拔控制电路及其控制方法 |
| CN106201963A (zh) * | 2016-07-11 | 2016-12-07 | 浪潮(北京)电子信息产业有限公司 | 一种用于服务器内pci‑e卡热插拔的系统 |
| CN107357753A (zh) * | 2017-07-12 | 2017-11-17 | 郑州云海信息技术有限公司 | 一种实现PCIE port和硬盘地址自动匹配的方法及系统 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109117343A (zh) * | 2018-08-28 | 2019-01-01 | 郑州云海信息技术有限公司 | 一种pcie交换板 |
| CN109542198A (zh) * | 2018-11-20 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种控制pcie卡上电的方法及设备 |
| CN109542198B (zh) * | 2018-11-20 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种控制pcie卡上电的方法及设备 |
| CN111913903A (zh) * | 2019-05-10 | 2020-11-10 | 烽火通信科技股份有限公司 | 一种支持NVMe磁盘热插拔的控制系统及方法 |
| CN110990317A (zh) * | 2019-10-31 | 2020-04-10 | 苏州浪潮智能科技有限公司 | 一种服务器调试时的在位信号处理方法和装置 |
| CN113448904A (zh) * | 2021-06-04 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种外接设备的热插拔方法和装置 |
| CN113448904B (zh) * | 2021-06-04 | 2023-01-20 | 山东英信计算机技术有限公司 | 一种外接设备的热插拔方法和装置 |
| CN114925009A (zh) * | 2022-04-30 | 2022-08-19 | 苏州浪潮智能科技有限公司 | 一种pcie扩展芯片热插拔管理方法、装置及介质 |
| CN114925009B (zh) * | 2022-04-30 | 2023-07-18 | 苏州浪潮智能科技有限公司 | 一种pcie扩展芯片热插拔管理方法、装置及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107992443A (zh) | 一种利用cpld实现的pcie热插拔系统及方法 | |
| CN102508755B (zh) | 一种模拟接口卡热插拔的装置和方法 | |
| CN102055633B (zh) | 一种星载双can总线节点故障自恢复系统 | |
| CN110488959A (zh) | Usb功率传输源装置的功率节约模式 | |
| EP3462328B1 (en) | Serial connection between management controller and microcontroller | |
| CN102831084B (zh) | 重新识别usb设备的控制器及控制方法 | |
| CN100470523C (zh) | 一种热插拔控制装置及方法 | |
| CN105323080B (zh) | 一种链路备份、电源备份方法、装置及系统 | |
| CN106598902A (zh) | 一种可实现板卡热插拔的cpu控制板及其实现方法 | |
| CN101536076B (zh) | 网络投影仪和投影仪系统 | |
| CN102231114A (zh) | 对芯片进行升级的系统、方法与升级文件发送方法、装置 | |
| CN101741532B (zh) | 一种用于冗余服务器切换的双机切换装置 | |
| CN101902769B (zh) | 单板的无线调试方法和装置 | |
| CN101877863B (zh) | 串行接口通信测试系统 | |
| CN109359079A (zh) | 一种自动维护usb连接的模拟拔插装置及方法 | |
| CN102420462A (zh) | 一种智能变电站过程层智能终端设备 | |
| CN102694722B (zh) | 桥接器以及其操作方法 | |
| CN105094271A (zh) | 集线器控制方法以及集线器控制电路 | |
| CN219577094U (zh) | PCIe交换电路及PCIe热插拔控制装置 | |
| EP2608448A1 (en) | Coupling device to couple a supply power source to a communication cable | |
| CN113138335B (zh) | 一种检测蓝牙断路器的方法及系统 | |
| CN207251624U (zh) | 一种基于光纤远距离传输的usb3.1 hub | |
| CN108519955A (zh) | 一种热插拔模块和一种PCIe接口的插拔方法和系统 | |
| CN210444067U (zh) | 一种电力设施远程报警控制器 | |
| CN207184484U (zh) | 一种基于光纤远距离传输的usb3.0 hub |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180504 |
|
| RJ01 | Rejection of invention patent application after publication |