CN107979376A - 包络-依赖性顺序变化的滤波器控制 - Google Patents
包络-依赖性顺序变化的滤波器控制 Download PDFInfo
- Publication number
- CN107979376A CN107979376A CN201710996368.1A CN201710996368A CN107979376A CN 107979376 A CN107979376 A CN 107979376A CN 201710996368 A CN201710996368 A CN 201710996368A CN 107979376 A CN107979376 A CN 107979376A
- Authority
- CN
- China
- Prior art keywords
- filter
- order
- envelope
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/508—Details relating to the interpolation process
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0444—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本公开提供了包络‑依赖性顺序变化的滤波器控制。离散时间(例如数字)滤波器可以用作用于处理过采样的输入信号的插值滤波器,例如被包括为Σ‑Δ数模转换电路的一部分。插值滤波器控制电路可以被配置为至少部分地响应于指示包络信号幅度的信息来调整离散时间插值滤波器的滤波器顺序。例如,高电平输入信号可以使用具有比用于低电平输入信号的相应衰减更严格(例如具有更大的衰减)的阻带衰减的插值滤波器来处理。滤波器顺序可以是可变的,例如响应于输入信号的检测到的包络幅度而变化,以与具有固定参数的滤波器相比实现功率节省。
Description
技术领域
本发明一般而非限制性地涉及离散时间(例如数字)滤波器控制,更具体地涉及具有可变的滤波器顺序(诸如响应于输入信号特性而可控的)的数字滤波器。
背景技术
频率选择性滤波器可用于各种应用。例如,当滤波器用作插值滤波器时,具有频域中的低通响应的滤波器可用于抑制图像频率,例如被包括为过采样Σ-Δ数模转换电路的一部分。插值滤波器可以实现为数字滤波器,例如具有固定的阻带衰减和固定的截止频率。通常,离散时间滤波器特性例如滤波器类型(例如频率响应拓扑)和性能(例如阻带衰减、降速率、截止频率)是相对于整个系统规范建立的,然后固定相应的滤波器参数,如滤波器顺序。
发明内容
电子电路或系统可包括离散时间(例如数字)滤波器。例如,离散时间滤波器可以用作处理过采样的输入信号的插值滤波器,例如作为Σ-Δ数模转换电路的一部分。电子电路或系统可以被配置为提供表示离散时间输入信号的包络的信息。插值滤波器控制电路可以被配置为至少部分地响应于指示包络信号幅度的信息来调整离散时间插值滤波器的滤波器顺序。例如,高电平输入信号可能使用具有阻带衰减的插值滤波器来处理,该阻带滤波器比用于低电平输入信号的相应衰减更严格(例如具有更大的衰减)。以这种方式,与使用单个阻带衰减对于所有输入信号相比,整体系统性能得以维持并提高功率效率。
在例子中,信号处理电路可被配置为控制具有可调滤波器顺序的离散时间插值滤波器,信号处理电路包括:离散时间信号输入;耦合离散时间信号输入的离散时间峰值检测器电路,离散时间峰值检测器电路被配置为提供指示从离散时间信号输入接收的离散时间信号的包络信号的信息,包络信号具有小于离散时间信号的带宽的包络带宽;和插值滤波器控制电路,被配置为至少部分地响应于指示包络信号幅度的信息来调整离散时间插值滤波器的滤波器顺序。
Σ-Δ过采样数模转换电路,包括:离散时间信号输入;具有可调滤波器顺序的离散时间插值滤波器;耦合离散时间信号输入的包络检测器电路,包络检测器电路被配置为提供指示从离散时间信号输入接收的离散时间信号的包络信号的信息,包络信号具有小于离散时间信号的带宽的包络带宽;和插值滤波器控制电路,被配置为至少部分地响应于指示包络信号幅度的信息来调整离散时间插值滤波器的滤波器顺序,离散时间Σ-Δ调制器耦合离散时间插值滤波器的输出,电流方式数模转换(DAC)电路耦合离散时间Σ-Δ调制器的输出,电流方式DAC被配置为提供表示离散时间输入信号的模拟输出信号。
在例子中,诸如本方法的技术可包括控制具有可调滤波器顺序的离散时间插值滤波器,该方法包括:接收离散时间信号;使用离散时间峰值检测器检测离散时间信号的包络信号;包络信号具有小于离散时间信号的带宽的包络带宽;确定包络信号幅度;和至少部分地响应于指示包络信号幅度的信息来调整离散时间插值滤波器的滤波器顺序。
本发明内容旨在提供本专利申请的主题的概述。本发明不是提供专门的或详尽的解释。包括详细描述以提供有关本专利申请的进一步信息。
附图说明
图1通常描述可以包括电子系统的例子,例如提供过采样Σ-Δ数模转换器电路。
图2通常描述可以包括峰值检测器电路的例子,例如可以用于从输入信号提取包络信息。
图3A通常描述包括“全通”拓扑的离散时间滤波器部分的示意性例子。
图3B通常描述图3A的全通滤波器拓扑的响应的传递函数表示。
图4通常描述电子系统的至少一部分,例如可以包括音序器、存储器电路和离散时间滤波器电路,诸如可以用于提供可调整的滤波器电路顺序。
图5A通常描述具有第一特定滤波器顺序的第一离散时间滤波器实现的示例。
图5B通常描述具有第二特定滤波器顺序的第二离散时间滤波器实现的示例。
图5C通常描述对应于图5A和图5B的第一和第二滤波器实现的相应的模拟幅度响应图的说明性示例。
图6A通常使用第一转换持续时间和相应的模拟时域输出波形描述各滤波器系数从第二特定滤波器顺序转换到第一特定滤波器顺序的说明性示例。
图6B通常描述各滤波器系数从第二特定滤波器顺序转换到第一特定滤波器顺序的说明性示例,以及对应的模拟时域滤波器输出误差波形。
图7A通常描述各滤波器系数从第二特定滤波器顺序转换到第一特定滤波器顺序的说明性示例,以及相应的模拟时域输出波形,以类似于图6A但使用相对较短的转换持续时间。
图7B通常描述各滤波器系数从第二特定滤波器顺序转换到第一特定滤波器顺序的说明性示例,以及图7A的相应的模拟时域输出波形的放大表示,示出了瞬态波形失真。
图8A通常描述当被配置为提供对应于第一阻带衰减的第一特定顺序时,可调整的-顺序离散时间滤波器的模拟幅度响应的说明性示例。
图8B通常描述当可调整的-顺序离散时间滤波器的仿真幅度响应的说明性示例,其被配置为提供对应于第二更大阻带衰减的第二特定顺序。
图9A通常描述当被配置为提供对应于第一截止频率的第一特定顺序时,可调整的-顺序离散时间滤波器的模拟幅度响应的说明性示例。
图9B通常描述可调整的-顺序离散时间滤波器的模拟幅度响应的说明性示例,其被配置为提供对应于第二较高截止频率的第二特定顺序。
图10A通常描述可调整的-顺序离散时间滤波器的各个滤波器顺序的模拟幅度响应的说明性示例,当滤波器通过各自的中间特定滤波器顺序转换时,通常示出各种响应。
图10B通常描述对应于图10A中模拟的可调整的-顺序离散时间滤波器的初始状态的模拟极零星座的说明性示例。
图10C通常描述对应于图10A中模拟的可调整的-顺序离散时间滤波器的目标状态的模拟极零星座的说明性示例。
图11通常描述诸如方法的技术,其可以包括接收离散时间信号,检测离散时间信号的包络信号,以及至少部分地响应于指示信息的信息来调整离散时间滤波器的滤波器顺序包络信号的幅度。
在不一定按比例绘制的附图中,相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似的数字可以表示相似组件的不同实例。附图通过举例而不是限制的方式说明本文件中讨论的各种实施例。
具体实施方式
本发明人已经认识到,在电子系统中,使用固定滤波器拓扑或固定滤波器顺序中的一个或多个可导致低效率,例如功率消耗低效率。更具体地,具有特定截止频率、特定滚降速率或特定阻带衰减中的一个或多个的频率选择性滤波器在某些情况下可能显着地超过最小性能规格,如果这样的滤波器是过于保守的。例如,阻带衰减可以假定具有特定峰值输入信号幅度来建立,但是对于具有小于峰值幅度的输入信号,较小的衰减因子可能是足够的。为了提供一个稳健的系统,阻带衰减可能会固定在对应于特定峰值输入信号的“最坏情况”值。
相比之下,本发明人已经认识到,滤波器顺序可以是变化的,例如响应于输入信号的检测到的包络大小而变化,以提高系统效率,例如实现功率节省。其他滤波器参数可以变化,例如截止频率或滚降(例如滤波器衰减)与频率的关系。诸如响应于一个或多个输入信号特性,可以动态地调整变量阻带衰减、可变滚降率或可变截止频率中的一个或多个。这种调整可以被称为“实时”,尽管这样的操作不需要对一个或多个输入信号特征进行即时调整或响应。离散时间(例如数字)滤波器可以被控制,例如具有可调滤波器顺序。滤波器顺序可以动态调整,例如在降低功耗模式下提供较低的滤波器顺序,并且在更高性能的模式下提供较高的滤波器顺序。
作为说明性示例,离散时间插值滤波器可以用作过采样Σ-Δ数模转换电路的一部分。输入信号,例如离散时间(例如数字)输入信号可以在幅度上变化。例如,输入信号可以包括具有包络的时域波形,其中包络可以被表示为具有小于输入信号的总带宽的带宽的信号,但是具有在输入信号幅度的峰值之后的幅度。可以使用包络信号的幅度来调整插值滤波器的阻带衰减因子(或一个或多个其他滤波器特性),例如通过调整插值滤波器的滤波器顺序。作为说明性示例,插入滤波器的阻带衰减因子可以是所需衰减因子、期望的本底噪声或期望的噪声谱密度的特定值。
图1通常描述可以包括电子系统100的示例,例如提供过采样Σ-Δ数模转换器电路。输入信号可以被提供给数字输入端102。例如,数字输入可以包括在电子系统100的“边缘”处或在系统100内的界面,诸如包括作为电子组件的一部分、集成电路封装(例如多电路模块)或集成电路裸片。数字输入102可以包括被配置为以串行方式接收离散时间信号的串行接口。数字输入102的一个或多个输出可被路由到电子系统100的其他部分。例如,输出114可以被路由到离散时间滤波器,例如插值滤波器104。输出114可以是输入信号的上采样表示,例如在包括输入信号的原始样本之间插入零值离散时间样本,因此输出信号114可以具有比原始输入信号更高的数据速率。插值滤波器104可以提供低通响应,例如实现为无限脉冲响应(IIR)“半带滤波器”,以在原始输入信号中的离散时间样本之间跨越零值离散时间样本,向Σ-Δ调制器106提供内插上采样信号。Σ-Δ调制器106的输出可以被提供给输出电路108,例如电流方式数模(DAC)转换器,电流方式DAC可以耦合到或可以包括包括电流-电压转换器电路的输出级,以提供电压模式模拟输出信号,对应于由数字输入端102接收的数字输入信号的模拟输出信号。
如上所述,本发明人尤其认识到,插值滤波器104不需要是固定顺序滤波器,并且可以具有可变的滤波器顺序。作为说明性示例,数字输入端102的输出可以耦合到诸如离散时间峰值检测器电路的峰值检测器电路110。峰值检测器电路110(例如具有如图2所示的拓扑)可以提供指示在数字输入102处接收的离散时间输入信号的包络信号的信息。通常,包络信号具有比输入信号的全带宽较小的带宽,并且包络信号幅度被约束,使得包络信号在包络和输入信号在时间上对齐时不包括比输入信号的相应幅度更小的值。作为说明性示例,包络信号带宽和全输入信号带宽之间的带宽比可以是10:1、100:1或1000:1或另一个值。例如,在音频带宽应用中,包络信号带宽可以是20赫兹或更高,输入信号带宽可以包括22千赫兹或24千赫兹的Nyquist率。这样的数值示例是说明性和非限制性的。
能够将指示包络信号幅度的信息提供给插值滤波器控制电路112。插值滤波器控制电路112的输出116可以用于控制插值滤波器。输出116可以包括一个或多个比较器的输出(例如二进制输出),指示幅度值的信息或与一个或多个滤波器系数相关的信息,如在本文档中其他示例所示和描述的。
图2通常描述可以包括峰值检测器电路210的示例200,例如可以用于从输入信号提取包络信息。在这里的示例中,术语“电路”可以指如图2所示的永久配置的特定应用的电路,或者电路可以包括处理器电路或其他可配置的电路,其被布置为执行图2中示意性示出的操作。峰值检测器电路210是可以实现为离散时间(例如数字)峰值检测方案的说明性示例,但是其他峰值检测技术可以与本文所述的其它示例结合使用。在图2的示例200中,离散时间输入信号可以提供给幅度检测器(例如,“绝对值”检测器)220。可以将指示输入信号的样本的绝对值的输出提供给第一比较器224的第一输入。比较器的第二输入可以耦合到延迟元件228,以提供当前幅度样本与指示先前样本的信息之间的比较,或先前样本的衰减表示。第一比较器224可以用于控制在复用器222输出234处相对于新的峰值采样(对应于输入“1”)提供先前样本(对应于输入“0”)的衰减表示。复用器输出234可以被路由到求和结232,并且求和结的另一输入(例如减法输入)可以耦合到衰减因子乘法器230。例如,峰值衰减因子可以表示为“a0,“并且可以具有小于统一的值。复用器的输出234可以包括表示输入信号的包络到峰值检测器电路210的离散时间。
复用器234的输出可以用作峰值检测器电路210的输出,例如提供表示输入信号的包络的信号,例如用于控制可变顺序滤波器电路。例如,在图2中,可以使用包络量级比较器236来比较包络信号幅度与特定阈值,并且包络幅度比较器236可以包括耦合到另一电路的输出,例如滤波器控制电路,由滤波器控制电路用于响应于比较而调整滤波器顺序。作为说明性示例,滤波器控制电路可以被配置为当比较器指示包络信号幅度高于特定阈值时增加插值滤波器顺序来增加阻带衰减。在这个例子中,只有包络量级比较器提供的二进制控制输出。可以使用其他方法,例如使用窗口比较器方案来提供中间包络量级的其他标记。例如,滤波器控制电路可以被配置为将滤波器顺序调整为对应于包络信号幅度范围的特定顺序,并且可以使用具有对应于特定输入包络范围的特定滤波器顺序的多范围“桶”。
图3A通过描述包括“全通”拓扑的离散时间滤波器部分330的说明性示例。如上所述,离散时间滤波器可用于各种应用,例如在数模转换器电路内提供插值滤波器。在一种方法中,可以提供半波段无限脉冲响应(IIR)滤波器,例如通过级联(例如“求和”)全通部分。在图3A所示的方法中,IIR结构包括级联全通部分的两个分支的总和。离散时间输入信号可以被馈送到第一求和结334A和第一延迟元件332A。可以在336处将第一求和结的输出乘以滤波器系数,并馈送到第二求和点334B。第二加法结334B的第二输入可以耦合到第一延迟元件332A的输出。第二加法结334B的第二输入可以耦合到第一延迟元件332A的输出。第二加法结334B的输出可以通过第二延迟元件332B反馈到第一求和结334A的减法输入。全通滤波器部分330的响应的传递函数表示在图3B中示出,其中传递函数H全通是图3A中的336所示的滤波器系数“k”的函数,具有先前样品的值。
通常,系数“k”始终在零和一致之间。建立半波段滤波器响应是因为全通部分通常是第一顺序部分。系数“k”在0和一致之间,以提供稳定的传递函数。类似的技术可用于非半带滤波器,可实现为全通,其中滤波器部分可以是二阶序列。然而,这种方法可能会带来挑战,因为如果要避免不稳定的中间滤波器,则系数的控制将变得更加复杂。
半波段滤波器的滤波器顺序可以变化,例如通过添加或省略相应的级联全通滤波器部分。当滤波器系数“k”被分配为一致(“1”)值时,全通滤波器部分具有相同等于1的传递函数,就像滤波器部分被省略一样。这是因为图3B所示的传递函数的分子和分母都是1-z-1,当k=1,[1-z-1]/[1-z-1]=1。对于离散时间(例如数字)滤波器实现,可以省略对应于具有系数k=1的全通滤波器部分的计算,因为滤波器部分不作任何贡献而不改变输入信号。如果需要可变顺序滤波器,则可以通过将对应于相应滤波器部分的一个或多个全通系数从初始值转换到目标值来实现这种可变顺序滤波器。具有相应的初始滤波器系数k=1的滤波器部分可以首先省略,并且可以在k≠1时分别被实例化或以其它方式包含,并且类似地,在斜坡后具有各自的目标滤波器系数k=1的滤波器部分,它们的滤波器系数在k=1的特定边界内时可以省略。如上所述,省略全通滤波器部分可以通过抑制对应于省略部分的计算来实现,或者如果使用专用的硬件实现的滤波器部分,则可以使用或操作硬件实现的滤波器块抑制。在任一示例中(抑制计算和/或抑制硬件块的操作)可以提供功率节省。
如本文中其他示例所示和描述的,从一组滤波器系数到另一组的突然(例如即时)转换可以引起不期望的时域伪影。因此,本发明人已经认识到,一个或多个系数可以通过一系列中间值转变,例如随着时间推移一个或多个系数。这种斜坡的持续时间可以影响从初始滤波器顺序转换到目标滤波器顺序时引起的波形失真程度。
图4通常描述电子系统400的至少一部分,例如可以包括音序器460、存储器电路446和离散时间滤波器电路330,诸如可以用于提供可调整的滤波器电路顺序。在图4的系统400的示例中,可以逐个采样地向输入锁存器444提供离散时间(例如数字)输入信号“din”的串行表示。滤波器顺序控制信息可以提供给音序器460,例如用于在逐个样本的基础上控制复用器阵列448。音序器可以包括用于从复用器的输出458向离散时间滤波器电路330提供滤波器控制信息的一个或多个输出,诸如包括一个或多个系数(例如“coeff”),或一个幅度比例因子(例如音量或“vol”)。在图4所示的示例中,第一顺序离散时间滤波器电路330可以以串行或顺序方式重新使用,以提供等同于高阶的响应,例如通过改变在输出处提供的滤波器系数458,并且通过控制复用器阵列448来适当地反馈先前的输出。现有输出可以存储在存储器电路446中(诸如包括触发器阵列或其他离散时间信息存储元件)。随着滤波器电路330的滤波器顺序的变化,当相应的滤波器系数在k=1的特定边界内,例如在音序器460的控制下,可以省略高阶滤波器贡献的计算。离散时间截波电路452可以任选地包括,滤波器电路330的输出可以使用输出锁存器454锁存以提供离散时间(例如数字)输出“dout”。图4的系统400通常可以被称为波形滤波器引擎,作为示例,可以使用特定应用的硬件元件或可配置元件(例如作为可编程逻辑器件的一部分被包括的)来实现。
图5A通过描述具有第一特定滤波器顺序的第一离散时间滤波器实现530A的示例。图5A中的元件k1和k2分别表示具有第一和第二滤波器系数的相应的全通道部分。可以提供具有第一采样率“fs”的离散时间输入信号,并且可以通过在由元件k1和k2定义的并行路径之间切换来提供滤波器实现530A的输出,以提供具有第二采样率“2fs”的输出。图5A所示的滤波器拓扑可以作为说明性示例提供定义低通响应的第五顺序半带无限脉冲响应滤波器,并且具有阻带衰减约25分贝(25dB)。
图5B通常描述具有第二特定滤波器顺序的第二离散时间滤波器实现530B的示例。图5B中的元件k1、k2、k3、k4和k5可以表示具有各自的滤波器系数的相应的全通道部分。可以提供具有第一采样率“fs”的离散时间输入信号,并且可以通过在并行路径之间切换来提供滤波器实现530B的输出,例如提供具有第二采样率“2fs”的输出。图5B所示的滤波器拓扑可以作为说明性示例提供限定低通响应的第11顺序半带无限脉冲响应滤波器,并且具有约75分贝的阻带衰减(25dB)。
图5C通常描述对应于图5A和图5B的第一和第二滤波器实现的相应的模拟幅度响应图的说明性示例。如上所述,第5顺序滤波器实现具有响应550A,其在阻带中显示约-25dB的峰值,并且第11顺序滤波器实现具有响应550B,其在阻带中显示约-75dB的峰值。如关于本文其他示例所提到的,离散时间滤波器电路可以包括可调滤波器顺序,诸如具有对应于图5A和图5B所示示例的可选滤波器顺序。系数k1、k2、k3、k4和k5可以从初始值转换为目标值,例如取决于输入信号包络量值或其他信息。以这种方式,可以改变阻带衰减等参数。
图6A通常描述使用第一转换持续时间和对应的模拟时域输出波形662从第二特定滤波器顺序(例如,对应于图5B的实现的第11顺序响应)到第一特定滤波器顺序(例如第五顺序响应,对应于图5A的实现)转换的各个滤波器系数k1、k2、k3、k4和k5的模拟的说明性示例。在系数k3、k4和k5已经转换到特定的统一边界后,可以从计算中省略对应于系数k3、k4、k5的滤波器部分(或者可以绕过或消除对应于这些滤波器元件的硬件块),例如当使用减少阻带衰减时实现功率节省。在图6A的说明性示例中,斜坡是线性的,并且在100个样本的持续时间内发生。所得到的时域波形662在转换期间不显示可见的失真。
图6B通常描述以类似于图6A的方式对从第二特定滤波器顺序转换到第一特定滤波器的各个滤波器系数k1、k2、k3、k4、k5的仿真的说明性示例,以及相应的模拟时域滤波器输出误差波形664,其中误差波形示出了转换后目标滤波器的期望输出,与在转换之前和期间的模拟滤波器输出相比。
图7A通常描述从第二特定滤波器顺序向第一特定滤波器顺序转移的各个滤波器系数k1、k2、k3、k4、k5的说明性示例,以及相应的模拟时域输出波形772A,类似于图6A的方式,但是使用20个样本的相对较短的转换持续时间,图7B通常描述图7A的对应的模拟时域输出波形的放大表示772B,示出了瞬态波形失真。放大表示772B示出了正弦波形的时域失真,因为系数k1、k2、k3、k4和k5以离散步长从其初始值转换到目标值。因此,在渐变系数和相应的诱导失真的转换持续时间之间可以存在权衡,其中较短的转换持续时间导致更大的失真。图6A、图6B、图7A和图7B的图示示出系数转换的线性斜坡,但是可以使用其它波形。如关于其他地方的各种实例所述,斜坡不需要直接发生在初始值和目标值之间。例如,可以选择一个或多个中间滤波器顺序,并且从初始滤波器顺序到目标滤波器的转换可以通过一个或多个中间滤波器顺序以分段方式发生。
如本文其他地方所讨论的,使用可调滤波器顺序可以提供可选择的阻带衰减,例如当输入信号幅度较低时放松阻带衰减。图8A通常描述可调整的-顺序离散时间滤波器的仿真幅度响应的说明性示例,其被配置为提供对应于第一阻带衰减的第一特定顺序,例如约-30dB。类似地,图8B通常描述可调整的顺序离散时间滤波器的模拟幅度响应的说明性示例,其被配置为提供对应于大约-80dB的第二更大阻带衰减的第二特定顺序。然而,可以通过选择性地改变滤波器顺序来调整其它滤波器参数。例如,图9A通常描述可调整的顺序离散时间滤波器的模拟幅度响应的说明性示例,其被配置为提供对应于第一截止频率的第一特定顺序。图9B通常描述可调整的-顺序离散时间滤波器的模拟幅度响应的说明性示例,其被配置为提供对应于第二较高截止频率的第二特定顺序,其中第二特定顺序大于第一特定滤波器顺序。因此,图9B的幅度响应中所示的滚降也比图9A所示的滚降更快。
图6A、图6B、图7A和图7B的图示示出系数转换的线性斜坡,但是可以使用其它波形。此外,斜坡或其他转换不需要直接发生在初始值和目标值之间。例如,可以选择一个或多个中间滤波器顺序,并且可以通过一个或多个中间滤波器顺序以分段方式发生从初始滤波器顺序到目标滤波器的转变。图10A通常描述可调整的-顺序离散时间滤波器的各个滤波器顺序的模拟幅度响应的说明性示例,其中说明了滤波器通过各自的中间特定滤波器顺序转换时的各种响应。滤波器顺序包括第5顺序幅度响应1030A、第7顺序幅度响应1030B、第9顺序幅度响应1030C和第11顺序幅度响应1030C。使用中间滤波器的设备在转换期间在各自的滤波器系数中使用较小的步长,并且可以保留期望的滤波器响应(例如低通形状),因为从初始滤波器顺序到最终目标滤波器顺序的最终转变通过具有已知响应的中间步骤。例如,转换的顺序可以是1030D到1030C到1030B到1030A,反之亦然。
图10B通常描述对应于图10A中模拟的可调整的-顺序离散时间滤波器的初始状态的模拟极零星座的说明性示例,例如在消除对应于具有系数k=1的滤波器级的多余零点之前具有对应于第5顺序响应1030A的幅度响应。类似地,图10C通常描述与图10A中模拟的可调整的-顺序离散时间滤波器的目标状态相对应的模拟极零星座的说明性示例,例如具有对应于第11顺序响应的幅度响应1030D。
图11通常描述可以包括在1102处接收离散时间信号(例如数字信号)的技术1100,并且在1104检测离散时间信号的包络信号,并且在1106调整离散时间滤波器的滤波,诸如插值滤波器,至少部分地响应于指示包络信号的幅度的信息。可以执行图11的技术,例如当包括在Σ-Δ过采样数模转换电路的一部分的操作中时,尽管技术1100不限于这种应用。技术1100可以包括或使用本文描述的其它方面的部分,例如相对于图1、图2、图3A或图4示出和描述的,作为说明性示例。
虽然上面讨论的许多示例是布置为半带滤波器的无限脉冲响应(IIR)滤波器,但是可以应用本文所描述的技术(例如使用具有可调滤波器顺序的离散时间滤波器)到其他应用的滤波器拓扑。例如,使用离散时间全通拓扑是说明性的,并且可以使用其他滤波器拓扑,例如可以包括双向时间拓扑、直接形式I或直接形式II拓扑或其他拓扑。如本文其他地方所述,全通半带拓扑在通过中间滤波器顺序转换时保持稳定性。
各种注释
本文描述的每个非限制性方面可以独立地存在,或者可以以与一个或多个其它实例的各种排列或组合来组合。上述详细描述包括对作为详细描述的一部分的附图的参考。附图通过说明的方式示出可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。除了所示出或描述的那些之外,这样的示例可以包括元件。然而,本发明人还考虑了仅提供示出或描述的那些元件的示例。此外,本发明人还考虑了关于特定实施例(或其一个或多个方面)或相对于其它实施例使用所示或描述的那些元件(或其一个或多个方面)的任何组合或排列的示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致,则本文档中的用法控制。
在本文件中,专利文献中常用的术语“一种”或“一个”包括一个或多于一个,独立于“至少一个”或“一个或多个”的任何其他实例或用途。在本文件中,“或”用于表示非排他性或,如“A或B”包括“A而不是B”、“B但不是A”和“A和B”,除非另有说明。在本文中,术语“包括”和“其中”用作各自术语“包括”和“其中”的简体英文等同词。而且,在所附权利要求中,术语“包括”和“包含”是开放式的,也就是说,除了在权利要求中的这个术语之后所列出的内容之外,还包括除了权利要求之外的元素的系统、设备、制品、组成、制定或过程,仍然被认为属于该权利要求的范围。此外,在以下权利要求中,术语“第一”、“第二”和“第三”等仅用作标签,并不意图对其对象施加数字要求。
本文描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可以包括计算机可读介质或机器可读介质,编码有可操作以指示电子设备执行如上述示例中所描述的方法的指令。这种方法的实现可以包括诸如微代码、汇编语言代码、高电平语言代码等的代码。该代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外,在例子中,代码可以有形存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如,光盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器)、只读存储器(ROM)等。
上述描述旨在是说明性的而不是限制性的。例如,上述实施例(或其一个或多个方面)可以彼此组合使用。可以使用其它实施例,例如本领域普通技术人员在阅读上述描述之后。摘要提供符合37C.F.R.§1.72(b),允许读者快速确定技术披露的性质。提交它的理解是,它不会用于解释或限制权利要求的范围或含义。另外,在上述详细描述中,各种特征可以被分组在一起以简化本公开。这不应被解释为意图无声公开的功能对于任何权利要求是至关重要的。相反,本发明的主题可能在于比特定公开的实施例的所有特征的少。因此,以下权利要求书作为示例或实施例被并入详细描述中,其中每个权利要求独立地作为单独的实施例,并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。
Claims (20)
1.信号处理电路,被配置为控制具有可调滤波器顺序的数字插值滤波器,所述信号处理电路包括:
数字信号输入;
耦合所述数字信号输入的数字峰值检测器电路,所述数字峰值检测器电路被配置为提供指示从所述数字信号输入接收的数字信号的包络信号的信息,所述包络信号具有小于数字信号的带宽的包络带宽;和
插值滤波器控制电路,被配置为至少部分地响应于指示包络信号幅度的信息来调整数字插值滤波器的滤波器顺序。
2.权利要求1所述的信号处理电路,其中所述插值滤波器控制电路包括耦合所述包络信号的比较器,所述比较器被配置为将包络信号幅度与指定的阈值进行比较,并且所述比较器包括耦合所述插值滤波器控制电路的输出以供所述插值滤波器控制电路使用,以响应于比较来调整滤波器顺序。
3.权利要求2所述的信号处理电路,其中所述插值滤波器控制电路被配置为当所述比较器指示包络信号幅度高于指定阈值时通过增加插值滤波器顺序来增加阻带衰减。
4.权利要求1所述的信号处理电路,其中配置为通过至少部分地响应于指示所述包络信号幅度的信息调整滤波器顺序来调整阻带边缘位置。
5.权利要求1所述的信号处理电路,其中所述插值滤波器控制电路被配置为调整所述滤波器顺序包括将来自对应于初始滤波器顺序的相应初始值的滤波器系数中的至少一个斜坡到对应于目标滤波器顺序的相应目标值。
6.权利要求5所述的信号处理电路,其中所述斜坡包括线性斜坡。
7.权利要求1所述的信号处理电路,还包括插值滤波器。
8.权利要求7所述的信号处理电路,其中所述插值滤波器包括一阶数字全通滤波器部分。
9.权利要求1所述的信号处理电路,包括:
数字插值滤波器部分;
数字信号缓冲器;
复用器部分,选择性地将数字信号输入和数字信号缓冲器中的至少一个耦合数字插值滤波器部分;
音序器,被配置为控制复用器部分和插值滤波器部分以提供可调滤波器顺序,所述音序器耦合到滤波器控制电路以接收和存储插值滤波器系数和相应的复用器部分状态。
10.权利要求9所述的信号处理电路,其中所述数字插值滤波器部分包括一阶全通滤波器部分;和
其中所述数字信号缓冲器的输入耦合所述一阶全通滤波器部分的输出;
其中所述音序器被配置为顺序控制复用器部分和一阶全通滤波器系数K,以串行方式实现高阶插值滤波器。
11.权利要求10所述的信号处理电路,其中当在滤波操作中使用的系数K的值统一时,所述音序器被配置为省略或旁路滤波操作。
12.权利要求11所述的信号处理电路,其中当在滤波操作中使用的系数K的值在幅度比统一更小的特定边界内时,所述音序器被配置为省略或旁路滤波操作。
13.一种控制具有可调滤波器顺序的数字插值滤波器的方法,该方法包括:
接收数字信号;
使用数字峰值检测器检测数字信号的包络信号,所述包络信号具有小于数字信号的带宽的包络带宽;
确定包络信号幅度;和
至少部分地响应于指示包络信号幅度的信息来调整数字插值滤波器的滤波器顺序。
14.权利要求13所述的方法,包括将包络信号幅度与指定的阈值进行比较;和
响应于比较来调整滤波器顺序。
15.权利要求14所述的方法,其中响应于比较来调整滤波器顺序包括当所述比较器指示包络信号幅度高于指定阈值时通过增加插值滤波器顺序来增加阻带衰减。
16.权利要求13所述的方法,其中调整滤波器包括将来自对应于初始滤波器顺序的相应初始值的滤波器系数中的至少一个斜坡到对应于目标滤波器顺序的相应目标值。
17.权利要求13所述的方法,其中所述数字插值滤波器部分包括一阶全通滤波器部分;和
其中该方法包括顺序控制一阶全通滤波器系数K,以串行方式实现高阶插值滤波器,包括向一级全通滤波器馈送输入。
18.权利要求17所述的方法,包括当在滤波操作中使用的系数K的值统一时,在顺序控制一级全通滤波器中省略滤波操作。
19.权利要求17所述的方法,包括当在滤波操作中使用的系数K的值在幅度比统一更小的特定边界内时,在顺序控制一级全通滤波器中省略滤波操作。
20.Σ-Δ过采样数模转换电路,包括:
数字信号输入;
具有可调滤波器顺序的数字插值滤波器;
耦合所述数字信号输入的包络检测器电路,所述包络检测器电路被配置为提供指示从数字信号输入接收的数字信号的包络信号的信息,所述包络信号具有小于数字信号的带宽的包络带宽;和
插值滤波器控制电路,被配置为至少部分地响应于指示包络信号幅度的信息来调整数字插值滤波器的滤波器顺序;
耦合所述数字插值滤波器输出的数字Σ-Δ调制器;和
耦合数字Σ-Δ调制器的电流方式数模转换(DAC)电路,电流方式DAC被配置为提供表示数字输入信号的模拟输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/332,732 | 2016-10-24 | ||
US15/332,732 US9748929B1 (en) | 2016-10-24 | 2016-10-24 | Envelope-dependent order-varying filter control |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107979376A true CN107979376A (zh) | 2018-05-01 |
CN107979376B CN107979376B (zh) | 2021-10-29 |
Family
ID=59654816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710996368.1A Active CN107979376B (zh) | 2016-10-24 | 2017-10-24 | 包络-依赖性阶数变化的滤波器控制 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9748929B1 (zh) |
CN (1) | CN107979376B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653470A (zh) * | 2020-12-08 | 2021-04-13 | 电子科技大学 | 一种三次样条插值dac数字前端系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840891B2 (en) * | 2018-12-24 | 2020-11-17 | Cirrus Logic International Semiconductor Ltd. | Low power digital interpolation/decimation apparatus and method |
CN114747146A (zh) * | 2019-12-27 | 2022-07-12 | 罗姆股份有限公司 | 音频信号处理电路 |
TWI756782B (zh) * | 2020-08-14 | 2022-03-01 | 瑞昱半導體股份有限公司 | 積分-微分調變裝置及積分-微分調變方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1201547A (zh) * | 1995-09-14 | 1998-12-09 | 艾利森公司 | 自适应滤波音频信号以增强噪声环境条件下语音清晰度的系统 |
CN1518669A (zh) * | 2001-06-22 | 2004-08-04 | �ʼҷ����ֵ�������˾ | 超声杂波滤波器 |
US20080198050A1 (en) * | 2007-02-21 | 2008-08-21 | Taiji Akizuki | Delta-sigma modulator and da converter apparatus including delta-sigma modulator changing order of filter |
CN101854155A (zh) * | 2010-04-16 | 2010-10-06 | 深圳国微技术有限公司 | 一种自适应可变阶数滤波方法及装置 |
CN102903364A (zh) * | 2011-07-29 | 2013-01-30 | 中兴通讯股份有限公司 | 一种进行语音自适应非连续传输的方法及装置 |
CN104586434A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市理邦精密仪器股份有限公司 | 胎动时提升胎心多普勒信号采集质量的方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313205A (en) | 1993-04-06 | 1994-05-17 | Analog Devices, Inc. | Method for varying the interpolation ratio of a digital oversampling digital-to-analog converter system and apparatus therefor |
US5798724A (en) * | 1996-02-14 | 1998-08-25 | Harris Corporation | Interpolating digital to analog converter architecture for improved spurious signal suppression |
US7522658B2 (en) * | 2003-09-30 | 2009-04-21 | Broadcom Corporation | Design method and implementation of optimal linear IIR equalizers for RF transceivers |
US7783260B2 (en) * | 2006-04-27 | 2010-08-24 | Crestcom, Inc. | Method and apparatus for adaptively controlling signals |
US8294605B1 (en) | 2009-12-16 | 2012-10-23 | Syntropy Systems, Llc | Conversion of a discrete time quantized signal into a continuous time, continuously variable signal |
GB2515819B (en) * | 2013-07-05 | 2016-12-07 | Cirrus Logic Int Semiconductor Ltd | Signal envelope processing |
-
2016
- 2016-10-24 US US15/332,732 patent/US9748929B1/en active Active
-
2017
- 2017-10-24 CN CN201710996368.1A patent/CN107979376B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1201547A (zh) * | 1995-09-14 | 1998-12-09 | 艾利森公司 | 自适应滤波音频信号以增强噪声环境条件下语音清晰度的系统 |
CN1518669A (zh) * | 2001-06-22 | 2004-08-04 | �ʼҷ����ֵ�������˾ | 超声杂波滤波器 |
US20080198050A1 (en) * | 2007-02-21 | 2008-08-21 | Taiji Akizuki | Delta-sigma modulator and da converter apparatus including delta-sigma modulator changing order of filter |
CN101854155A (zh) * | 2010-04-16 | 2010-10-06 | 深圳国微技术有限公司 | 一种自适应可变阶数滤波方法及装置 |
CN102903364A (zh) * | 2011-07-29 | 2013-01-30 | 中兴通讯股份有限公司 | 一种进行语音自适应非连续传输的方法及装置 |
CN104586434A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市理邦精密仪器股份有限公司 | 胎动时提升胎心多普勒信号采集质量的方法及装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653470A (zh) * | 2020-12-08 | 2021-04-13 | 电子科技大学 | 一种三次样条插值dac数字前端系统 |
CN112653470B (zh) * | 2020-12-08 | 2022-10-14 | 电子科技大学 | 一种三次样条插值dac数字前端系统 |
Also Published As
Publication number | Publication date |
---|---|
US9748929B1 (en) | 2017-08-29 |
CN107979376B (zh) | 2021-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107979376A (zh) | 包络-依赖性顺序变化的滤波器控制 | |
US8369973B2 (en) | Efficient asynchronous sample rate conversion | |
US8782109B2 (en) | Asynchronous sample rate conversion using a polynomial interpolator with minimax stopband attenuation | |
US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
CN101944364B (zh) | 音频处理方法及音频系统 | |
CN103269212A (zh) | 低成本低功耗可编程多级fir滤波器实现方法 | |
US9954514B2 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier | |
GB2544565A (en) | Cascaded integrator-comb filter as a non-integer same rate converter | |
Lian | Complexity reduction for FRM-based FIR filters using the prefilter-equalizer technique | |
Kumar et al. | An improved and simplified approach for designing cosine modulated filter bank using window technique | |
Dolecek et al. | Two-stage CIC-based decimator with improved characteristics | |
US6151613A (en) | Digital filter and method for a MASH delta-sigma modulator | |
Sinha et al. | CIC filter for sample rate conversion in software defined radio | |
CN115882820A (zh) | 滤波器电路和模数转换器 | |
Rajagopal | Power and area efficient decimation filter architectures of wireless receivers | |
KR100879971B1 (ko) | 영차 업샘플링 인터폴레이션 cic 필터 | |
Ketha et al. | Design & FPGA implementation of reconfigurable fir filter architecture for DSP applications | |
Mottaghi-Kashtiban et al. | Optimum structures for sample rate conversion from CD to DAT and DAT to CD using multistage interpolation and decimation | |
Misra et al. | Quadrature mirror filter bank with canonical signed digit representation using linear optimization algorithm | |
Blok | Farrow structure implementation of fractional delay filter optimal in Chebyshev sense | |
Wróblewski et al. | Bireciprocal lattice wave digital filters with almost linear phase response | |
Candan | Optimal sharpening of CIC filters and an efficient implementation through Saramäki-Ritoniemi decimation filter structure (extended version) | |
Sharma | Efficient Implementation of Sample Rate Converter | |
Sengar et al. | Performance Evaluation Of Multirate Filters | |
Sinha et al. | FIR filter compensator for CIC filter suitable for software defined radio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |