CN107925621A - 存储器设备 - Google Patents

存储器设备 Download PDF

Info

Publication number
CN107925621A
CN107925621A CN201680048310.8A CN201680048310A CN107925621A CN 107925621 A CN107925621 A CN 107925621A CN 201680048310 A CN201680048310 A CN 201680048310A CN 107925621 A CN107925621 A CN 107925621A
Authority
CN
China
Prior art keywords
search
memory
network
monitor
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201680048310.8A
Other languages
English (en)
Inventor
井上成
井上一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bokeaboke Network Corp
Original Assignee
Bokeaboke Network Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bokeaboke Network Corp filed Critical Bokeaboke Network Corp
Priority claimed from PCT/JP2016/073477 external-priority patent/WO2017030054A1/ja
Publication of CN107925621A publication Critical patent/CN107925621A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/7453—Address table lookup; Address filtering using hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/02—Capturing of monitoring data
    • H04L43/026—Capturing of monitoring data using flow identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/12—Network monitoring probes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/20—Arrangements for monitoring or testing data switching networks the monitoring system or the monitored elements being virtualised, abstracted or software-defined entities, e.g. SDN or NFV
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/74591—Address table lookup; Address filtering using content-addressable memories [CAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6215—Individual queue per QOS, rate or priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

在进行NFV、网络的商品化时，能够以廉价且低消耗电力的方式容易地实现网络功能的扩展。由单芯片构成的波可监察器(11)具有包括路径控制部(31)、频带控制部(32)、流量监视部(33)、缓冲部(34)以及访问控制部(35)的功能性结构，从而能够发挥网络功能中的至少路径控制、频带控制、流量监视、缓冲以及访问控制。

Description

存储器设备
技术领域
本发明涉及一种存储器设备。
背景技术
以往，个人计算机(下面，适当简记为“PC”)、服务器是由有限的制造商制造销售的IT设备。但是，近年来，处理器、存储器等在设备内部使用的组件已通用化，因此变为了谁都能够组装的IT设备。
除此以外，在PC、服务器中，以OS为代表的应用软件也被商品化，普遍采用谁都能够成为开发者、技术提议者的开放平台。
如这种现状的PC、服务器等的系统那样虽然装置的壳体不同但是内部规格的结构可视化的系统被称为“白盒子(White Box)”等。
路由器、交换机等网络设备(例如参照专利文献1～3)以往在仅由有限的制造商主导的特殊的IT设备市场，但是近年来出现了NFV(Network Functions Virtualization：网络功能虚拟化)这一词语，这样，路由器、交换机等网络设备近年的动向与PC、服务器相同。
例如，就低成本型的面向企业的机型等而言，由于处理器、存储器的商品化，谁都能够进行制造的开放平台化正在逐渐渗透。
专利文献1：日本特开2013-38536号公报
专利文献2：日本特开2012-27998号公报
专利文献3：日本专利第4934825号公报
发明内容
发明要解决的问题
然而，在进行NFV、网络的商品化时，需要网络功能的扩展、例如伴有搜索的路径控制等的扩展。
在该情况下，如图15所示，需要多个特殊的存储器等昂贵且消耗电力也大的组件。
图15是表示用于实现网络功能的以往的信息处理系统的结构例的框图。
例如，图15所示的以往的信息处理系统安装在内置于服务器、PC的基板上。
以往的信息处理系统具备网络处理器12、CPU 13、多个(在图15的例子中为四个)通信设备14a～14d、TCAM 501、SRAM 502以及DRAM 503。
在以往的信息处理系统中，在对网络处理器12的功能进行扩展的情况下，需要各种各样的存储器。例如，为了实现路径控制和流量监视而使用TCAM 501，为了路径控制、频带控制以及流量监视而使用SRAM 502，作为缓冲器而使用能够为大容量的DRAM 503。
这些TCAM 501、SRAM 502以及DRAM 503是昂贵且消耗电力也大的组件。
本发明是鉴于这种状况而完成的，其目的在于在进行NFV、网络的商品化时能够以廉价且低消耗电力的方式容易地实现网络功能的扩展。
用于解决问题的方案
本发明的一个方式的存储器设备由单芯片构成，
使网络功能中的至少路径控制、频带控制、流量监视、缓冲以及访问控制发挥功能。
在此，存储器设备能够具备：
搜索部，其具有第一存储器部，针对所述第一存储器部中存储的数据执行查找所输入的搜索关键字的搜索动作；
统计信息处理部，其具有第二存储器部，该第二存储器部使每个在所述搜索部中查找成功的搜索关键字对应所述第一存储器部的地址，存储该地址的统计信息；以及
运算部，其在每次被所述搜索部查找成功时对所述统计信息进行更新。
所述搜索部能够具有能够改变搜索关键字的位宽的功能。
所述搜索部能够具有输出表示信息的写入是成功还是不成功的判定信号的功能。
所述搜索部能够选择性地执行白名单方式的所述访问控制以及黑名单方式的所述访问控制。
在包括构成网络的各个装置以及对所述各个装置进行控制的网络控制器的信息处理系统内，以对所述各个装置分别各连接一个所述存储器设备的方式设置所述存储器设备，
所述存储器设备能够具备以下功能：
对所述各个装置中的所连接的装置的流量进行监视来获取数据，并将该数据发送到所述网络控制器；以及
在所述网络控制器中对所述各个装置的数据进行分析来生成并发送来针对所述各个装置的控制信息的情况下，接收该控制信息，基于该控制信息来对所述各个装置中的所连接的装置进行控制。
所述存储器设备能够具备：
存储器部；
网络功能部，其发挥所述网络功能；以及
选择器部，其在所述存储器部和所述网络功能部的第一路径以及所述存储器部的第二路径之间切换。
所述选择器部能够通过金属掩模和地址键中的至少一方来实现。
所述网络功能部能够由针对所述存储器部的测试模式用的比较器群构成。
发明的效果
根据本发明，在进行NFV、网络的商品化时，能够以廉价且低消耗电力的方式容易地实现网络功能的扩展。
附图说明
图1是表示本发明的一个实施方式所涉及的信息处理系统的结构例的框图。
图2是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1的例子不同的例子的框图。
图3是用于实现图1或图2的信息处理系统的波可监察器的功能中的网络功能的功能框图。
图4是用于实现图1或图2的信息处理系统的波可监察器的功能中的挖掘功能的功能框图。
图5是表示图1或图2的信息处理系统的波可监察器的硬件结构中的、在图3的路径控制部或流量监视部、或者图4的聚类部或排序部发挥功能的情况下进行动作的硬件结构的一例的图。
图6是表示作为图1或图2的信息处理系统的波可监察器的硬件结构中的、在图3的路径控制部或流量监视部、或者图4的聚类部或排序部发挥功能的情况下进行动作的硬件结构的一例的、与图5不同的例子的图。
图7示出了图6的例子的波可监察器中的存储器单元阵列、传感放大器及选择器以及运算部的放大图。
图8是用于说明使图3的路径控制部的功能与缓冲部的功能组合所得到的路由器功能的示意图。
图9是表示作为图1或图2的信息处理系统的波可监察器的搜索引擎的硬件结构的一例的、与图5、图6不同的例子的图。
图10是表示作为图1或图2的信息处理系统的波可监察器的搜索引擎的硬件结构的一例的、与图5、图6、图9不同的例子的图。
图11是表示本发明的一个实施方式所涉及的使用两个搜索引擎的信息处理系统的结构例的图。
图12是表示图11的信息处理系统的动作例的图。
图13是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1、图2的例子不同的例子的框图。
图14是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1、图2、图13的例子不同的例子的框图。
图15是表示用于实现网络功能的以往的信息处理系统的结构例的框图。
图16是表示图1或图2的信息处理系统的波可监察器的另一结构例的框图。
图17是表示图16的波可监察器的连接的状态的图。
图18是用于实现网络功能的以往的信息处理系统的结构例与包括图16的波可监察器的信息处理系统的结构例的比较图。
具体实施方式
下面，使用附图来说明本发明的实施方式。
图1是表示本发明的一个实施方式所涉及的信息处理系统的结构例的框图。
例如，图1所示的信息处理系统安装在内置于服务器、PC的基板上。
信息处理系统具备作为本发明所应用的电子设备的一个实施方式的波可监察器11、网络处理器12、CPU 13以及多个(在图1的例子中为四个)通信设备14a～14d。
在对网络处理器12的功能进行扩展的情况下，以往如上所述那样需要各种存储器。例如在上述的图15的以往例中，为了实现路径控制和流量监视而使用TCAM 501，为了路径控制、频带控制以及流量监视而使用SRAM 502，作为缓冲器而使用能够为大容量的DRAM503。
与此相对，在本实施方式的信息处理系统中，波可监察器11由能够实施DRAM工艺的单芯片构成，因此也能够支持大容量的缓冲器。因此，如图1所示，仅利用将波可监察器11连接于网络处理器12之类的结构就能够使该网络处理器12的功能得以扩展。
此外，信息处理系统的结构本身只要是网络处理器12与波可监察器11能够通信的结构即可，并不特别限定于图1的结构。
图2是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1的例子不同的例子的框图。
在图2的(a)的例子的信息处理系统中，作为图1的例子的差异点，通信设备14a～14d被连接于波可监察器11。
在图2的(b)的例子的信息处理系统中，作为图1的例子的差异点，与未图示的路由器等连接的通信设备14e被连接于波可监察器11。
此外，图2的(a)、(b)的结构不过是例示，例如，虽未进行图示，但是也可以准备两个波可监察器11，在通信设备14e与网络处理器12之间插入一个波可监察器11，同时在网络处理器12与通信设备14a～14d之间插入一个波可监察器11。
图3示出了用于实现波可监察器11的功能中的网络功能的功能框图。
如图3所示，在波可监察器11中，路径控制部31、频带控制部32、流量监视部33、缓冲部34、访问控制部35以及主控制部36发挥功能。
路径控制部31实现与以往的由TCAM、HS SRAM实现的路径控制同等的功能。
频带控制部32实现与以往的由HS SRAM、LLDRAM实现的频带控制同等的功能。
流量监视部33实现与以往的由TCAM、HS SRAM计数器、ALU实现的流量监视同等的功能。
缓冲部34以与以往的DRAM同等的功能来实现缓冲。
访问控制部35实现与一直以来实现的访问控制同等的功能。
主控制部36执行包括路径控制部31～访问控制部35的波可监察器11的整体的控制。
图4示出了用于实现波可监察器11的功能中的挖掘功能的功能框图。
如图4所示，在波可监察器11中，除了上述的主控制部36以外，聚类部37、排序部38以及挖掘部39发挥功能。
聚类部37实现与一直以来实现的聚类控制同等的功能。
排序部38实现与一直以来实现的排序控制同等的功能。
挖掘部39实现与一直以来实现的挖掘同等的功能。
图5示出了波可监察器11的硬件结构中的、在图3的路径控制部31或流量监视部33、或者图4的聚类部37或排序部38发挥功能的情况下进行动作的硬件结构的一例。
图6示出了作为波可监察器11的硬件结构中的、在图3的路径控制部31或流量监视部33、或者图4的聚类部37或排序部38发挥功能的情况下进行动作的硬件结构的一例的、与图5的例子不同的例子。
此外，为了明确地区分图5的例子和图6的例子，下面，将图5的例子的波可监察器11特别称为“波可监察器11a”，将图6的例子的波可监察器11特别称为“波可监察器11b”。
图5的例子的波可监察器11a具有搜索部51a、统计信息处理部52a以及运算部53a。
搜索部51a是所谓的搜索引擎，具有哈希生成器61、存储器部62以及比较器63。
在此，搜索(Search)是指以下动作：针对存储器等存储设备(在图5的例子中为存储器部62)中存储的数据，查找期望的搜索关键字(作为搜索对象的数据串)。
将在存储器部62内部发现到了搜索关键字的情况定义为查找成功(Search hit)，将在存储器部62内部无法发现搜索关键字的情况定义为查找失败(Search miss)。
在搜索是查找成功之后，从存储器部62输出活动(action)(或者规则)。
具体地说，例如，设在存储器部62中存储有搜索关键字55_23_75_A4_53_10_89_bd，将PortB(使输出目的地为通信设备14b)定义为查找成功的情况下的活动。在该情况下，当搜索关键字55_23_75_A4_53_10_89_bd被输入到搜索部51a时，从存储器部62搜索该搜索关键字后查找成功，因此作为活动而输出PortB。
在执行使图3的路径控制部31或流量监视部33、或者图4的聚类部37或排序部38等发挥功能的各种应用的情况下，需要这种搜索动作。
在以往的通常的存储器的硬件结构(仅图5的存储器部62的结构)中，无法执行搜索动作(命令)。因此，在以往，在要进行网络IP地址的搜索等的情况下，使用TCAM 501(图14)这样的特殊的存储器来进行搜索动作。TCAM 501在存储器单元这一侧设置地址的比较器，通过在所有的存储器单元中进行将存储器单元中存储的数据与搜索关键字进行比较的处理，来进行搜索动作。
使用TCAM 501进行搜索时的问题在于，一齐并行地对所有的存储器单元进行访问，因此消耗电力极大。
因此，在本实施方式中，为了不设置TCAM 501等特殊的存储器就能够执行搜索动作，在波可监察器11这样的单芯片内设置有能够执行搜索动作的搜索部51a。
在此，搜索部51a中的存储器部62具有与通常的存储器同样的硬件结构。即，存储器部62具备存储器单元阵列621、解码器622以及传感放大器及选择器623。
解码器622将编码后的数据(所输入的地址)复原。在此，解码器622将二进制的信号展开。例如如果是N位，则被解码器622展开为2N。然后，解码器622基于展开后的值来选择存储器单元阵列621的位置，在所选择的位置写入数据或者从所选择的位置读出数据。
传感放大器及选择器623具有：传感放大器，其放大从存储器单元阵列621读出的数据；以及选择器，其按照地址信号来选择从存储器单元阵列621读出的数据。
这样，写入和读出即为存储器部62单体的动作(命令)的全部，存储器部62单体不具有搜索的动作(命令)。
因此，在如本实施方式的波可监察器11那样使用通常的存储器(存储器部62)来实现搜索的动作的情况下，需要将所输入的搜索关键字作为地址来处理。
能够将存储器的地址作为搜索关键字数据，将存储器的数据定义为活动，通过进行搜索数据的地址输入来从存储器获得活动数据。然而，根据该方式，在作为搜索关键字而使用的位宽长的情况下，存在存储器容量变得庞大的问题。例如在64位长的搜索关键字的情况下，存储器的总容量为2＾64(≈16×10＾18)，远大于本申请申请时的半导体技术中能够实现的存储器容量。
因此，本实施方式的搜索部51a除了具备存储器部62以外还具备哈希生成器61。
哈希生成器61使用哈希函数来缩小所输入的搜索关键字的位长。例如哈希生成器61对于64位长的搜索关键字的输入，压缩为16位宽的输出。
这样，本实施方式的搜索部51a利用内部的哈希生成器61来缩小能够搜索的位长，使得能够将存储器部62的搭载容量的限制、极限考虑在内地进行搜索动作。
但是，由于搜索关键字被压缩，因此存在虽然是不同的地址但是无法区分的问题。为了解决该问题，本实施方式的搜索部51a除了具备哈希生成器61和存储器部62以外还具备比较器63。
比较器63在从存储器单元阵列621经由传感放大器及选择器623进行读出时，除了读出活动结果以外还读出原本写入的搜索关键字，进行所读出的搜索关键字与所输入的搜索关键字的比较，来判定最终的查找成功/查找失败。
此外，搜索部51a的进一步的详情优选参照专利文献3。
在此，在图5的波可监察器11中，不仅设置了搜索部51a，还设置了统计信息处理部52a和运算部53a。
这是由于当仅包括搜索部51a时产生相对于根据应用而变化的搜索表而言缺乏自如性的问题。
例如，在将路由器等网络设备中的IP地址设为搜索表的情况下，若是IPv4则需要用于存储大致几百万条目的数据的容量。在IPv6的情况下，搜索关键字达到64b，但是由于条目数多，因此需要大的搜索表。另外，在近年的ICN(Information Centric Network：以信息为中心的网络)、CCN/DCN(Content Centric Network/Data Centric Network：以内容为中心的网络/以数据为中心的网络)中，根据字符串来控制路径，因此需要对长的位长进行处理的搜索关键字。
这样会产生以下问题：对于使图3的路径控制部31或流量监视部33、或者图4的聚类部37或排序部38等发挥功能的各种应用，以搜索部51a这样的一个设备的话无法支持，或者发生浪费。
为了解决这种问题，在图5的波可监察器11中，不仅设置了搜索部51a，还设置了统计信息处理部52a和运算部53a。
例如，试想搜索引擎的应用中的路由器等的转发。该转发通过图3的路径控制部31的路径控制来实现。
在转发中需要以下处理：根据包的报头中记载的目的地地址等来决定输出包的端口号。
在此，考虑采用当决定了目的地时输出端口号被唯一地决定的方法的情况。例如为以下情况：在决定端口号时，使用记载有目的地地址等与输出端口之间的关系的表。在这种情况下，相同的目的地或者相同的输出端口的选择变多，由此产生通信的混杂。
在这种唯一地决定的方法中，通信无法迂回，因此在转发中采用以下方法：存储各数据流的数据量，将这些数据量也纳入考虑来决定输出端口。根据该方法，在针对特定的数据流的查找成功的情况多的情况下，输出端口不均衡而通信混杂，因此为了避免该混杂，需要针对各数据流对查找成功的次数、流通的通信的量进行计数的处理。即，需要存储统计结果来构建高效的网络的处理。
为了利用单芯片来实现这种处理，在图5的波可监察器11中，不仅设置了搜索部51a，还设置了统计信息处理部52a和运算部53a。
统计信息处理部52a具有存储器部71以存储上述的处理所需的统计信息。
该存储器部71具有与通常的存储器同样的硬件结构。即，存储器部71具有存储器单元阵列711、解码器712以及传感放大器及选择器713。这样，用于存储统计信息的存储器部71不是特殊的存储器单元而是通常的存储器单元，因此能够利用波可监察器11这样的单芯片来实现图5的结构。
存储器部71为了存储统计信息，而存储与在搜索部51a(搜索引擎)中查找成功的数据流对应的信息。即，存储器部71使每个查找成功的搜索关键字对应地址，在该地址存储统计信息。
运算部53a被输入比较器63的查找成功/查找失败判定结果，如果是查找成功，则读出与查找成功的搜索关键字对应的唯一的地址，按照所读出的地址，访问存储器部71来读出统计信息。
运算部53的加法器81通过与这样读出的统计信息相加来进行更新，回写到存储器部71的同一地址。这样，加法器81是将读出的数据与数据相加的装置。仅在利用搜索部51a查找成功时进行加法器81的相加。在统计信息是包数的情况下，加法器81加上正1，在统计信息是包大小的情况下，加法器81将读出的数据与包的报头中记载的包大小相加。
在此，为了进行查找成功/查找失败的判定，需要将从存储器部71读出的数据与搜索关键字进行比较。因此，根据搜索部51a的比较器63的查找成功信号来控制加法器81的动作。
通过这种一系列动作，统计信息被存储到存储器部71。
与这种图5的例子的波可监察器11a同样地，图6的例子的波可监察器11b具有搜索部51b、统计信息处理部52b以及运算部53b。
在图6的例子中，搜索部51b的存储器部62与统计信息处理部52b的存储器部91形成为一体。由此，对统计信息用的存储器单元阵列911中的与搜索用的存储器单元阵列621的活动相同的行写入统计信息用的数据，由此能够实现与图5的例子等效的功能(例如上述的路径控制)。
作为具体的动作，哈希生成器61将从外部输入的目的地等数据(搜索关键字)输入到哈希函数来使位数合并。该合并后的数据被用作存储器(存储器部62和存储器部91)的地址。如果在存储器的数据中事先输入搜索结果的活动，则能够实现搜索动作。在从搜索部51b侧的存储器单元阵列621读出活动时，读出统计信息处理部52b侧的存储器单元阵列911中的与该活动相同的行中记载的统计数据。如果搜索结果为查找成功，则运算部53对读出的统计信息进行更新，回写到统计信息处理部52b侧的存储器单元阵列911中的同一行。
另一方面，在要读出统计信息的情况下，输入搜索关键字，读出存储器单元阵列911中存储的统计信息中的与搜索关键字对应的地址处保存的统计信息。
图7示出了图6的例子的波可监察器11b中的存储器单元阵列911、传感放大器及选择器912以及运算部53b的放大图。
如图7所示，构成存储器单元阵列911的各存储器单元(由字线(Word线)和2条位线(bit线)构成的存储器单元)与两个传感放大器、选择器以及加法器81连接。
因而，虽未进行图示，但是也能够在存储器部91中插入加法器81。在该情况下，能够缩短从读出到回写的时间。
图8是用于说明使图3的路径控制部31的功能与缓冲部34的功能组合所得到的路由器功能的示意图。
如上所述，通过波可监察器11中的图5的例子或图6的例子的结构，能够实现路径控制部31，这一点如上所述。
用于对这种路径控制部31进行路径设定的输入数据(包等)被输入到缓冲部34中的输入缓冲器34IN。
另一方面，由路径控制部31进行了路径设定的数据(包等)被输入到与多个输出端口(在图8的例子中为输出端口#1～#4)中的被设定了路径的输出端口连接的输出缓冲器34OUT(在图8的例子中为四个输出缓冲器34OUT中的某一个)。
在此，如图8所示，输出缓冲器34OUT为了使优先级高的数据先输出而采用了队列(queue)的结构。即，通过将输出缓冲器34OUT分割为队列数的FIFO，能够按照优先级来控制所输入的FIFO队列。FIFO能够由标准的存储器构成。
如以上所说明的那样，在波可监察器11中，将搜索引擎(图5的搜索部51a、图6的搜索部51b)构成为包括标准存储器(图5、图6的存储器部62)，且存储统计信息的存储器(图5的存储器部71、图6的存储器部91也由标准存储器构成。
由此，在路由器、网络交换机的数据平面上需要的网络功能、即路径控制、频带控制、流量控制、缓冲以及访问控制能够由单芯片的波可监察器11实现(参照图3)。
具体地说，路径控制如上所述那样主要能够由图5或图6的结构(搜索引擎等)实现。即，在路径控制中，所输入的包的目的地地址被输入到搜索部51a、51b，按照从该搜索部51a、51b输出的活动，包被输出到特定的输出缓冲器340UIT(参照图8)。
如上所述，频带控制能够利用图8的输出缓冲器34OUT的FIFO队列来实现。即，通过设置于输出缓冲器34OUT的FIFO来限制要输出的数据量。在从输入缓冲器34IN输入的数据量比输出的数据量多的情况下，数据被储存到输出缓冲器34OUT的FIFO。
能够通过对图5的存储器部71、图6的存储器部91中存储的统计信息进行分析来实现流量监视。即，通过读出统计信息处理部52a的存储器部71、统计信息处理部52b的存储器部91中存储的数据并核查各个数据值来进行流量监视。例如根据读出的数据对特定的数据多、或者特定的数据突然增加等进行核查。此外，核查的动作主体例如是图1的CPU 13。
如上所述，缓冲器能够利用FIFO等来实现(参照图8)。即，缓冲器暂时存储数据，直到所输入的包的路径决定为止。与频带控制同样地，在输出之前利用FIFO来存储数据。
访问控制(过滤)能够通过搜索引擎来实现。访问控制的详情参照图10来在后面叙述。
综上所述，本实施方式的信息处理系统只要将由单芯片构成的波可监察器11连接于网络处理器12，就能够容易地扩展网络功能。
具体地说，在以往，从外部输入的包从规定的通信设备(例如图14的通信设备14a)被输入，通过作为交换机芯片而发挥功能的网络处理器12来判定该包的目的地，将该包输出到另一通信设备(例如图14的通信设备14b)或同一通信设备(例如图14的通信设备14a)。
而且，为了对路径控制、频带控制、访问控制、流量监视、缓冲等网络功能进行扩展，除了图14的DRAM 503以外，还需要特殊的存储器(TCAM501、SRAM 502)。
与此相对，在本实施方式的信息处理系统中，只要将利用单芯片实现路径控制、频带控制、访问控制、流量监视、缓冲等网络功能的波可监察器11与网络处理器12连接，就能够容易地实现网络功能的扩展。
例如在信息处理系统取图2的(a)的结构例的情况下，在通信设备14a与网络处理器12之间插入有波可监察器11。
在该情况下，波可监察器11中的图5的例子或图6的例子的局部结构存储包的统计信息，响应来自CPU 13的请求而输出该统计信息。CPU 13基于统计信息来判断数据流是否不存在不均衡。该判断结果被反馈到作为交换机芯片而发挥功能的网络处理器12。网络处理器12基于该反馈上方来控制输出包的端口的选择。这样，通过波可监察器11来实现路径控制。
在该情况下，波可监察器11也能够用作暂时存储从外部输入的包的缓冲器。另外，波可监察器11也能够用作输出包时的缓冲器。这样，通过波可监察器11来实现对输出的数据量进行限制的频带控制。
另外，例如在信息处理系统取图1的结构例的情况下，波可监察器11配置于网络处理器12这一侧，因此能够补充网络处理器12的性能。
由此，作为网络处理器12所具有的网络功能的扩展，能够实现缓冲器大小的扩展、统计信息的扩展、路径控制的扩展等。在此，统计信息的扩展是指按数据流来增加例如只能保持每个输入端口的统计信息的功能。通过这种统计信息的扩展使得统计的种类增加，因此能够进行非常细致的控制。
另外，例如，作为仅对从作为未图示的外部网络的WAN输入或者输出到WAN侧的包进行监视的用途，信息处理系统也能够取图2的(b)的结构例。
以上说明了本发明的一个实施方式，但是本发明不限定于上述的实施方式，能够达到本发明的目的的范围内的变形、改进等包含于本发明。
例如，搜索引擎使用于多种应用。具体地说，例如对于如面部认证那样的图案认证，也能够应用搜索引擎。在这样应用的情况下，输入的搜索关键字的位宽取决于应用。
因而，能够通过采用使搜索关键字的位宽变大的方法来支持全部的应用，看似有利。然而，在该方法中，输入搜索关键字的时间变得冗长，结果产生使系统性能劣化的问题。
另外，在设备内部，需要用于与搜索关键字进行比较的存储器容量，会消耗多余的资源。还产生以下问题：若是同一存储器容量，则条目数减少。
在上述的实施方式的搜索引擎、即图5的例子的搜索部51a、图6的例子的搜索部51b中，难以解决这些问题。
因此，为了解决这些问题，可以采用能够利用模式寄存器(Mode Register)来切换结构的搜索引擎。由此，条目数不变为1/2，取而代之搜索关键字的位数变为2倍。通过根据应用来切换结构，能够以一个设备(波可监察器11)来提供最适合于多种应用的结构。
图9中示出了这种能够切换结构的搜索引擎。
即，图9示出了作为波可监察器11的搜索引擎的硬件结构例的、与图5、图6不同的例子。
如图9所示，搜索部51c具备地址变换电路91、主搜索部92A、主搜索部92B以及选择电路93。
在此，主搜索部92A和主搜索部92B分别具有与图5的例子的搜索部51a基本相同的功能和结构，因此省略其详细说明。
在图9的例子中，搜索引擎被分割为主搜索部92A和主搜索部92B这两个。
模式配置(Mode set)(模式寄存器的信号)被输入到地址变换电路91和选择电路93。即，所输入的地址在地址变换电路91中根据模式配置被切换，搜索结果在选择电路93中根据模式配置被切换。
例如在图9的例子中使条目数为2倍的情况下，地址变换电路91对分割出的两个搜索引擎、即主搜索部92A和主搜索部92B分别输入同一搜索关键字。
选择电路93从主搜索部92A和主搜索部92B分别输出的活动中选择查找成功信号被激活的活动结果来作为搜索结果，并输出该活动结果。
另外，在从主搜索部92A和主搜索部92B分别输出查找失败信号的情况下，选择电路93输出查找失败。
另外，例如在图9的例子中使搜索关键字的位宽为2倍的情况下，地址变换电路91将所输入的搜索关键字分割为前半的位和后半的位，使前半的位输入到主搜索部92A并且使后半的位输入到主搜索部92B。
在从主搜索部92A和主搜索部92B分别激活查找成功信号的情况下，选择电路93输出查找成功来作为活动结果。
另外，在从主搜索部92A和主搜索部92B中的至少一方输出查找失败信号的情况下，选择电路93输出查找失败。
此外，在图9的例子中，搜索引擎被分割为两个，但是搜索引擎的分割数没有特别限定于此，例如也可以分割为四个。在分割为四个的情况下，条目数能够分别切换为1倍、2倍、4倍。
在此，说明利用搜索引擎的访问控制(过滤)。
过滤大致分为黑名单方式和白名单方式。
黑名单方式是以下方式：去除包含黑名单中记述的已知的位串的搜索关键字的信息，输出除此以外的信息。
白名单方式是以下方式：输出白名单中记述的搜索关键字的信息。
在此，设在黑名单方式中将4位的搜索关键字中的前3位为“000”的位串记述在黑名单中。在该情况下，需要将搜索关键字为“0001”和“0000”这两方的搜索结果作为去除对象。
在该情况下，可以将“0001”和“0000”作为搜索关键字来分两次输入到搜索引擎，来分别输出搜索结果，但是，能够在搜索关键字中加入掩蔽功能，只要一次输入作为搜索关键字的、掩蔽了后1位的“000*”，就会输出“0001”和“0000”这两方的搜索结果。通过像这样在搜索关键字中加入掩蔽功能，在采用黑名单方式的情况下，能够减少搜索引擎的处理时间、处理负荷。
另外，也存在输出排位靠前的候选的应用。例如为如下的应用：搜索去向美术馆的路线，输出多个候选作为搜索结果。
可以在这种输出多个候选作为搜索结果的情况下，也在搜索关键字中加入掩蔽功能。
图10示出了作为波可监察器11的搜索引擎的硬件结构例的、与图5、图6、图9不同的例子。
如图10所示，搜索部51d具备主搜索部101A、主搜索部101B以及选择电路102。
在此，主搜索部101A和主搜索部101B分别具有与图5的例子的搜索部51a基本相同的功能和结构，因此省略其详细说明。
在搜索关键字被掩蔽的情况下，输入的搜索关键字的位数减少。然而，需要设为能够输出多个搜索结果的活动的结构，因此能够采取如图10所示的结构。
在此，在掩蔽信号被激活的情况下，选择电路102从与支持掩蔽的搜索表对应的搜索引擎输出结果。
以上，如参照图9、图10所说明的那样，能够对内部的搜索引擎进行分割，改变要输入的搜索关键字，改变搜索结果的判定，由此提供最适于各种应用的设备(波可监察器11)。
这样，作为支持各种应用的方法，优选是通过利用模式配置等切换搜索引擎的功能来变更规格的方法，但是并非限定于该方法。
例如作为另一方法，也可以采用使用多个搭载有一个搜索引擎的LSI(波可监察器11)的方法。
图11示出了本发明的一个实施方式所涉及的使用两个搜索引擎的信息处理系统的结构例。
在图11的例子中，搜索引擎111A、111B分别与网络处理器12的搜索引擎控制器110连接。
通过设为这种结构，能够使搜索表的容量、即条目数为2倍。
在进行搜索时，分别对两个搜索引擎111A、111B同时输入搜索关键字。然后，搜索引擎控制器110对从两个搜索引擎111A、111B分别输出的搜索结果进行确认，使用两个搜索引擎111A、111B中的查找成功的搜索引擎。
通过这样进行动作，能够使搜索表变大。
在构建大容量的搜索表的情况下，对搜索引擎111A、111B分别写入不同的表。因而，不会在搜索引擎111A、111B这两者中同时查找成功。
关于构建大容量的表的情况下的写入，如图12所示，最开始对第一个搜索引擎111A进行写入。
在该写入成功的情况下，不对第二个搜索引擎111B进行写入。
另一方面，在对第一个搜索引擎111A的写入不成功的情况下，进行对第二个搜索引擎111B的写入。
为了通过使用这样的多个搜索引擎(在图11和图12的例子中为两个搜索引擎111A、111B)来扩展搜索表，能够通过以下方式实现：写入完成后从各个搜索引擎(在图11和图12的例子中为两个搜索引擎111A、111B)输出“成功”还是“不成功”的结果。
此外，也能够由搜索引擎控制器110来进行写入是否成功的判定。
然而，由于在搜索引擎控制器110中设置与搜索引擎111A、111B相同的功能，因此很多情况下资源变得不足。另外，会变为浪费的资源，因此不能说是高明的方法。
反向思考的话，通过使用写入完成信号，能够简单地进行搜索表的扩展。
此外，在上述的例子中，示出了将搜索表扩展为2倍的例子，但是没有特别限定于此，如果使搜索引擎(LSI)的个数增加，与其成正比地扩展搜索表的容量就能够变得容易。
另外，在上述的实施方式中，波可监察器11与CPU、网络控制器一起安装在服务器、PC(一个壳体)内的基板上，但是安装的方式没有特别限定。
例如，也可以如图13、图14所示那样采取以下结构：将波可监察器11作为一个装置(一个壳体)，来与其它装置(一个壳体)连接。
图13是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1、图2的例子不同的例子的框图。
在图13的(a)的例子的信息处理系统中，在连接于路由器202的L2交换机203与多个PC 204a～204d之间连接有波可监察器11。网络控制器201与路由器202、L2交换机203以及波可监察器11分别连接。
在图13的(b)的例子的信息处理系统中，在路由器202与两个L2交换机203A、203B的各L2交换机之间连接有波可监察器11。网络控制器201与路由器202及波可监察器11分别连接。在L2交换机203A上连接有多个PC204a～204c。在L2交换机203B上连接有与多个PC204a～204c不同的多个PC204d～204f。
图14是表示作为本发明的一个实施方式所涉及的信息处理系统的结构例的、与图1、图2、图13的例子不同的例子的框图。
在图14的例子的信息处理系统中，作为构成网络N的装置，存在路由器301、面向企业的路由器302-1、302-2以及面向消费者的路由器303-1～303-3。
图14的例子的网络控制器401是统筹整个网络N的信息的装置。即，图14的例子的信息处理系统实现了SDN(Softwar Definede Network：软件定义网络)。
为了实现SDN，网络控制器401需要分别获取构成网络N的各个装置的状态，基于得到的信息来进行对各个装置的控制。
因此，在以往，虽未进行图示，但是采取了网络控制器401与构成网络N的装置直接进行通信的结构，因此由于下面的因素，实现SNS是非常困难的。
第一因素是指各个装置由不同的制造商提供。进一步说，既存在支持SDN的装置，也存在不支持SDN的装置。
第二因素是指：根据今后的技术动向，通过例如NFV(Network Function-Virtualization：网络功能-虚拟化)使路由器日益简化。
因此，在图14的例子的信息处理系统中，对构成网络N的各个装置连接波可监察器11-1～11-5，网络控制器401与波可监察器11-1～11-5(下面，将它们统称为“波可监察器11”)进行通信。
波可监察器11进行流量的监视(数据收取)，并且执行各种控制。即，波可监察器11对网络控制器401发送流量数据，反之从网络控制器401接收控制用数据。
这样，波可监察器11具有以下功能：对各个装置中的所连接的装置的流量进行监视来获取数据，向网络控制器401发送该数据；以及在网络控制器401中对各个装置的数据进行分析来生成并发送来针对各个装置的控制信息的情况下，接收该控制信息，基于该控制信息来对各个装置中的所连接的装置进行控制。
换言之，本发明所应用的存储器设备只要采取如下那样的结构即可，能够采取包括上述的实施方式在内的各种各样的实施方式。
即，本发明所应用的存储器设备只要是如下的存储器设备即可：
由单芯片构成(例如图1、图2的波可监察器11)，
使网络功能中的至少路径控制、频带控制、流量监视、缓冲以及访问控制发挥功能(例如具有图3的功能性结构)。
通过采用具有这种结构的存储器设备，在进行NFV、网络的商品化时，能够以廉价且低消耗电力的方式容易地实现网络功能的扩展。
在此，存储器设备能够具备：
搜索部(例如图5、图6的搜索部51a、51b)，其具有第一存储器部(例如图5、图6的存储器部62)，针对所述第一存储器部中存储的数据执行查找所输入的搜索关键字的搜索动作；
统计信息处理部(例如图5、图6的统计信息处理部52a、52b)，其具有第二存储器部(例如图5的存储器部71、图6的存储器部91)，该第二存储器部使每个在所述搜索部中查找成功的搜索关键字对应所述第一存储器部的地址，存储该地址的统计信息；以及
运算部(例如图5、图6的运算部53a、53b)，其在每次被所述搜索部查找成功时对所述统计信息进行更新。
另外，所述搜索部(例如图9的搜索部51c)能够具有能够改变搜索关键字的位宽的功能。
另外，所述搜索部(例如图11的搜索引擎111A、111B)能够具有输出表示信息的写入是成功还是不成功的判定信号的功能。
另外，所述搜索部(例如图10的搜索部51d)能够选择性地执行白名单方式的所述访问控制以及黑名单方式的所述访问控制。
另外，在包括构成网络的各个装置(例如构成图14的网络N的路由器301、面向企业的路由器302-1、302-2以及面向消费者的路由器303-1～303-3)以及对所述各个装置进行控制的网络控制器(例如图14的网络控制器401)的信息处理系统内，以对所述各个装置分别各连接一个所述存储器设备的方式设置所述存储器设备，
所述存储器设备(例如图14的波可监察器11-1～11-5)具备以下功能：
对所述各个装置中的所连接的装置的流量进行监视来获取数据，并将该数据发送到所述网络控制器；以及
在所述网络控制器中对所述各个装置的数据进行分析来生成并发送来针对所述各个装置的控制信息的情况下，接收该控制信息，基于该控制信息来对所述各个装置中的所连接的装置进行控制。
另外，波可监察器11也能够如上所述那样具体实现为网络专用的DDR DRAM，但是能够如图16所示那样，具体实现为选择性地对通用的DDR DRAM安装网络功能。
在此，通用的DRAM是指以JEDEC进行规范并标准化的DRAM。
图16的波可监察器11c形成为DDR DRAM，具有能够在网络用与通用PC用之间选择性地切换来进行利用的结构。
哈希生成机61设置于DDR DRAM的外部，但是除此以外的存储器部62、81、比较器68和加法器82等网络功能部601形成于DDR DRAM。
在此，网络功能部601具有图3所示的功能性结构。
在DDR DRAM中设置有选择器602。也就是说，在选择器602被切换为图16中上方的路径、即存储器部62、81、比较器68和加法器82等网络功能部601侧的情况下，作为网络用的DDR DRAM而发挥功能。另一方面，在选择器602被切换为图16中上方的路径、即从存储器部62、81直接去向选择器602的路径的情况下，作为通用的DDR DRAM而发挥功能。
选择器602的安装方法优选使用金属掩模和地址键中的至少一方。
图17是表示图16的波可监察器11c(作为网络用的DDR DRAM而发挥功能)的连接的状态的图。
如图17所示，能够对作为FPGA、ASIC的IP的控制器701连接波可监察器11c(作为网络用的DDR DRAM而发挥功能)。
由此，能够实现如TCAM那样能够进行并行比较的功能。在此，如图17的右下的图所示，通用的DRAM除了设置有存储器部711以外，还原本就设置有比较器群712以在测试模式中使用。能够将该比较器群712直接挪用为图16的网络功能部601。
图18是用于实现网络功能的以往的信息处理系统的结构例与包括图16的波可监察器11c(作为网络用的DDR DRAM而发挥功能)的信息处理系统的结构例的比较图。
图18的(A)示出了用于实现网络功能的以往的信息处理系统的结构例。
如使用图15在上文中叙述的那样，在用于实现网络功能的以往的信息处理系统中，通过对NP、ASIC、FPGA等连接多个TCAM、RLDRAM、QDR/DDR SRAM来实现网络功能。
多个TCAM、RLDRAM、QDR/DDR SRAM是昂贵且消耗电力也大的组件。这些组件的市场规模小，因此预测价格不会下降(不存在规模优势)，因此预测今后也会昂贵。
并且，还存在以下缺点：还另外需要从NP、ASIC、FPGA等至这些组件的各个接口。
图17的(B)示出了包括本发明所应用的图16的波可监察器11c(作为网络用的DDRDRAM而发挥功能)的信息处理系统的结构例。
网络功能(图3)全部被插入到波可监察器11c。另外，该波可监察器11c形成在通用的DDT2(3、4)DRAM上。也就是说，通过金属掩模(布线层)和地址键(模式寄存器)中的至少一方来实现选择器602(图16)，DDT2DRAM在面向通用PC与面向网络之间切换。
在此，在DDT2DRAM中预先设置有比较器群712以在测试模式中使用(图17)，因此通过将其挪用为网络功能部601，也不需要设置新的结构要素。
由此，能够降低面向网络的存储器价格，且能够通过通用DDR的溢价来以廉价且低消耗电力的方式实现信息处理系统。
并且，网络功能集成于波可监察器11c，因此如图18所示，只要具有该波可监察器11c与作为NP、ASIC、FPGA等的IP的控制器701之间的接口即可。也就是说，能够将接口汇总。
附图标记说明
11、11a、11b、11c：波可监察器；12：网络处理器；31：路径控制部；32：频带控制部；33：流量监视部；34：缓冲部；35：访问控制部；36：主控制部；37：聚类部；38：排序部；39：挖掘部；51a、51b、51c、51d：搜索部；52a、52b：统计信息处理部；53a、53b：运算部；62：存储器部；71：存储器部；81：加法器；91：存储器部；92A、92B、101A、101B：主搜索部；111A、111B：搜索引擎；601：网络功能部；602：选择器；712：比较器群。

Claims (9)

1.一种存储器设备，由单芯片构成，
使网络功能中的至少路径控制、频带控制、流量监视、缓冲以及访问控制发挥功能。
2.根据权利要求1所述的存储器设备，其特征在于，具备：
搜索部，其具有第一存储器部，针对所述第一存储器部中存储的数据执行查找所输入的搜索关键字的搜索动作；
统计信息处理部，其具有第二存储器部，该第二存储器部使每个在所述搜索部中查找成功的搜索关键字对应所述第一存储器部的地址，存储该地址的统计信息；以及
运算部，其在每次被所述搜索部查找成功时对所述统计信息进行更新。
3.根据权利要求2所述的存储器设备，其特征在于，
所述搜索部具有能够改变搜索关键字的位宽的功能。
4.根据权利要求2所述的存储器设备，其特征在于，
所述搜索部具有输出表示信息的写入是成功还是不成功的判定信号的功能。
5.根据权利要求2所述的存储器设备，其特征在于，
所述搜索部选择性地执行白名单方式的所述访问控制以及黑名单方式的所述访问控制。
6.根据权利要求1所述的存储器设备，其特征在于，
在包括构成网络的各个装置以及对所述各个装置进行控制的网络控制器的信息处理系统内，以对所述各个装置分别各连接一个所述存储器设备的方式设置所述存储器设备，
所述存储器设备具备以下功能：
对所述各个装置中的所连接的装置的流量进行监视来获取数据，并将该数据发送到所述网络控制器；以及
在所述网络控制器中对所述各个装置的数据进行分析来生成并发送来针对所述各个装置的控制信息的情况下，接收该控制信息，基于该控制信息来对所述各个装置中的所连接的装置进行控制。
7.根据权利要求1或2所述的存储器设备，其特征在于，具备：
存储器部；
网络功能部，其发挥所述网络功能；以及
选择器部，其在所述存储器部和所述网络功能部的第一路径以及所述存储器部的第二路径之间切换。
8.根据权利要求7所述的存储器设备，其特征在于，
所述选择器部通过金属掩模和地址键中的至少一方来实现。
9.根据权利要求7或8所述的存储器设备，其特征在于，
所述网络功能部由针对所述存储器部的测试模式用的比较器群构成。
CN201680048310.8A 2015-08-18 2016-08-09 存储器设备 Withdrawn CN107925621A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015161228 2015-08-18
JP2015-161228 2015-08-18
JP2015-207863 2015-10-22
JP2015207863A JP6666686B2 (ja) 2015-08-18 2015-10-22 メモリ機器
PCT/JP2016/073477 WO2017030054A1 (ja) 2015-08-18 2016-08-09 メモリ機器

Publications (1)

Publication Number Publication Date
CN107925621A true CN107925621A (zh) 2018-04-17

Family

ID=58203376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680048310.8A Withdrawn CN107925621A (zh) 2015-08-18 2016-08-09 存储器设备

Country Status (5)

Country Link
US (1) US10523566B2 (zh)
JP (1) JP6666686B2 (zh)
KR (1) KR20180037268A (zh)
CN (1) CN107925621A (zh)
TW (1) TWI616877B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233510B2 (en) * 2018-04-27 2022-01-25 Advanced Micro Devices, Inc. In memory logic functions using memory arrays

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781549A (en) * 1996-02-23 1998-07-14 Allied Telesyn International Corp. Method and apparatus for switching data packets in a data network
CN1815996A (zh) * 2005-04-13 2006-08-09 杭州博脉科技有限公司 通过互联网实现多功能遥控器分区功能定制的系统和方法
US20100091787A1 (en) * 2008-10-15 2010-04-15 International Business Machines Corporation Direct inter-thread communication buffer that supports software controlled arbitrary vector operand selection in a densely threaded network on a chip
US20120096193A1 (en) * 2009-07-16 2012-04-19 Naozumi Anzai Communication apparatus, information processing apparatus, and communication control method
US20140286175A1 (en) * 2013-03-22 2014-09-25 Fujitsu Limited Apparatus and method for controlling packet transfer
US20150019563A1 (en) * 2013-07-09 2015-01-15 Cisco Technology, Inc. Label Masked Addressable Memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251351A (ja) 2000-03-02 2001-09-14 Nec Corp パケット交換機における入力パケット処理方式
JP2002334114A (ja) 2001-05-10 2002-11-22 Allied Tereshisu Kk テーブル管理方法及び装置
US8352677B2 (en) 2006-03-31 2013-01-08 Kyushu Institute Of Technology Associative memory
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
EP2667545A4 (en) 2011-01-17 2017-08-23 Nec Corporation Network system, controller, switch, and traffic monitoring method
JP2013038536A (ja) 2011-08-05 2013-02-21 Renesas Electronics Corp 半導体装置
KR20130126833A (ko) 2012-05-02 2013-11-21 한국전자통신연구원 네트워크 가상화를 위한 고속 스위칭 방법 및 고속 가상 스위치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781549A (en) * 1996-02-23 1998-07-14 Allied Telesyn International Corp. Method and apparatus for switching data packets in a data network
CN1815996A (zh) * 2005-04-13 2006-08-09 杭州博脉科技有限公司 通过互联网实现多功能遥控器分区功能定制的系统和方法
US20100091787A1 (en) * 2008-10-15 2010-04-15 International Business Machines Corporation Direct inter-thread communication buffer that supports software controlled arbitrary vector operand selection in a densely threaded network on a chip
US20120096193A1 (en) * 2009-07-16 2012-04-19 Naozumi Anzai Communication apparatus, information processing apparatus, and communication control method
US20140286175A1 (en) * 2013-03-22 2014-09-25 Fujitsu Limited Apparatus and method for controlling packet transfer
US20150019563A1 (en) * 2013-07-09 2015-01-15 Cisco Technology, Inc. Label Masked Addressable Memory

Also Published As

Publication number Publication date
US20180248800A1 (en) 2018-08-30
KR20180037268A (ko) 2018-04-11
TWI616877B (zh) 2018-03-01
JP6666686B2 (ja) 2020-03-18
US10523566B2 (en) 2019-12-31
JP2017041866A (ja) 2017-02-23
TW201719658A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
JP4556761B2 (ja) パケット転送装置
US9077669B2 (en) Efficient lookup methods for ternary content addressable memory and associated devices and systems
JP3735471B2 (ja) パケット中継装置およびｌｓｉ
Dharmapurikar et al. Fast and scalable pattern matching for content filtering
Zheng et al. A TCAM-based distributed parallel IP lookup scheme and performance analysis
US8089961B2 (en) Low power ternary content-addressable memory (TCAMs) for very large forwarding tables
Bando et al. Flashtrie: Hash-based prefix-compressed trie for IP route lookup beyond 100Gbps
Bando et al. FlashTrie: beyond 100-Gb/s IP route lookup using hash-based prefix-compressed trie
TW200301429A (en) A method of improving the lookup performance of tree-type knowledge base searches
CN106095698B (zh) 面向对象的缓存写入、读取方法及装置
CN104780101B (zh) 内容中心网络转发平面fib表结构及其检索方法
US7035844B2 (en) FFS search and edit pipeline separation
CN109981464A (zh) 一种在fpga中实现的tcam电路结构及其匹配方法
Li et al. Smart name lookup for NDN forwarding plane via neural networks
CN100397816C (zh) 在网络设备中对接收数据包进行分类的方法
CN107925621A (zh) 存储器设备
CN109672623A (zh) 一种报文处理方法和装置
CN107977160A (zh) 交换机存取资料的方法
JP2006246488A (ja) ネットワーク・ルータ、アドレス処理方法及びコンピュータ・プログラム
US11899985B1 (en) Virtual modules in TCAM
JPH11102589A (ja) 連想メモリモジュール
CN110704419A (zh) 数据结构、数据索引方法、装置及设备、存储介质
Erdem et al. Value-coded trie structure for high-performance IPv6 lookup
Hsiao et al. A high-throughput and high-capacity IPv6 routing lookup system
WO2017030054A1 (ja) メモリ機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180417

WW01 Invention patent application withdrawn after publication