CN107924370A - 单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置 - Google Patents

单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置 Download PDF

Info

Publication number
CN107924370A
CN107924370A CN201580082277.6A CN201580082277A CN107924370A CN 107924370 A CN107924370 A CN 107924370A CN 201580082277 A CN201580082277 A CN 201580082277A CN 107924370 A CN107924370 A CN 107924370A
Authority
CN
China
Prior art keywords
mentioned
entity
queue
service routine
interrupt service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580082277.6A
Other languages
English (en)
Inventor
阳学仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI FEIEN MICROELECTRONIC CO Ltd
Shannon Systems Ltd
Original Assignee
SHANGHAI FEIEN MICROELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI FEIEN MICROELECTRONIC CO Ltd filed Critical SHANGHAI FEIEN MICROELECTRONIC CO Ltd
Publication of CN107924370A publication Critical patent/CN107924370A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/54—Indexing scheme relating to G06F9/54
    • G06F2209/548—Queue

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

提出一种单一中断服务例程线程中处理关联于多个请求的返回实体的方法，由主装置中处理单元的一核执行。从队列移出多个关联于先前发送命令的实体给储存装置，以及处理移出的实体，直到满足条件为止。

Description

单一中断服务例程线程中处理关联于多个请求的返回实体的 方法以及使用该方法的装置
技术领域
本发明涉及一种闪存装置，特别是一种单一中断服务例程线程(ISR,InterruptService Routine)中处理关联于多个请求的返回实体的方法以及使用该方法的装置。
背景技术
闪存装置通常包含NOR快闪装置与NAND快闪装置。NOR快闪装置为随机存取―存取NOR快闪装置的主装置(host)可于地址脚位上提供任何的地址，并及时地由NOR快闪装置的数据脚位上获得储存于该地址上的数据。NAND快闪装置，从另一方面说，并非随机存取而是序列存取。NAND快闪装置无法像如上所述方式存取任何随机地址。相反地，主装置需要写入序列的字节(bytes)的值到NAND快闪装置中，用以定义请求命令(command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址辨识一个页面(在闪存中的一个写入作业的最小数据块)或一个区块(在闪存中的一个抹除作业的最小数据块)，而不是单一字节(byte)或字符(word)。当关联于发出命令的返回实体，例如，数据、处理状态、错误讯息等，已经被回复后，连接至闪存装置的主装置于单一中断服务例程线程中处理一个返回实体。通常，一旦返回实体处理完毕，结束中断服务例程线程并交还控制权给之前被中断的线程。然而，于多核(multi-core)处理单元中，中断服务例程线程的结束将于不同核间触发上下文转换(context switch)，产生一定程度的前置成本(overhead)。因此，需要一种单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置。
发明内容
本发明的实施例提出一种单一中断服务例程线程中处理关联于多个请求的返回实体的方法，由主装置中处理单元的一核执行。从队列移出多个关联于先前发送命令的实体给储存装置，以及处理移出的实体，直到满足条件为止。
本发明的实施例提出一种单一中断服务例程线程中处理关联于多个请求的返回实体的装置，至少包含队列及处理单元。处理单元包含多个核，以及耦接至队列。处理单元的一个核于加载并执行中断服务例程线程，用以从队列移出多个关联于先前发送命令的实体给储存装置，以及处理移出的实体，直到满足条件为止。
以下实施例提供的详细说明，伴随参考图示。
附图说明
本发明可充分理解，藉由阅读之后的详细说明及范例，以及参考相关图示，其中：
图1系依据本发明实施例之闪存的系统架构示意图；
图2系依据本发明实施例之闪存中的储存单元示意图；
图3系依据本发明实施例之主装置的系统架构图；
图4系依据本发明实施例由接口控制器执行的储存装置互动的方法流程图；
图5及6系依据本发明实施例之由单一中断服务例程线程执行用以处理队列中的实体的方法流程图。
具体实施方式
以下说明系为完成发明的最佳实现方式。其目的在于描述本发明的基本精神，但并不用以限定本发明。实际的发明内容必须由附加的权利要求范围决定。
本发明以特定实施例并参考特定图示进行描述，但本发明并不因此局限，而必须以权利要求限定。必须了解的是，使用于本说明书中的”包含”、”包括”等词，系用以表示存在特定的技术特征、数值、方法步骤、作业处理、组件以及/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，以及/或以上的任意组合。
于权利要求中使用如”第一”、"第二"、"第三"等词系用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字(而非表示顺序)的组件。
图1系依据本发明实施例之闪存的系统架构示意图。闪存的系统架构10中包含处理单元110，用以写入数据到储存单元180中的指定地址，以及从储存单元180中的指定地址读取数据。详细来说，处理单元110透过存取接口170写入数据到储存单元180中的指定地址，以及透过相同接口从储存单元180中的指定地址读取数据。系统架构10使用数个电子信号来协调处理单元110与储存单元180间的数据与命令传递，包含数据线(data line)、时钟信号(clock signal)与控制线(control lines)。資料線可用以傳遞命令、位址、讀出及寫入的資料。控制信号线可用以传递芯片致能(chip enable,CE)、地址提取致能(addresslatch enable,ALE)、命令提取致能(command latch enable,CLE)、写入致能(writeenable,WE)等控制信号。存取接口170可采用单倍数据率(single data rate,SDR)通讯协议或双倍数据率(double data rate,DDR)通讯协议与储存单元180沟通，例如，开放NAND快闪(open NAND flash interface,ONFI)、双倍数据率开关(DDR toggle)或其他接口。处理单元110可使用存取接口150透过指定通讯协议与主装置160进行沟通，例如，通用串行总线(universal serial bus,USB)、先进技术附着(advanced technology attachment,ATA)、序列先进技术附着(serial advanced technology attachment,SATA)、快速周边组件互联(peripheral component interconnect express,PCI-E)或其他接口。主装置160可透过存取接口150提供逻辑区块地址(LBA,Logical Block Address)给处理单元110，用以指示写入或读取特定区域的数据。然而，为优化数据写入的效率，存取接口170将一段具有连续逻辑区块地址的数据分散地摆放在储存单元180中的不同实体区域。因此，需要于动态随机存取内存(Dynamic Random Access Memory)120中储存一个实体储存对照表(又称为Host-to-Flash—H2F表)，用以指出每个逻辑区块地址的数据实际储存于储存单元180中的哪个位置。处理单元110、动态随机存取内存120、寄存器(register)130、存取接口150及170、以及储存单元180可统称为一个储存装置。
图2系依据本发明实施例之闪存中的储存单元示意图。储存单元180可包含由MxN个内存单元(memory cells)组成的数组(array)210，而每一个内存单元储存至少一个位(bit)的信息。闪存可以是NAND型或NOR型闪存，或其他种类的闪存。为了正确存取信息，行译码单元(row-decoding unit)220用以选择内存单元数组210中指定的行。相似地，列编码单元(column-decoding unit)230用以选择指定行中一定数量的字节的数据作为输出。地址单元240提供行信息给行译码器220，其中定义了选择内存单元数组210中N行中的那些行，用以进行读取或写入操作。相似地，列译码器230则根据地址单元240提供的列信息，选择内存单元数组210的指定行中一定数量的列。熟习此技艺人士可称行为字符线(wordline)，称列为位线(bitline)。从内存单元数组210读取出的数据，或欲写入内存单元数组210中的数据可储存于数据缓存器(data buffer)250。内存单元可为单层式单元(single-level cells,SLCs)、多层式单元(multi-level cells,MLCs)或三层式单元(triple-level cells,TLCs)。
图3系依据本发明实施例之主装置的系统架构图。此系统架构可实施于桌面计算机、笔记本电脑、手机等，至少包含处理单元310。处理单元310可使用多种方式实施，如以通用硬件，例如，中央处理单元、具平行处理能力的图形处理器或其他具运算能力的处理器，并且在执行微码或软件指令时，提供之后所描述的功能。系统架构更包含队列330，用以储存从存取接口150接收的实体，例如，数据、处理状态、讯息等。队列330顺序性地储存实体(entity)集合。每个实体关联于透过存取接口150发送给处理单元110的一个命令，例如，读取命令、写入命令等。例如，一个实体可包含相应于读取命令的读取数据。一个实体可包含相应于写入命令的错误讯息。集合的操作包含加入实体至尾端，称为推入队列(enqueue)，以及从开头移出实体，称为移出队列(dequeue)。以上操作使队列330成为先进先出(FIFO,First-In-First-Out)的数据结构。第一个加入队列330的实体将会是第一个被移出以及被处理单元310处理的实体。图4系依据本发明实施例由接口控制器执行的储存装置互动的方法流程图。接口控制器350透过储存装置的存取接口150发送命令(步骤S410)。例如，接口控制器350可经由存取接口150发送数据读取命令及读取地址，用以请求从储存单元180读取数据。接口控制器350可经由存取接口150发送数据写入命令、写入地址及数据，用以请求写入数据至储存单元180中的指定位置。接口控制器350经由存取接口150从储存装置接收用以响应之前所发送命令的实体，例如，数据、处理状态、错误讯息等(步骤S420)，以及加入接收到实体至队列330(步骤S430)。于完成加入接收到实体的作业后，接口控制器350设定寄存器370，用以指出一个实体以加入至队列330(步骤S440)。寄存器370的设定又可视为发起中断信号。
处理单元310执行的中断处理(interrupt handler)周期性地侦测寄存器370是否已设定。当寄存器370已设定，执行中的任务被中断，接着，处理单元310中的一个核加载并执行中断服务例程(ISR,Interrupt Service Routine)线程。以下段落描述中断服务例程线程从队列移出多个实体，这些实体关联于之前发送至储存装置的命令，以及处理移出的实体直到至少一个条件满足。
于一个实施例中，中断服务例程线程可处理关联于先前发送命令的实体，直到队列330清空，用以减少上下文转换(context switch)的次数。图5系依据本发明实施例之由单一中断服务例程线程执行用以处理队列330中的实体的方法流程图。此方法反复执行一个循环，直到队列330中没有实体待处理。于每一回合，中断服务例程线程从队列330移出实体(步骤S510)，执行关联于移出实体的数据处理作业(步骤S520)，以及判断队列330中是否还有任何实体待处理(步骤S530)。若是，此流程接着从队列330移出下一个实体(步骤S510)。反之，中断服务例程线程清除寄存器370(步骤S540)。当中断服务例程线程结束时，回复被中断的任务，用以继续未执行完的指令。
于另一个实施例中，中断服务例程线程可处理关联于先前发送命令的实体直到队列330清空，或可限制在指定时间区间内处理关联于先前发送命令的实体，用以减少上下文转换的次数。图6系依据本发明实施例之由单一中断服务例程线程执行用以处理队列330中的实体的方法流程图。此方法开始于设定定时器(步骤S610)。定时器可为倒数定时器(countdown timer)、码表定时器(stopwatch timer)等。当经过一段指定的时间区间，定时器逾时。反复执行一个循环，直到队列330中没有实体待处理，或直到定时器逾时。于每一回合，中断服务例程线程从队列330移出实体(步骤S620)，执行关联于移出实体的数据处理作业(步骤S630)，判断队列330中是否还有任何实体待处理(步骤S640)以及判断定时器是否逾时(步骤S650)。当存在任何待处理的实体(步骤S640中”是”的路径)以及定时器尚未逾时(步骤S650中”否”的路径)，此流程接着从队列330移出下一个实体(步骤S620)。反之，中断服务例程线程清除寄存器370(步骤S660)。当中断服务例程线程结束时，回复被中断的任务，用以继续未执行完的指令。
于一个范例，接口控制器350可藉发送多个数据读取命令及连续的逻辑区块地址来读取多媒体数据，例如一段时间的声音、视讯数据等，接着，储存回复的数据至队列330。使用如图5及6的实施例，中断服务例程线程可从队列330移出读取数据以及储存读取数据于缓存器，用以进行后续的播放。于另一个范例，接口控制器350可取得相机模块撷取的影像数据并且藉由发送多个数据写入命令及连续的逻辑区块地址来写入影像数据。之后，接口控制器350可储存关联于先前发送的数据写入命令的回复状态至队列330。使用如图5及6的实施例，中断服务例程线程可从队列330移出状态以及知道数据写入命令是否成功。
虽然图1至3中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，以达成更佳的技术效果。虽然图4至6的流程图采用指定的顺序来执行操作，这些处理显然可包含更多或更少的顺序性或并行执行的操作(例如，使用并行处理器或多线程环境)。
虽然本发明使用以上范例及依据较佳实施例进行说明，但需要注意的是，这些实施例并非用以限缩本发明。相反地，此发明企图涵盖各样变化与相似设置(对熟习此技艺人士是显而易见的)。所以，申请权利要求范围须以最宽广的方式解释来包含所有显而易见的修改与相似设置。

Claims (16)

1.一种单一中断服务例程线程中处理关联于多个请求的返回实体的方法，由一主装置中一处理单元的一核执行，包含：
从一队列移出多个实体，关联于先前发送命令，给一储存装置，以及处理上述移出的实体，直到满足一条件为止。
2.如权利要求1所述的方法，其中，上述命令请求上述储存装置执行关联于上述储存装置中一储存单元的作业。
3.如权利要求2所述的方法，其中，上述命令包含多个数据读取命令或多个数据写入命令。
4.如权利要求1所述的方法，其中，上述主装置使用通用串行总线(universal serialbus,USB)、先进技术附着(advanced technology attachment,ATA)、序列先进技术附着(serial advanced technology attachment,SATA)或快速周边组件互联(peripheralcomponent interconnect express,PCI-E)通讯协议与上述储存装置沟通。
5.如权利要求1所述的方法，其中，当上述队列中没有实体待处理时，满足上述条件为止。
6.如权利要求1所述的方法，更包含：
于从上述队列移出上述实体前，设定一定时器，
其中，当上述定时器逾时，满足上述条件为止。
7.如权利要求1所述的方法，其中，当一接口控制器设定一寄存器时，执行一中断服务例程线程，上述方法更包含：
于上述条件满足后，清除上述寄存器。
8.如权利要求7所述的方法，其中，当储存从上述储存装置接收的一实体至上述队列后，上述接口控制器设定上述寄存器，用以指出一实体已加入至上述队列。
9.一种单一中断服务例程线程中处理关联于多个请求的返回实体的装置，包含：
一队列；以及
一处理单元，包含多个核，耦接至上述队列，
其中，上述处理单元的一核于加载并执行一中断服务例程线程，用以从上述队列移出多个关联于先前发送命令的实体给一储存装置，以及处理上述移出的实体，直到满足一条件为止。
10.如权利要求9所述的装置，其中，上述命令请求上述储存装置执行关联于上述储存装置中一储存单元的作业。
11.如权利要求10所述的装置，其中，上述命令包含多个数据读取命令或多个数据写入命令。
12.如权利要求9所述的装置，其中，上述装置使用通用串行总线(universal serialbus,USB)、先进技术附着(advanced technology attachment,ATA)、序列先进技术附着(serial advanced technology attachment,SATA)或快速周边组件互联(peripheralcomponent interconnect express,PCI-E)通讯协议与上述储存装置沟通。
13.如权利要求9所述的装置，其中，当上述队列中没有实体待处理时，满足上述条件为止。
14.如权利要求9所述的装置，其中，于从上述队列移出上述实体前，上述中断服务例程线程设定一定时器，以及当上述定时器逾时，满足上述条件。
15.如权利要求9所述的装置，其中，当一接口控制器设定一寄存器时，执行上述中断服务例程线程，以及，于上述条件满足后，执行上述中断服务例程线程以清除上述寄存器。
16.如权利要求15所述的装置，其中，当储存从上述储存装置接收的一实体至上述队列后，上述接口控制器设定上述寄存器，用以指出一实体已加入至上述队列。
CN201580082277.6A 2015-09-29 2015-09-29 单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置 Pending CN107924370A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/091120 WO2017054139A1 (en) 2015-09-29 2015-09-29 Methods for processing return entities associated with multiple requests in single interrupt service routine thread and apparatuses using the same

Publications (1)

Publication Number Publication Date
CN107924370A true CN107924370A (zh) 2018-04-17

Family

ID=58408036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580082277.6A Pending CN107924370A (zh) 2015-09-29 2015-09-29 单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置

Country Status (4)

Country Link
US (1) US20180203813A1 (zh)
CN (1) CN107924370A (zh)
TW (1) TWI564809B (zh)
WO (1) WO2017054139A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959108B (zh) 2017-05-26 2021-08-24 上海宝存信息科技有限公司 固态硬盘访问方法以及使用该方法的装置
TWI788894B (zh) * 2021-06-29 2023-01-01 新唐科技股份有限公司 記憶體控制電路及快閃記憶體之抹除操作的控制方法
CN114741206B (zh) * 2022-06-09 2022-09-06 深圳华锐分布式技术股份有限公司 客户端数据回放处理方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260796A1 (en) * 2006-05-05 2007-11-08 Ati Technologies, Inc. Event handler for context-switchable and non-context-switchable processing tasks
CN101324863A (zh) * 2007-06-12 2008-12-17 中兴通讯股份有限公司 一种同步静态存储器的控制装置及方法
CN101853149A (zh) * 2009-03-31 2010-10-06 张力 多核系统中单生产者/单消费者队列的处理方法及装置
CN102077181A (zh) * 2008-04-28 2011-05-25 惠普开发有限公司 用于在多核处理器中和在某些共享存储器多处理器系统中产生并输送处理器间中断的方法和系统
CN103970688A (zh) * 2013-02-04 2014-08-06 Lsi公司 缩短数据存储系统中写入等待时间的方法和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708814A (en) * 1995-11-21 1998-01-13 Microsoft Corporation Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events
US6711700B2 (en) * 2001-04-23 2004-03-23 International Business Machines Corporation Method and apparatus to monitor the run state of a multi-partitioned computer system
US7216346B2 (en) * 2002-12-31 2007-05-08 International Business Machines Corporation Method and apparatus for managing thread execution in a multithread application
US7779178B2 (en) * 2005-06-29 2010-08-17 Intel Corporation Method and apparatus for application/OS triggered low-latency network communications
US8656145B2 (en) * 2008-09-19 2014-02-18 Qualcomm Incorporated Methods and systems for allocating interrupts in a multithreaded processor
CN101639791B (zh) * 2009-08-31 2012-12-05 浙江大学 一种改善嵌入式实时操作系统中断延迟的方法
CN102455940B (zh) * 2010-10-29 2014-02-12 迈普通信技术股份有限公司 一种定时器和异步事件的处理方法及系统
WO2013101091A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Advanced programmable interrupt controller identifier (apic id) assignment for a multi-core processing unit
US11086658B2 (en) * 2013-11-20 2021-08-10 Insyde Software Corp. System performance enhancement with SMI on multi-core systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260796A1 (en) * 2006-05-05 2007-11-08 Ati Technologies, Inc. Event handler for context-switchable and non-context-switchable processing tasks
CN101324863A (zh) * 2007-06-12 2008-12-17 中兴通讯股份有限公司 一种同步静态存储器的控制装置及方法
CN102077181A (zh) * 2008-04-28 2011-05-25 惠普开发有限公司 用于在多核处理器中和在某些共享存储器多处理器系统中产生并输送处理器间中断的方法和系统
CN101853149A (zh) * 2009-03-31 2010-10-06 张力 多核系统中单生产者/单消费者队列的处理方法及装置
CN103970688A (zh) * 2013-02-04 2014-08-06 Lsi公司 缩短数据存储系统中写入等待时间的方法和系统

Also Published As

Publication number Publication date
WO2017054139A1 (en) 2017-04-06
US20180203813A1 (en) 2018-07-19
TW201712536A (en) 2017-04-01
TWI564809B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
CN112534393B (zh) 存储器系统中的写入积分的主动返回
US10782915B2 (en) Device controller that schedules memory access to a host memory, and storage device including the same
US20150100744A1 (en) Methods and apparatuses for requesting ready status information from a memory
US20080195833A1 (en) Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit
US20210271424A1 (en) Quality of service control for read operations in memory systems
US10776042B2 (en) Methods for garbage collection and apparatuses using the same
CN107305504B (zh) 数据储存装置、其控制单元及其任务排序方法
US20150253992A1 (en) Memory system and control method
CN109471819B (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
CN105359114B (zh) 用于在寻址方案之间进行迁移的方法和系统
US11099778B2 (en) Controller command scheduling in a memory system to increase command bus utilization
US9971546B2 (en) Methods for scheduling read and write commands and apparatuses using the same
US9483395B2 (en) Asynchronous bad block management in NAND flash memory
CN107924370A (zh) 单一中断服务例程线程中处理关联于多个请求的返回实体的方法以及使用该方法的装置
CN112805676A (zh) 基于数据总线模式对读取操作和写入操作的调度
CN109101444A (zh) 一种降低固态硬盘随机读延迟的方法及装置
CN105264608B (zh) 存储数据的方法、内存控制器和中央处理器
CN116302105B (zh) 访问指令调度方法、系统、硬盘及控制器、存储介质和程序产品
CN113448511A (zh) 通过链接阵列依序预提取
CN110007853B (zh) 一种Nandflash命令处理方法、装置、终端及存储介质
CN112860595B (zh) Pci设备或pcie设备、数据存取方法及相关组件
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
TWI629638B (zh) 儲存裝置及其任務執行方法、對應於儲存裝置的主機及其任務執行方法、以及應用於儲存裝置的控制單元
US7345914B2 (en) Use of flash memory blocks outside of the main flash memory array
CN114647507A (zh) 用于存储器子系统的实时(jit)调度器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180417