CN107919866B - 一种数字信号隔离器 - Google Patents
一种数字信号隔离器 Download PDFInfo
- Publication number
- CN107919866B CN107919866B CN201610878177.0A CN201610878177A CN107919866B CN 107919866 B CN107919866 B CN 107919866B CN 201610878177 A CN201610878177 A CN 201610878177A CN 107919866 B CN107919866 B CN 107919866B
- Authority
- CN
- China
- Prior art keywords
- transformer
- signal
- chip micro
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 61
- 238000002955 isolation Methods 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 6
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 6
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 6
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 6
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 101100194363 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res2 gene Proteins 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 229910019250 POS3 Inorganic materials 0.000 description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 3
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000036632 reaction speed Effects 0.000 description 3
- 101100026202 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) neg1 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005288 electromagnetic effect Effects 0.000 description 2
- 108010077333 CAP1-6D Proteins 0.000 description 1
- 102100029500 Prostasin Human genes 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 108010031970 prostasin Proteins 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Abstract
本发明提供了一种数字信号隔离器，包括：振荡器、片上微变压器、解调模块和OD门；振荡器在输入信号为高电平时，产生振荡频率高于输入信号的振荡信号，传输到片上微变压器的初级端；片上微变压器根据振荡信号，在次级端感应出调制信号，并将所述调制信号传输给解调模块；解调模块的输入端与片上微变压器的次级端连接，对接收到的调制信号进行解调，产生与输入信号频率相同的信号；OD门与解调模块的输出端相连，并被解调模块产生的信号驱动，使得从OD门的输出端输出与输入信号相位相反的输出信号。本发明的数字信号隔离器可以兼容四端口光耦器件，可以在系统级实现对四端口光耦器件的1：1替换。
Description
技术领域
本发明涉及信号隔离器，具体来说涉及一种基于片上微变压器的四端口数字信号隔离器。
背景技术
光电耦合器经常被应用在需要电气隔离的工作环境中，光耦器件的重要作用就是实现数字信号的隔离，减小系统间的相互干扰，消除噪声干扰，从而保证不同传输系统正常工作；另外，保护器件(或人)免受高电压的危害也是光耦器件的一个重要作用。
四端口光耦器件是应用最为普遍和广泛的一种光耦器件，图1为现有技术中的四端口光耦的电路原理示意图，如图1所示，现有技术中的四端口光耦器件具有四个端口：输入端口、输出端口、第一接地端GND1和第二接地端GND2。四端口光耦器件的主要工作方式为利用“电-光-电”的能量转换来实现输入信号与输出信号的完全隔离，主要应用范围有计算机终端、测量系统、寄存器、复印机、自动提款机、家用电器等设备。其运用范围非常广泛，相应的技术也比较成熟。
但由于光耦存在体积大、功耗大、易老化、传输速率慢、传输信号带宽低等缺点，已经无法适应现代电子系统集成度不断提高的要求，目前如ADI公司、TI公司等已经分别研制出电磁耦合和电容耦合等方式的隔离器。但上述隔离器实现形式与光耦存在较大区别，芯片管脚数量较多，无法实现与四端口光耦1：1替换，需要对原有系统进行重新设计。
发明内容
有鉴于此，本发明提供了一种四端口数字信号隔离器，该数字信号隔离器可以兼容四端口光耦器件，可以在系统级实现对四端口光耦器件的1：1替换。
本发明的技术方案具体是这样实现的：
一种数字信号隔离器，该数字信号隔离器包括：振荡器、片上微变压器、解调模块和漏极开路门；
所述振荡器，用于在其输入端的输入信号为高电平时，产生振荡频率高于输入信号的振荡信号，并将所述振荡信号传输到所述片上微变压器的初级端；
所述片上微变压器的初级端与所述振荡器的输出端连接，用于根据从初级端接收到的振荡信号，在次级端感应出调制信号，并将所述调制信号传输给所述解调模块；
所述解调模块的输入端与所述片上微变压器的次级端连接，用于对接收到的调制信号进行解调，产生与输入信号频率相同的信号；
所述漏极开路门与所述解调模块的输出端相连，并被所述解调模块产生的信号驱动，使得从所述漏极开路门的输出端输出与输入信号相位相反的输出信号。
较佳的，所述片上微变压器为单变压器；
所述片上微变压器中包括：具有中心抽头的初级线圈和次级线圈；
其中，初级线圈的中心抽头接收到输入信号，初级线圈的正极和负极分别连接到振荡电路，次级线圈的正极和负极分别连接到解调模块；当输入信号为高时，初级线圈与振荡电路形成振荡回路，产生高频信号，随后在次级线圈中感应出相应的调制信号，并将所述调制信号传输给所述解调模块。
较佳的，所述片上微变压器中包括两个级联的第一变压器和第二变压器；
其中，第一变压器中包括：具有中心抽头的初级线圈和次级线圈；其中，初级线圈的中心抽头接收到输入信号，初级线圈的正极和负极分别连接到振荡电路，次级线圈的正极和负极分别与第二变压器连接；
第二变压器包括：初级线圈和次级线圈；第二变压器的初级线圈的与第一变压器的次级线圈连接，第二变压器的次级线圈与解调模块连接。
较佳的，所述振荡器为NMOS交叉耦合振荡器；
所述NMOS交叉耦合振荡器包括：第一NMOS管、第二NMOS管和第一电容；
所述第一NMOS管的栅极与所述第二NMOS管的漏极连接；所述第二NMOS管的栅极与所述第一NMOS管的漏极连接；
所述第一NMOS管和第二NMOS管的衬底与源极均一起连接到第一接地端；
所述第一电容的两端分别与所述第一NMOS管和第二NMOS管的漏极连接。
较佳的，所述解调模块为包络检波电路；
所述包络检波电路包括：二极管、第二电容和第一电阻；
所述二极管的阳极与所述片上微变压器的次级端的正极连接，所述二极管的阴极分别与所述第二电容的正极和所述第一电阻的正极连接；
所述第二电容的负极、所述第一电阻的负极和所述片上微变压器的次级端的负极一起连接到第二接电端。
较佳的，所述第一电阻的阻值大于二极管的导通电阻。
较佳的，所述漏极开路门包括：第三NMOS管；
所述第三NMOS管的栅极与所述第一电阻的正极连接，所述第三NMOS管的衬底和源极分别与第二接电端连接，所述第三NMOS管的漏极作为输出端。
较佳的，所述片上微变压器包括至少三层金属层；
所述片上微变压器的初级线圈采用最底层的金属层制成；所述片上微变压器的次级线圈采用最高层的金属层制成；
所述片上微变压器的隔离层设置在所述最底层的金属层和所述最高层的金属层之间。
较佳的，所述片上微变压器包括五层金属层；
所述片上微变压器的初级线圈采用最底层的第一金属层制成；所述片上微变压器的次级线圈采用最高层的第五金属层制成；
所述片上微变压器的隔离层为设置在位于所述第一金属层和第五金属层之间的第二金属层、第三金属层和第四金属层之间的绝缘层；
所述第二金属层、第三金属层和第四金属层的各层之间全部填充绝缘材料形成所述绝缘层，从而作为初级线圈和次级线圈之间的隔离层。
较佳的，所述隔离层为二氧化硅或氮化硅的混合物。
较佳的，所述振荡器和所述片上微变压器封装在同一个芯片中；
所述解调模块和所述漏极开路门中的第三NMOS管封装在另一个芯片中；
两个芯片之间通过所述片上微变压器的次级端引出的键合丝连接。
由上述技术方案可见，在本发明的数字信号隔离器中，采用微变压器电-磁-电转换实现实现了系统输入与输出的完全隔离，从而实现了四端口隔离器的功能，可以替代现有技术中的四端口光耦，并克服了现有技术中的四端口光耦的缺陷，具有成本低、传输信号带宽高和功率损耗小等特点，并且其电路反应速度快、可靠性高，而且实现方式简单，工艺难度和制造成本低；此外，在提高传输信号带宽的同时减小了芯片所占面积，从而有效地降低了生产成本。
另外，更进一步的，由于上述的片上微变压器可以采用级联的方式，从而在实现信号隔离器的高耐压需求的功能的同时，大大降低了所使用的变压器的耐压性能要求，使得本发明中的变压器可以使用传统的工艺制造，而不必采用特殊工艺，因而大大降低了相应的工艺难度和制造成本，同时也大大提高了整个数字信号隔离器的隔离度和耐压性能；此外，由于电路结构简单，所占芯片面积小，因此也可以有效地降低生产成本。
附图说明
图1为现有技术中的四端口光耦的电路原理示意图。
图2为本发明实施例中的单变压器数字信号隔离器的原理示意图。
图3为本发明实施例中的单变压器的结构示意图。
图4为本发明实施例中的级联变压器数字信号隔离器的原理示意图。
图5为本发明实施例中的级联变压器的结构示意图。
图6为本发明实施例中的片上微变压器的纵向结构示意图。
图7为本发明实施例中的数字信号隔离器的电路示意图。
图8为本发明实施例中与图7的电路示意图对应的波形示意图。
图9为本发明实施例中的数字信号隔离器的封装示意图。
具体实施方式
为使本发明的技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明作进一步详细的说明。
本发明提出了一种采用片上微变压器作为信号隔离介质的数字信号隔离器，该数字信号隔离器是一个四端口器件。由于其内部的片上微变压器的存在实现了完全的电气隔离，通过片上微变压器的电磁效应完成信号的传递，从而在实现数字信号隔离器的功能的同时降低了工艺难度和制造成本。
图2为本发明实施例中的单变压器数字信号隔离器的原理示意图。如图2所示，本发明实施例中的数字信号隔离器包括：振荡器100、片上微变压器200、解调模块300和漏极开路(OD，Open Drain)门400；
所述振荡器100，用于在其输入端的输入信号为高电平时，产生振荡频率远高于输入信号的振荡信号，并将所述振荡信号传输到所述片上微变压器200的初级端31；
所述片上微变压器200的初级端31与所述振荡器100的输出端连接，用于根据从初级端31接收到的振荡信号，在次级端32感应出调制信号，并将所述调制信号传输给所述解调模块300；
所述解调模块300的输入端与所述片上微变压器200的次级端32连接，用于对接收到的调制信号进行解调，产生与输入信号频率相同的信号；
所述漏极开路门400与所述解调模块300的输出端相连，并被所述解调模块300产生的信号驱动，使得从所述漏极开路门400的输出端输出与输入信号相位相反的输出信号。
另外，较佳的，图3为本发明实施例中的单变压器的结构示意图，如图3所示，在本发明的一个具体实施例中，所述片上微变压器200为单变压器，该所述片上微变压器200中包括：具有中心抽头的初级线圈31和次级线圈32；其中，初级线圈31的中心抽头(该中心抽头可以包括正极POS2和负极NEG1)可以接收到输入信号，初级线圈31的正极POS1和负极NEG2两个端口分别连接到振荡电路100，次级线圈32的正极POS3和负极NEG3两个端口分别连接到解调模块300，当输入信号为高时，初级线圈31与振荡电路100形成振荡回路，产生高频信号，随后在次级线圈32中感应出相应的调制信号，并将所述调制信号传输给所述解调模块300。
根据上述数字信号隔离器的结构可知，在本发明的数字信号隔离器中，输入信号通过数字信号隔离器中的振荡器形成高频振荡信号，该高频振荡信号可通过片上微变压器的电磁效应传递到片上微变压器的次级端，然后通过解调模块将片上微变压器的次级端的输出信号调制成与输入信号频率相同的信号，再控制OD门的开启或关闭完成输出上拉与下拉，输出与输入信号相位相反的解码信号。
由于上述数字信号隔离器的内部所设置的片上微变压器可以作为隔离栅，因此其电磁隔离作用实现了完全的电气隔离，实现了整个系统输入与输出的完全隔离，从而实现了四端口隔离器的功能(具有四个端口：输入端口、输出端口、第一接地端GND1和第二接地端GND2，其中的GND1和GND2是两路隔离地，作用是形成完整的电流回路)，可以替代现有技术中的四端口线性光耦，并克服了现有技术中的四端口线性光耦的缺陷，具有成本低、传输信号带宽高和功率损耗小等特点，并且其电路反应速度快、可靠性高，而且实现方式简单，工艺难度和制造成本低；此外，在提高传输信号带宽的同时减小了芯片所占面积，从而有效地降低了生产成本。
另外，在本发明的技术方案中，为了增加耦合，本发明中的片上微变压器200的初级端31和次级端32(即初级线圈和次级线圈)在具体结构上是垂直堆叠的。因此，图2中所示的次级端32周围的虚框是表示初级端31和次级端32的垂直关系，即次级端32位于初级端31的上方。
另外，在本发明的技术方案中，还可以采用多种方式来实现上述的片上微变压器200。以下将以其中的一种具体实现方式为例，对本发明的技术方案进行详细地介绍。
例如，在本发明的一个具体实施例中，可以采用级联式变压器实现上述的片上微变压器200。
例如，图4为本发明实施例中的级联变压器数字信号隔离器的原理示意图，图5为本发明实施例中的片上微变压器的结构示意图。较佳的，如图4和图5所示，在本发明的具体实施例中，所述片上微变压器200中包括两个级联的第一变压器201和第二变压器202；
其中，第一变压器201的结构与图3中所示的单变压器的结构相同，即第一变压器201中也包括：具有中心抽头的初级线圈31和次级线圈32；其中，初级线圈31的中心抽头(该中心抽头可以包括正极POS2和负极NEG1)可以接收到输入信号(如图7所示)，初级线圈31的正极POS1和负极NEG2分别连接到振荡电路100，次级线圈32的正极POS3和负极NEG3分别与第二变压器202连接；
第二变压器202包括：初级线圈51和次级线圈52；第二变压器202的初级线圈51的与第一变压器201的次级线圈32连接，第二变压器202的次级线圈52与解调模块连接。
根据上述片上微变压器的结构可知，上述片上微变压器中采用了级联的方式，因此可以通过上述级联的方式进行分压，从而在实现数字信号隔离器的高耐压需求的功能的同时，大大降低了所使用的变压器的耐压性能要求，使得本发明中的变压器可以使用传统的工艺制造，而不必采用特殊工艺，因而大大降低了相应的工艺难度和制造成本，同时也大大提高了整个系统的隔离度；此外，由于电路结构简单，所占芯片面积小，因此也可以有效地降低生产成本。
另外，图6为本发明实施例中的片上微变压器的纵向结构示意图。较佳的，如图6所示，在本发明的具体实施例中，还可以在所述片上微变压器的初级线圈31和次级线圈32之间设置隔离层，因而可以对初级线圈31和次级线圈32形成隔离，从而可形成如图6所示的立体三明治结构。
较佳的，在本发明的具体实施例中，所述隔离层可以为金属层间的绝缘介质，例如，二氧化硅或氮化硅的混合物等。
另外，较佳的，在本发明的具体实施例中，可以根据实际应用情况的需要，预先调整或设置所述隔离层的厚度，从而实现不同的隔离强度。
此外，在本发明的技术方案中，可以使用至少三层以上的多层金属层来制作上述的片上微变压器，以形成上述的立体三明治结构。
因此，较佳的，在本发明的具体实施例中，所述片上微变压器包括至少三层金属层；
所述片上微变压器的初级线圈采用最底层的金属层制成；所述片上微变压器的次级线圈采用最高层的金属层制成；
所述片上微变压器的隔离层设置在所述最底层的金属层和所述最高层的金属层之间。
例如，在本发明的较佳实施例中，所述片上微变压器可采用COMS五层金属工艺制成，从而形成如图6所示的立体三明治结构。
例如，较佳的，如图6所示，在本发明的具体实施例中，所述片上微变压器包括五层金属层；
所述片上微变压器的初级线圈采用最底层的第一金属层M1制成；所述片上微变压器的次级线圈采用最高层的第五金属层M5制成；
所述片上微变压器的隔离层为设置在位于所述第一金属层M1和第五金属层M5之间的第二金属层M2、第三金属层M3和第四金属层M4之间的绝缘层；
所述第二金属层M2、第三金属层M3和第四金属层M4均不制作线圈，所述第二金属层M2、第三金属层M3和第四金属层M4的各层之间全部填充绝缘材料(例如，二氧化硅)形成所述绝缘层，从而作为初级线圈和次级线圈之间的隔离层。
当然，在本发明的技术方案中，在使用上述COMS五层金属工艺制作片上微变压器时，也可以根据实际应用情况的需要，预先设置或选择初级线圈、次级线圈和隔离层分别在五层金属中的位置(例如，所述初级线圈位于第二金属层M2，所述次级线圈位于第四金属层M4，所述隔离层位于第三金属层M3等)，从而调整隔离层的厚度，实现不同的隔离强度。
另外，在本发明的较佳实施例中，在所述最高层的第五金属层M5之上，还可以设置一个钝化层，用于保护顶层金属避免氧化。
另外，在本发明的技术方案中，可以通过多种实现方式来具体实现上述的振荡器100。以下将以其中的一种具体实现方式为例，对本发明的技术方案进行详细地介绍。
例如，图7为本发明实施例中的数字信号隔离器的电路示意图，较佳的，如图7所示，在本发明的具体实施例中，所述振荡器100可以是N型金属氧化物半导体(NMOS)交叉耦合振荡器。
较佳的，在本发明的具体实施例中，所述NMOS交叉耦合振荡器包括：两个大尺寸的NMOS管(第一NMOS管MN1和第二NMOS管MN2)和第一电容CAP1；
所述第一NMOS管MN1和第二NMOS管MN2采用交叉耦合的方式连接，即所述第一NMOS管MN1的栅极与所述第二NMOS管MN2的漏极连接；所述第二NMOS管MN2的栅极与所述第一NMOS管MN1的漏极连接；
所述第一NMOS管MN1和第二NMOS管MN2的衬底与源极均一起连接到第一接地端GND1；
所述第一电容CAP1的两端分别与所述第一NMOS管MN1和第二NMOS管MN2的漏极连接。
较佳的，在本发明的具体实施例中，所述第一NMOS管MN1和第二NMOS管MN2的源极分别连接到所述片上微变压器200的POS1端口和NEG3端口。
因此，当输入方波(即振荡器的输入端的输入信号)为高电平时，上述NMOS交叉耦合振荡器开启工作，产生频率远高于输入信号的高频振荡信号，其谐振频率为：
其中，L为初级线圈侧的等效电感，C为等效输入电容；当输入方波为零时，NMOS交叉耦合振荡器的输出信号为零。
此外，在本发明的技术方案中，可以通过多种实现方式来具体实现上述的解调模块300。以下将以其中的一种具体实现方式为例，对本发明的技术方案进行详细地介绍。
例如，较佳的，在本发明的具体实施例中，所述解调模块300为包络检波电路。
较佳的，如图7所示，在本发明的具体实施例中，所述包络检波电路包括：二极管DIO、第二电容CAP2和第一电阻RES1；
所述二极管DIO的阳极与所述片上微变压器200的次级端32的正极POS3端口连接，所述二极管DIO的阴极分别与所述第二电容CAP2的正极和所述第一电阻RES1的正极连接；
所述第二电容CAP2的负极、所述第一电阻RES1的负极和所述片上微变压器200的次级端32的负极NEG3端口一起连接到第二接电端GND2。
因此，所述包络检波电路的工作方式为：当二极管DIO的输入信号为正电平时，二极管DIO导通，第二电容CAP2充电；当二极管DIO的输入信号为负电平时，二极管截止，第二电容CAP2通过第一电阻RES1放电，所以，包络检波的结果可以在第一电阻RES1的两端得到，即包络检波的结果可通过第一电阻RES1的两端输出。
另外，在本发明的技术方案中，为了达到包络检波的目的，即将通过片上微变压器200的次级线圈耦合过来的信号调制成与系统的输入信号频率相同的信号，第二电容CAP2的放电时间要远远长于充电时间。根据电容充放电时间公式：τ＝RC可知，放电电阻的阻值要远大于二极管的导通电阻。
所以，较佳的，在本发明的具体实施例中，所述第一电阻RES1的阻值远大于二极管DIO的导通电阻。
另外，在本发明的技术方案中，可以通过多种实现方式来具体实现上述的OD门400。以下将以其中的一种具体实现方式为例，对本发明的技术方案进行详细地介绍。
例如，较佳的，如图7所示，在本发明的具体实施例中，所述OD门400包括：第三NMOS管MN3；
所述第三NMOS管MN3的栅极与所述第一电阻RES1的正极连接，所述第三NMOS管MN3的衬底和源极分别与第二接电端GND2连接，所述第三NMOS管MN3的漏极作为输出端。
因此，整个数字信号隔离器的整体输出即为OD门400的第三NMOS管MN3的漏极输出。OD门400的工作方式为：采用第三NMOS管作为开关MOS管，当输入高电平时，输出接到地；当输入为低电平时，输出通过上拉电阻RES2(图7中未示出)拉高，形成与输入信号反向的输出信号。
另外，在本发明的技术方案中，选择上拉电阻RES2的尺寸时，应考虑电路输出驱动能力。当输出端为重载时，应适当减小上拉电阻RES2的值，以此增大输出驱动能力。
图8为本发明实施例中与图7的电路示意图对应的波形示意图，其中输入信号为低频信号，A点信号为高频振荡信号，B点波形为变压器感应出的高频振荡信号，C点波形为整流滤波后的信号，输出为与输入反向的信号。
另外，图9为本发明实施例中的数字信号隔离器的芯片封装示意图，较佳的，如图9所示，在本发明的具体实施例中，所述振荡器100和所述片上微变压器200可以封装在同一个芯片中，例如，可以封装在图9所示的第一芯片DP1中；所述解调模块300和所述OD门400中的第三NMOS管MN3也可以封装在同一个芯片中，例如，可以封装在图9所示的第二芯片DP2中。第一芯片DP1和第二芯片DP2之间通过所述片上微变压器200的次级端引出的键合丝连接。
因此，在上述的芯级实现方案中，第一芯片DP1中的引脚为输入引脚INPUT端和第一接地端GND1；第二芯片DP2中的引脚为输出引脚OUTPUT端与第二接地端GND2。在实际工作时，第二芯片DP2的OUTPUT端与OD门400中的上拉电阻RES2连接，成功完成信号输出。
综上所述，在本发明的数字信号隔离器中，由于其内部所设置的片上微变压器可以作为信号隔离介质，因此其电磁隔离作用实现了完全的电气隔离，实现了整个系统输入与输出的完全隔离，从而实现了四端口隔离器的功能，可以替代现有技术中的四端口线性光耦，并克服了现有技术中的四端口线性光耦的缺陷，具有成本低、传输信号带宽高和功率损耗小等特点。在所驱动的负载相同的情况下，现有技术中的普通四端口线性光耦(例如日本夏普公司的四端口光耦PC817)能传输的信号带宽仅为80KHz，而本发明中的四端口数字信号隔离器的信号带宽能达到1MHz以上。因此，与现有技术中的传统四端口隔离光耦相比，本发明中的四端口数字信号隔离器在相同驱动负载的条件下，有传输信号带宽显著升高的优势，而且其他的性能参数，如功耗、耐压等也均不差于现有技术中的四端口光耦。
并且，上述数字信号隔离器的电路反应速度快、可靠性高，而且实现方式简单，工艺难度和制造成本低；此外，在提高传输信号带宽的同时减小了芯片所占面积，从而有效地降低了生产成本。
另外，由于上述的片上微变压器中采用了级联的方式，因此可以通过上述级联的方式进行隔离，从而在实现信号隔离器的高耐压需求的功能的同时，大大降低了所使用的变压器的耐压性能要求，使得本发明中的变压器可以使用传统的工艺制造，而不必采用特殊工艺，因而大大降低了相应的工艺难度和制造成本，同时也大大提高了整个数字信号隔离器的隔离度和耐压性能；此外，由于电路结构简单，所占芯片面积小，因此也可以有效地降低生产成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (11)
1.一种数字信号隔离器，其特征在于，该数字信号隔离器包括：振荡器、片上微变压器、解调模块和漏极开路门；
所述振荡器，包括输入端和第一接地端，所述振荡器用于在其输入端的输入信号为高电平时，产生振荡频率高于输入信号的振荡信号，并将所述振荡信号传输到所述片上微变压器的初级端；
所述片上微变压器的初级端与所述振荡器的输出端连接，用于根据从初级端接收到的振荡信号，在次级端感应出调制信号，并将所述调制信号传输给所述解调模块，其中，所述片上微变压器包括第一变压器，所述第一变压器包括具有中心抽头的第一初级线圈，所述第一初级线圈的中心抽头接收到所述输入信号，第一初级线圈的正极和负极分别连接到振荡器，当输入信号为高时，第一初级线圈与振荡器形成振荡回路，产生高频信号；
所述解调模块为包络检波电路，所述解调模块的输入端与所述片上微变压器的次级端连接，用于对接收到的调制信号进行解调，产生与输入信号频率相同的信号；
所述漏极开路门包括：输出端和第二接地端，所述漏极开路门与所述解调模块的输出端相连，并被所述解调模块产生的信号驱动，使得从所述漏极开路门的输出端输出与输入信号相位相反的输出信号。
2.根据权利要求1所述的数字信号隔离器，其特征在于，
所述第一变压器进一步包括：第一次级线圈；
其中，第一次级线圈的正极和负极分别连接到解调模块；当输入信号为高，第一初级线圈产生高频信号时，随后在第一次级线圈中感应出相应的调制信号，并将所述调制信号传输给所述解调模块。
3.根据权利要求1所述的数字信号隔离器，其特征在于，所述片上微变压器进一步包括第二变压器；
其中，第一变压器进一步包括：第一次级线圈，第一次级线圈的正极和负极分别与第二变压器连接；
第二变压器包括：第二初级线圈和第二次级线圈；第二变压器的第二初级线圈的与第一变压器的第一次级线圈连接，第二变压器的第二次级线圈与解调模块连接。
4.根据权利要求1所述的数字信号隔离器，其特征在于，所述振荡器为NMOS交叉耦合振荡器；所述NMOS交叉耦合振荡器包括：第一NMOS管、第二NMOS管和第一电容；
所述第一NMOS管的栅极与所述第二NMOS管的漏极连接；所述第二NMOS管的栅极与所述第一NMOS管的漏极连接；
所述第一NMOS管和第二NMOS管的衬底与源极均一起连接到第一接地端；
所述第一电容的两端分别与所述第一NMOS管和第二NMOS管的漏极连接。
5.根据权利要求1所述的数字信号隔离器，其特征在于，
所述包络检波电路包括：二极管、第二电容和第一电阻；
所述二极管的阳极与所述片上微变压器的次级端的正极连接，所述二极管的阴极分别与所述第二电容的正极和所述第一电阻的正极连接；
所述第二电容的负极、所述第一电阻的负极和所述片上微变压器的次级端的负极一起连接到第二接电端。
6.根据权利要求5所述的数字信号隔离器，其特征在于：
所述第一电阻的阻值大于二极管的导通电阻。
7.根据权利要求5所述的数字信号隔离器，其特征在于，所述漏极开路门包括：第三NMOS管；
所述第三NMOS管的栅极与所述第一电阻的正极连接，所述第三NMOS管的衬底和源极分别与第二接电端连接，所述第三NMOS管的漏极作为输出端。
8.根据权利要求2或3所述的数字信号隔离器，其特征在于：
所述片上微变压器包括至少三层金属层；
所述片上微变压器的初级线圈采用最底层的金属层制成；所述片上微变压器的第一次级线圈采用最高层的金属层制成；
所述片上微变压器的隔离层设置在所述最底层的金属层和所述最高层的金属层之间。
9.根据权利要求8所述的数字信号隔离器，其特征在于：
所述片上微变压器包括五层金属层；
所述片上微变压器的第一初级线圈采用最底层的第一金属层制成；所述片上微变压器的第一次级线圈采用最高层的第五金属层制成；
所述片上微变压器的隔离层为设置在位于所述第一金属层和第五金属层之间的第二金属层、第三金属层和第四金属层之间的绝缘层；
所述第二金属层、第三金属层和第四金属层的各层之间全部填充绝缘材料形成所述绝缘层，从而作为第一初级线圈和第一次级线圈之间的隔离层。
10.根据权利要求9所述的数字信号隔离器，其特征在于：
所述隔离层为二氧化硅或氮化硅的混合物。
11.根据权利要求7所述的数字信号隔离器，其特征在于，
所述振荡器和所述片上微变压器封装在同一个芯片中；
所述解调模块和所述漏极开路门中的第三NMOS管封装在另一个芯片中；
两个芯片之间通过所述片上微变压器的次级端引出的键合丝连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610878177.0A CN107919866B (zh) | 2016-10-08 | 2016-10-08 | 一种数字信号隔离器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610878177.0A CN107919866B (zh) | 2016-10-08 | 2016-10-08 | 一种数字信号隔离器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107919866A CN107919866A (zh) | 2018-04-17 |
| CN107919866B true CN107919866B (zh) | 2021-08-03 |
Family
ID=61892100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610878177.0A Active CN107919866B (zh) | 2016-10-08 | 2016-10-08 | 一种数字信号隔离器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919866B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109389724A (zh) * | 2018-10-12 | 2019-02-26 | 深圳市沃特沃德股份有限公司 | 防止信号干扰开锁的智能锁及其方法 |
| CN109831202A (zh) * | 2019-03-07 | 2019-05-31 | 北京中科格励微科技有限公司 | 线性隔离器 |
| CN109995357A (zh) * | 2019-04-23 | 2019-07-09 | 北京中科格励微科技有限公司 | 线性隔离器 |
| CN113422600B (zh) * | 2021-08-23 | 2021-11-16 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
| CN115913142A (zh) * | 2021-09-30 | 2023-04-04 | 锐石创芯(深圳)科技股份有限公司 | 射频推挽功率放大器芯片及射频前端模组 |
| CN114363098A (zh) * | 2021-12-03 | 2022-04-15 | 北京神经元网络技术有限公司 | 一种现场总线供电电路 |
| CN115118294A (zh) * | 2022-08-05 | 2022-09-27 | 中国科学技术大学 | 基于自适应频率控制的数字隔离器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432772B2 (en) * | 2001-06-14 | 2008-10-07 | Telefonaktiebolaget L M Ericsson (Publ) | Electrical oscillator circuit and an integrated circuit |
| CN104950176A (zh) * | 2015-06-09 | 2015-09-30 | 浙江大学 | 一种非接触式的电动汽车储能系统的内阻测量装置 |
| CN105429625A (zh) * | 2014-09-15 | 2016-03-23 | 亚德诺半导体集团 | 产生用于信号隔离器的通/断键控载波信号的方法和结构 |
| CN105897251A (zh) * | 2016-05-20 | 2016-08-24 | 西安矽源半导体有限公司 | 一种数字信号隔离器及其方法 |
-
2016
- 2016-10-08 CN CN201610878177.0A patent/CN107919866B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432772B2 (en) * | 2001-06-14 | 2008-10-07 | Telefonaktiebolaget L M Ericsson (Publ) | Electrical oscillator circuit and an integrated circuit |
| CN105429625A (zh) * | 2014-09-15 | 2016-03-23 | 亚德诺半导体集团 | 产生用于信号隔离器的通/断键控载波信号的方法和结构 |
| CN104950176A (zh) * | 2015-06-09 | 2015-09-30 | 浙江大学 | 一种非接触式的电动汽车储能系统的内阻测量装置 |
| CN105897251A (zh) * | 2016-05-20 | 2016-08-24 | 西安矽源半导体有限公司 | 一种数字信号隔离器及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107919866A (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107919866B (zh) | 一种数字信号隔离器 | |
| TWI625617B (zh) | 利用低數値電容器之積體高電壓隔離 | |
| CN101414852B (zh) | 用于电力线载波通信的输出耦合及滤波电路 | |
| JP6237909B1 (ja) | アイソレータおよびアイソレータの製造方法 | |
| US20210249336A1 (en) | Cantilevered Leadframe Support Structure for Magnetic Wireless Transfer between Integrated Circuit Dies | |
| CN104022113B (zh) | 一种基于微型变压器的堆叠式数字隔离器 | |
| TWI565227B (zh) | 具有整合平衡器的寬頻整合射頻／微波／毫米混合器 | |
| JP6528241B2 (ja) | 共鳴結合器、及び、伝送装置 | |
| US20150187503A1 (en) | Interface for communication between voltage domains | |
| CN103986493A (zh) | 收发器 | |
| JPWO2010140297A1 (ja) | 半導体装置及び信号伝達方法 | |
| Ragonese et al. | Highly integrated galvanically isolated systems for data/power transfer | |
| CN112652615A (zh) | 基于晶圆级封装的隔离电源芯片及其制备方法 | |
| Javid et al. | A 650 kV/μs common-mode resilient CMOS galvanically isolated communication system | |
| WO2023208252A1 (zh) | 数字隔离器 | |
| CN202978712U (zh) | 一种集成电源的igbt驱动模块 | |
| Greco et al. | A 100-mW fully integrated DC-DC converter with double galvanic isolation | |
| CN109951210B (zh) | 一种单片集成式全隔离rs-232收发器 | |
| US11621670B1 (en) | Capacitively-coupled stacked class-d oscillators for galvanic isolation | |
| Javid et al. | CMOS integrated galvanically isolated RF chip-to-chip communication utilizing lateral resonant coupling | |
| US20190131055A1 (en) | Isolation transformer, a switch driving circuit and a pulse power system | |
| US20210111590A1 (en) | Electromagnetic resonance coupler and gate drive circuit using same, and signal transmission device | |
| US9438130B2 (en) | Semiconductor device, switching system, and matrix converter | |
| US11901863B2 (en) | Capacitively-coupled stacked class-D oscillators for galvanic isolation | |
| US11443889B2 (en) | Data and power isolation barrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Room 1001, 10th Floor, Building 2, No.1 South Yitiao A, Zhongguancun, Haidian District, Beijing, 100190 Patentee after: GL MICROELECTRONICS, Inc. Address before: Room 501-7, 5 / F, building 18, District 17, No. 188, South Fourth Ring West Road, Fengtai District, Beijing 100067 Patentee before: GL MICROELECTRONICS, Inc. |