CN107911208A - 一种混沌序列产生方法及产生器 - Google Patents
一种混沌序列产生方法及产生器 Download PDFInfo
- Publication number
- CN107911208A CN107911208A CN201711462723.3A CN201711462723A CN107911208A CN 107911208 A CN107911208 A CN 107911208A CN 201711462723 A CN201711462723 A CN 201711462723A CN 107911208 A CN107911208 A CN 107911208A
- Authority
- CN
- China
- Prior art keywords
- sequence
- value
- pseudo
- calculated value
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000000739 chaotic effect Effects 0.000 title abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000004364 calculation method Methods 0.000 claims description 41
- 229910002056 binary alloy Inorganic materials 0.000 claims description 3
- 230000003100 immobilizing effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种混沌序列产生方法。该方法包括步骤有迭代计算、伪码生成和选择输出,迭代计算对输入的初始值通过迭代计算方程进行迭代计算得到计算值,伪码生成产生伪随机序列码对计算值中的各位数据选择输出,由此可以使得产生输出的混沌序列具有较长的周期长度,并且还通过不动点检测步骤来检测造成不动点的初始值并替换该初始值,确保了混沌序列输出的连续性和非线性,还通过合理选择有限长度来节省硬件资源。另外,本发明还公开了一种混沌序列产生装置。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种混沌序列产生方法及产生器。
背景技术
混沌是非线性动力学的一种很特殊的运动,它具有类似随机的特性,对初值极其敏感,周期无限长,这些特性使得混沌被越来越多的应用到混沌通信、混沌控制、信号处理等方面。在现代数字通信中,混沌序列可以用于加密编码,但是在实际应用中,会出现有限精度的问题,即在有限精度条件下,产生的混沌序列不再是无周期,甚至不是长周期的,而是出现短周期的行为。而一旦周期变短,混沌序列的线性复杂度也随之减小,保密性和抗截获性能都会大大降低。
另外,若是不断提高精度,采用更长比特位的精度,则会消耗更多的硬件资源,例如通过FPGA(Field‐Programmable Gate Array现场可编程门阵列)实现时就会造成FPGA所消耗的硬件资源不断提高,成本增加。
为此,需要提供有限精度的混沌序列,来满足长周期应用和较少硬件资源消耗的需求。
发明内容
本发明主要解决的技术问题是提供一种混沌序列产生方法及产生器,解决现有技术中的混沌序列精度过长带来的硬件资源消耗问题和混沌序列周期过短造成的保密性不强的问题。
本发明还提供了一种混沌序列产生方法实施例,包括以下步骤:迭代计算,构建迭代计算器,向所述迭代计算器输入初始值,所述迭代计算器基于所述初始值通过迭代计算方程进行迭代计算并输出计算值;伪码生成,利用伪随机序列发生器产生输出伪随机序列码;选择输出,由所述伪随机序列码控制选择所述计算值中的各位数据连续输出。
在本发明混沌序列产生方法的另一个实施例中,所述迭代计算方程是:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,x(0)为输入的所述初始值,y(n)为所述计算值,是x(n)的无符号二进制小数表示式且取前b个比特,所述计算值中的各位数据对应所述的前b个比特的各二进制数;所述伪随机序列发生器是m序列产生器,所述伪随机序列码是m序列伪随机码。
在本发明混沌序列产生方法的另一个实施例中,所述迭代计算中还包括不动点检测,当所述初始值x(0)在进行迭代计算时,输出的所述计算值保持固定值不变时,则检测出所述初始值并替换所述输入初始值。
在本发明混沌序列产生方法的另一个实施例中,所述迭代计算得到的计算值的周期与所述m序列产生器输出的m序列伪随机码的周期互质。
在本发明混沌序列产生方法的另一个实施例中,所述迭代计算的初始值、迭代值和计算值均为有限长度为31比特的无符号二进制小数,所述m序列是31阶m序列,输出的m序列伪随机码以5比特数字序列进行划分并对所述计算值的31比特的无符号二进制小数选择输出。
本发明还提供了一种混沌序列产生器,包括:迭代计算单元,基于输入的初始值通过迭代计算方程进行迭代计算,并输出计算值;伪随机序列发生单元,产生输出伪随机序列码;选择控制单元,接收来自所述伪随机序列发生单元输出的伪随机序列码,利用所述伪随机序列码控制选择所述迭代计算单元输出的所述计算值中的各位数据连续输出。
在本发明混沌序列产生器另一实施例中,所述计算单元中的所述迭代计算方程是:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,x(0)为所述初始值,y(n)为所述计算值,是x(n)的无符号二进制小数表示式且取前b个比特,所述计算值中的各位数据对应所述的前b个比特的各二进制数;所述伪随机序列发生单元是m序列产生单元,所述伪随机序列码是m序列伪随机码。
在本发明混沌序列产生器另一实施例中,所述混沌序列产生器还包括用于检测所述迭代计算单元输出的所述计算值是否存在固定不变值的不动点检测单元,当所述输入初始值x(0)在进行迭代计算时,输出的所述计算值存在固定不变值时,则检测出所述初始值并更换所述初始值。
在本发明混沌序列产生器另一实施例中,所述迭代计算单元得到的计算值的周期与所述m序列产生单元输出的m序列伪随机码的周期互质。
在本发明混沌序列产生器另一实施例中,所述迭代计算的初始值、迭代值和计算值均为有限长度为31比特的无符号二进制小数,所述m序列是31阶m序列,输出的m序列伪随机码以5比特数字序列进行划分,并对所述计算值的31比特的无符号二进制小数选择输出。
本发明的有益效果是:本发明公开了一种混沌序列产生方法,该方法包括步骤迭代计算、伪码生成和选择输出,迭代计算对输入的初始值通过迭代计算方程进行迭代计算得到计算值,伪码生成产生伪随机序列码对计算值中的各位数据选择输出,由此可以使得产生输出的混沌序列具有较长的周期长度,并且还通过不动点检测步骤来检测造成不动点的初始值并替换该初始值,确保了混沌序列输出的连续性和非线性,还通过合理选择有限长度来节省硬件资源。
附图说明
图1是根据本发明混沌序列产生方法一实施例的流程图;
图2是根据本发明混沌序列产生方法一实施例中的不动点产生示意图;
图3是根据本发明混沌序列产生器一实施例的组成图;
图4是根据本发明混沌序列产生器另一实施例中的电路组成示意图。
具体实施方式
为了便于理解本发明,下面结合附图和具体实施例,对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本说明书所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,除非另有定义,本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图1显示了本发明混沌序列产生方法一实施例的流程图。在图1中,包括:
步骤S101:迭代计算,构建迭代计算器,向所述迭代计算器输入初始值,所述迭代计算器基于所述初始值通过迭代计算方程进行迭代计算并输出计算值。
步骤S102:伪码生成,利用伪随机序列发生器产生输出伪随机序列码。
步骤S103:选择输出,由所述伪随机序列码控制选择所述计算值中的各位数据连续输出。
这里,在步骤S101中,通过迭代计算可以产生混沌序列输出,但是仅通过迭代计算产生的混沌序列的周期长度会有一定限制,特别是在输出的计算值是有限长度的情况下,产生的混沌序列的周期长度会受到限制。为此,通过步骤S102又进一步提供了一个伪随机序列码,然后在步骤S103,通过该伪随机序列码对输出的计算值中各位数据进行随机选择控制输出,由此进一步提高了每一个计算值中各位数据的输出随机性,可以提高输出的混沌序列的周期长度。该周期长度的最优的一种情况是由迭代计算器输出的计算值的周期长度与伪随机序列发生器产生输出的伪随机序列码的周期长度的乘积。
针对步骤S101,其中的迭代计算方程优选为:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,表示迭代运算的迭代次数,当n=0对应的x(0)为所述初始值,y(n)为迭代计算的所述计算值。由于要保证0<x(n+1)<1,对y(n)就有一定的限制,也要满足0<y(n)<1。在表示形式上,y(n)是无符号二进制小数的表示式,举例而言,若y(n)=0.5,若以有限长度是四位长度的无符号二进制小数来表示则为“1000”,其中第一位“1”对应的是2-1,第二位“0”对应的是2-2,第三位“0”对应的是2-3,第四位“0”对应的是2-4。同样,若y(n)=0.75,若以有限长度是六位长度的无符号二进制小数来表示则为“110000”,其中第一位“1”对应的是2-1,第二位“1”对应的是2-2,第三位“0”对应的是2-3,第四位“0”对应的是2-4,第五位“0”对应的是2-5,第六位“0”对应的是2-6。
优选的,是x(n)的无符号二进制小数表示式且取前b个比特,由此可见y(n)是对x(n)无符号二进制小数表示式的前b个比特截取,实际上就是对x(n)进行了有限长度的处理,该有限长度就是b,表示b个比特。举例而言,若x(n)的无符号二进制小数表示式为“10001011”,而b=5,则这里x(n)=0.54296875,而
当利用上述迭代计算方程进行迭代计算时,其中的有限长度代表了有限精度,通过仿真实验,从实验数据中探寻有限精度问题,取有限长度或有限精度从8比特到46比特,对上述迭代计算方程进行一定次数的迭代运算,n从0开始,迭代次数100000。并且,初始值x(0)取1000个在(0,1)区间内均匀分布的初始值进行仿真实验,分别统计每种精度下连续输出的计算值的最小周期、最大周期和出现频率最高的周期以及这种周期出现的次数,最终的统计结果如表1所示。
可以看出,在表1中,有限精度从8比特到46比特,并选择n=100000作为迭代次数的门限,每种有限精度下进行1000次实验(对应表1中的总次数1000),表1中出现的100000周期就意味着其周期已经溢出了我们所设定的迭代次数门限100000,也就是说其周期是大于等于100000的。
从表1中可以看到,除了45比特有限精度外,其它各有限精度下都出现了计算值的周期长度小于迭代次数长度的现象(如有限精度是35比特时,最小周期长度是8320,而迭代次数长度100000),也就是出现了有限周期行为。另外,从总体趋势上来讲,随着有限精度的增加,最小周期越来越长。但从局部来看,并不是说有限精度越大,最小周期一定就越长,比如21比特精度的最小周期就比从14比特一直到20比特精度对应的最小周期要短。这就意味着,如果只是一味的提高有限精度,而忽略对于初始值的选取,可能在付出很高的硬件资源代价的同时,却并没有得到所期望的计算值的周期的改善,甚至会出现周期的恶化。
优选的,根据表1的统计结果,这里可以选择31比特有限精度来进行迭代运算产生计算值作为混沌序列输出。
另外,结合表1,在有限精度条件下,计算值的周期与初始值存在着很大的关系。在同一精度下,并不是所有的初始值都达到相同的计算值周期长度,即使在高精度下,某些初始值会导致很差的周期,
表1不同精度下计算值的周期统计结果
甚至出现了进入不动点的情况。例如,如图2所示,若有限精度为8,当x(0)=0.5时,可以得到为“10000000”,进一步又迭代得到x(1)=4y(0)(1-y(0))=1,当表示为小数时,整数部分的1被去除,是“00000000”,这样就进入了不动点为0的情况,即计算值y(n)是固定不变的0,后面的迭代值和计算值都是0。还有一种情况,就是随着精度的受限,不动点向外扩散会变成不动区域。例如,在8比特精度下,0.5用无符号二进制数来表示为“10000000”,这就意味着,在进行迭代运算后,所有在无限精度下用二进制表示为“100000000000…”到“100000001111…”之间的数经过8比特截尾运算后都得到“10000000”,也就是说,所有在(0.5,0.50390625)里的值经过8比特截尾后都得到0.5,这些点都进入不动点,因此不动点的范围扩散了。因此,在选择初始值时一定要避开这些会导致迭代计算的计算值为不动点的情况。除了0.5之外,初始值为0.25,0.75也会导致进入不动点的情况。
优选的,所述迭代计算中还包括不动点检测,当所述输入初始值x(0)在进行迭代计算时输出的所述计算值保持固定值不变时,则检测出所述输入初始值并变更所述输入初始值。通过这种方式把出现的不动点的初始值检测到并替换掉。
针对步骤S102,所述伪随机序列发生器是m序列产生器,所述伪随机码是m序列伪随机码。m序列是最长线性移位寄存器序列的简称,是一种常用的伪随机序列。通过这样一个伪随机序列可以对迭代计算器输出的计算值的各个组成数据进行随机选择输出,进一步增强混沌序列输出的非线性特性。
优选的,m序列产生的是二进制0、1序列,然后进行串并变换为5位的数字序列,对迭代计算产生的31位二进制数表示的计算值进行比特选取。也就是说,输出的m序列伪随机码以5比特数字序列进行划分并对所述计算值的31个比特的二进制数选择输出。例如:产生的二进制m序列为“010111011101110…”,将其转换成5位数字序列“01011,10111,01110…”,当其中的一个数字序列值为“10111”时,选择计算值的31个比特的二进制数中的第23位输出。
优选的,由于5位的数字序列共有32种组合,而迭代计算的计算值中只有31比特的二进制数,因此需要将其中的某一种状态做特殊处理。因此,输出的m序列伪随机码以5比特数字序列进行划分并对所述计算值的31个比特的二进制数选择输出,其中,当所述5比特数字序列为“11111”时,则选择所述计算值中的2个比特的二进制数进行异或运算,并将异或运算的结果输出。而对于所述5比特数字序列为非“11111”的情况,则根据该5比特数字序列的取值对应选择计算值的31个比特的二进制数输出。
通过增加伪随机序列码控制选择所述计算值中的各位数据随机输出,可以进一步增加输出的混沌序列的非线性特性。并且,产生的混沌序列的周期即为迭代计算器通过迭代计算方程计算的计算值的周期和m序列周期的最小公倍数,由此进一步增长产生的混沌序列的周期长度。优选的,为了进一步提高混沌序列的周期,将迭代计算的计算值的周期和m序列的周期满足互质要求,为了达到两个周期长度值互质,我们期望m序列的周期是绝对素数。考察5至32阶m序列周期发现,只有5、7、13、17、19、31阶m序列的周期是绝对素数。
进一步优选的,针对有限长度为31位的迭代计算,对于初始值的选取可以将初始值的低16位比特固定为一个十六进制数,如十六进制数“1357”,不同初始值只变化高15比特,这样共有215=32768个初始值,数量足够,而且不同初始值至少相差216=65536个最小二进制单位,从而避免不同初始值因有限精度而收敛到同一个状态。另外,当检测到不动点时,将初始值的低16位设置为另一个十六进制数作为替换值置入,如十六进制数“9ace”替换值重新置入,这样保证了不动点处理后,与其它初始值迭代计算的轨迹不会相同。
基于上述说明,可以选择一段连续变化的初始值,从十六进制数“131f1357”到“13001357”,分别进行输出混沌序列周期的测试,混沌序列速率为30Mbit/s,结果如表2所示。
由表2中结论可以看到,由所有初值产生输出的混沌序列的周期均大于4小时,能满足较长时长应用的需求。
由此可见,基于上述混沌序列产生方法的实施例通过选择迭代计算方程,以及选取有限精度长度和初始值,可以使得产生的混沌序列具有较长的周期长度,特别是在伪随机序列的选择控制下,使得迭代计算的计算值的各位数据在输出时具有伪随机的特性,进一步增加了混沌序列的非线性特性,扩展了输出的混沌序列的周期长度。另外,
表2不同初始值的混沌序列周期统计结果
通过增加不动点检测,使得输入的初始值具有可更替换性,当检测到不动点时对初始值进行更替,由此进一步确保了混沌序列的连续性和非线性。另外,通过合理确定有限精度,还可以节省硬件资源。
基于同一构思,本发明还提供了一种混沌序列产生器。图3显示了该混沌序列产生器的一个优选实施例。图3中,该混沌序列产生器实施例中包括迭代计算单元11,基于输入的初始值通过迭代计算方程进行迭代计算,并输出计算值;伪随机序列发生单元12,产生输出伪随机序列码;选择控制单元13,接收来自所述伪随机序列发生单元12输出的伪随机序列码,利用所述伪随机序列码控制选择所述迭代计算单元11输出的所述计算值中的各位数据连续输出。
优选的,迭代计算单元11选用的所述迭代计算方程是:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,x(0)为所述初始值,y(n)为所述计算值,是x(n)的无符号二进制小数表示式且取前b个比特,所述计算值中的各位数据对应所述b个比特的各二进制数;所述伪随机序列发生单元是m序列产生单元,所述伪随机序列码是m序列伪随机码。
优选的,基于图3所示实施例,该混沌序列产生器实施例还进一步包括用于检测所述迭代计算单元11的输出的所述计算值是否存在固定不变值的不动点检测单元14,当所述输入初始值x(0)在进行迭代运算时输出的所述计算值存在固定值不变时,则检测出所述初始值并更换所述初始值。
基于与上述混沌序列产生方法实施例的同一构思,优选的,m序列产生的是二进制0、1序列,然后进行串并变换为5位的数字序列,对迭代计算产生的31位有限长度的计算值进行比特选取。也就是说,输出的m序列伪随机码以5比特数字序列进行划分并对所述计算值的31个比特的二进制数选择输出。例如:产生的二进制m序列为“010111011101110…”,将其转换成5位数字序列“01011,10111,01110…”,当数字序列值为“10111”时,选择计算值的31个比特的二进制数中的第23位输出。
通过增加伪随机码同步控制选择所述计算值中的各位数据随机并且连续性的输出,可以进一步增加输出的混沌序列的非线性特性。并且,产生的混沌序列的周期即为迭代计算器通过迭代计算方程计算的计算值的周期和m序列周期的最小公倍数,由此进一步增长产生的混沌序列的周期长度。优选的,为了进一步提高混沌序列的周期,将迭代计算的计算值的周期和m序列的周期满足互质要求,为了达到两个周期互质,我们期望m序列的周期是绝对素数。考察5至32阶m序列周期发现,只有5、7、13、17、19、31阶m序列的周期是绝对素数。
进一步优选的,针对有限长度为31位的迭代计算,对于初始值的选取可以将初始值的低16位比特固定为一个十六进制数,如十六进制数“1357”,不同初始值只变化高15比特,这样共有215=32768个初始值,数量足够,而且不同初始值至少相差216=65536个最小二进制单位,从而避免不同初始值因有限精度而收敛到同一个状态。另外,当检测到不动点时,将初始值的低16位设置为另一个十六进制数作为替换值置入,如十六进制数“9ace”替换值重新置入,这样保证了不动点处理后,与其它初始值迭代计算的轨迹不会相同。
为此,图4进一步显示了在FPGA电路中对不动点检测和对初始值进行更换的相关电路组成实施例。在图4中,输出选择模块21受到不动点检测模块22的控制,当不动点检测模块22的检测结果表明没有出现不动点时,输出选择模块21选择输出迭代计算的计算值输出,当不动点检测模块22的检测结果表明出现不动点时,输出选择模块21选择暂停输出,目的是为了等待有新的初始值输入。进一步的,当没有出现不动点时,输入选择模块23接收来自输出选择模块21的计算值,初始值选择控制信号不起作用,例如该初始值选择控制信号为“0”,该计算值进一步由输入选择模块23输出,作为下一步迭代运算的y(n)。当出现不动点时,输入选择模块23不再接收来自输出选择模块21的计算值,而是在初始值选择控制信号的作用下,例如此时该初始值选择控制信号为“1”,则输入选择模块23选择新的初始值进入,并将该新的初始值输出,作为下一步迭代运算的y(n),从而消除不动点带来的影响。这里,依然可以采用当检测到不动点时,将初始值的低16位设置为另一个十六进制数作为替换值置入,如十六进制数“9ace”替换值重新置入。
由此可见,本发明公开了一种混沌序列产生方法和产生器,该方法包括步骤迭代计算、伪码生成和选择输出,迭代计算对输入的初始值通过迭代计算方程进行迭代计算得到计算值,伪码生成产生伪随机序列码对计算值中的各位数据选择输出,由此可以使得产生输出的混沌序列具有较长的周期长度,并且还通过不动点检测步骤来检测出造成不动点的初始值并替换该初始值,确保了混沌序列输出的连续性和非线性,还通过合理选择有限长度来节省硬件资源。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种混沌序列产生方法,其特征在于,包括以下步骤:
迭代计算,构建迭代计算器,向所述迭代计算器输入初始值,所述迭代计算器基于所述初始值通过迭代计算方程进行迭代计算并输出计算值;
伪码生成,利用伪随机序列发生器产生输出伪随机序列码;
选择输出,由所述伪随机序列码控制选择所述计算值中的各位数据连续输出。
2.根据权利要求1所述的混沌序列产生方法,其特征在于,所述迭代计算方程是:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,x(0)为输入的所述初始值,y(n)为所述计算值,是x(n)的无符号二进制小数表示式且取前b个比特,所述计算值中的各位数据对应所述的前b个比特的各二进制数;
所述伪随机序列发生器是m序列产生器,所述伪随机序列码是m序列伪随机码。
3.根据权利要求2所述的混沌序列产生方法,其特征在于,所述迭代计算中还包括不动点检测,当所述初始值x(0)在进行迭代计算时,输出的所述计算值保持固定值不变时,则检测出所述初始值并替换所述输入初始值。
4.根据权利要求3所述的混沌序列产生方法,其特征在于,所述迭代计算得到的计算值的周期与所述m序列产生器输出的m序列伪随机码的周期互质。
5.根据权利要求4所述的混沌序列产生方法,其特征在于,所述迭代计算的初始值、迭代值和计算值均为有限长度为31比特的无符号二进制小数,所述m序列是31阶m序列,输出的m序列伪随机码以5比特数字序列进行划分并对所述计算值的31比特的无符号二进制小数选择输出。
6.一种混沌序列产生器,其特征在于,包括:
迭代计算单元,基于输入的初始值通过迭代计算方程进行迭代计算,并输出计算值;
伪随机序列发生单元,产生输出伪随机序列码;
选择控制单元,接收来自所述伪随机序列发生单元输出的伪随机序列码,利用所述伪随机序列码控制选择所述迭代计算单元输出的所述计算值中的各位数据连续输出。
7.根据权利要求6所述的混沌序列产生器,其特征在于,所述计算单元中的所述迭代计算方程是:
其中,x(n+1)为迭代值,0<x(n+1)<1,n≥0,x(0)为所述初始值,y(n)为所述计算值,是x(n)的无符号二进制小数表示式且取前b个比特,所述计算值中的各位数据对应所述的前b个比特的各二进制数;
所述伪随机序列发生单元是m序列产生单元,所述伪随机序列码是m序列伪随机码。
8.根据权利要求7所述的混沌序列产生器,其特征在于,所述混沌序列产生器还包括用于检测所述迭代计算单元输出的所述计算值是否存在固定不变值的不动点检测单元,当所述输入初始值x(0)在进行迭代计算时,输出的所述计算值存在固定不变值时,则检测出所述初始值并更换所述初始值。
9.根据权利要求8所述的混沌序列产生器,其特征在于,所述迭代计算单元得到的计算值的周期与所述m序列产生单元输出的m序列伪随机码的周期互质。
10.根据权利要求9所述的混沌序列产生器,其特征在于,所述迭代计算的初始值、迭代值和计算值均为有限长度为31比特的无符号二进制小数,所述m序列是31阶m序列,输出的m序列伪随机码以5比特数字序列进行划分,并对所述计算值的31比特的无符号二进制小数选择输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711462723.3A CN107911208B (zh) | 2017-12-28 | 2017-12-28 | 一种混沌序列产生方法及产生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711462723.3A CN107911208B (zh) | 2017-12-28 | 2017-12-28 | 一种混沌序列产生方法及产生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107911208A true CN107911208A (zh) | 2018-04-13 |
CN107911208B CN107911208B (zh) | 2019-01-11 |
Family
ID=61871816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711462723.3A Active CN107911208B (zh) | 2017-12-28 | 2017-12-28 | 一种混沌序列产生方法及产生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107911208B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110601720A (zh) * | 2019-10-31 | 2019-12-20 | 中国人民解放军陆军工程大学 | 直扩信号的调制、解调方法及终端设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834717A (zh) * | 2010-04-22 | 2010-09-15 | 哈尔滨理工大学 | 可扩展精度Logistic混沌序列的并行计算方法 |
CN102289425A (zh) * | 2011-04-28 | 2011-12-21 | 哈尔滨工业大学 | 基于可扩展精度混沌的哈希算法 |
CN105808207A (zh) * | 2016-03-22 | 2016-07-27 | 中国科学院半导体研究所 | 混沌伪随机数发生器、采用其的电路及片上系统 |
CN106778304A (zh) * | 2016-12-09 | 2017-05-31 | 交通运输部水运科学研究所 | 一种具有明文相关置乱机制的快速混沌图像加密方法 |
CN106910156A (zh) * | 2017-02-27 | 2017-06-30 | 东北大学 | 一种具有与明文相关密钥流生成机制的混沌图像加密方法 |
-
2017
- 2017-12-28 CN CN201711462723.3A patent/CN107911208B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834717A (zh) * | 2010-04-22 | 2010-09-15 | 哈尔滨理工大学 | 可扩展精度Logistic混沌序列的并行计算方法 |
CN102289425A (zh) * | 2011-04-28 | 2011-12-21 | 哈尔滨工业大学 | 基于可扩展精度混沌的哈希算法 |
CN105808207A (zh) * | 2016-03-22 | 2016-07-27 | 中国科学院半导体研究所 | 混沌伪随机数发生器、采用其的电路及片上系统 |
CN106778304A (zh) * | 2016-12-09 | 2017-05-31 | 交通运输部水运科学研究所 | 一种具有明文相关置乱机制的快速混沌图像加密方法 |
CN106910156A (zh) * | 2017-02-27 | 2017-06-30 | 东北大学 | 一种具有与明文相关密钥流生成机制的混沌图像加密方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110601720A (zh) * | 2019-10-31 | 2019-12-20 | 中国人民解放军陆军工程大学 | 直扩信号的调制、解调方法及终端设备 |
CN110601720B (zh) * | 2019-10-31 | 2021-10-26 | 中国人民解放军陆军工程大学 | 直扩信号的解调方法及终端设备 |
Also Published As
Publication number | Publication date |
---|---|
CN107911208B (zh) | 2019-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Thomas et al. | Fpga-optimised uniform random number generators using luts and shift registers | |
CN103098018B (zh) | 比特序列生成器 | |
US8880574B2 (en) | State machine and generator for generating a description of a state machine feedback function | |
US8250129B2 (en) | Cryptographic random number generator using finite field operations | |
CN102736891A (zh) | 一种并行可调节的伪随机序列发生器设计 | |
Rachwalik et al. | Generation of nonlinear feedback shift registers with special-purpose hardware | |
CN110071803B (zh) | 一种纯数字电路真随机数发生器 | |
CN105045561A (zh) | 一种伪随机数产生方法 | |
CN103399726A (zh) | 一种流水线化的组合式伪随机数发生器 | |
Sewak et al. | FPGA implementation of 16 bit BBS and LFSR PN sequence generator: A comparative study | |
US20130191427A1 (en) | Pseudo-noise generator | |
CN109033596A (zh) | 基于fpga的并行伪随机序列发生器设计方法 | |
CN107911208A (zh) | 一种混沌序列产生方法及产生器 | |
Mita et al. | A novel pseudo random bit generator for cryptography applications | |
Justin et al. | FPGA implementation of high quality random number generator using LUT based shift registers | |
CN103441813B (zh) | 一种用于cdma系统的低相关二元序列集生成方法 | |
Akhila et al. | Performance analysis of pseudo random bit generator using modified dual-coupled linear congruential generator | |
Madhulatha et al. | Reconfigurable Linear Feedback Shift Register | |
Chen et al. | A Low Complexity and Long Period Digital Random Sequence Generator Based on Residue Number System and Permutation Polynomial | |
PV et al. | Design and implementation of efficient stochastic number generator | |
Sony et al. | Design and Analysis of Multi-Bit Linear Feedback Shift Register based PRNG with FPGA Implementation using different Primitive Polynomials | |
Singh et al. | FPGA Implementation of Chaos based Pseudo Random Number Generator | |
Hussain et al. | An Approach to Measure Transition Density of Binary Sequences for X-Filling based Test Pattern Generator in Scan based Design | |
US20220066498A1 (en) | High throughput linear feedback shift register | |
MADHUPAVANI et al. | Design of Random Number Generation Using 256 Bit LFSR in FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |