CN107908581A - 一种基于龙芯处理器的双处理器双北桥主板 - Google Patents

一种基于龙芯处理器的双处理器双北桥主板 Download PDF

Info

Publication number
CN107908581A
CN107908581A CN201711296631.2A CN201711296631A CN107908581A CN 107908581 A CN107908581 A CN 107908581A CN 201711296631 A CN201711296631 A CN 201711296631A CN 107908581 A CN107908581 A CN 107908581A
Authority
CN
China
Prior art keywords
north bridge
processor
loongson
loongson processor
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711296631.2A
Other languages
English (en)
Inventor
崔太有
吴少刚
张福新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Aerospace Dragon Dream Information Technology Co Ltd
Original Assignee
Jiangsu Aerospace Dragon Dream Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Aerospace Dragon Dream Information Technology Co Ltd filed Critical Jiangsu Aerospace Dragon Dream Information Technology Co Ltd
Priority to CN201711296631.2A priority Critical patent/CN107908581A/zh
Publication of CN107908581A publication Critical patent/CN107908581A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Abstract

本发明公开了一种基于龙芯处理器的双处理器双北桥主板，包括：主龙芯处理器、次龙芯处理器、主北桥芯片以及次北桥芯片；所述主龙芯处理器与所述次龙芯处理器通过HT总线相连，所述主龙芯处理器通过HT总线与所述主北桥芯片相连，所述次龙芯处理器通过HT总线与所述次北桥芯片相连，所述主北桥芯片和所述次北桥芯片均可通过PCIE总线连接有多个PCIE设备，通过上述方式，本发明能够采用次北桥芯片与次龙芯处理器连接的方式实现IO扩展，提高了主板的系统带宽，更加有利于CPU和内存的性能发挥。

Description

一种基于龙芯处理器的双处理器双北桥主板
技术领域
本发明涉及一种主板，特别是涉及一种基于龙芯处理器的双处理器双北桥主板。
背景技术
随着计算机科技的发展和云架构的发展，传统的主板架构很难再将系统的IO带宽提高，主板的处理器主频和内存带宽的提高对系统IO带宽提高能力也很有限，现阶段，绝大多数均通过在主板上集成双处理器，从而增强处理器的处理能力，并进一步提高内存带宽，继而提高主板的计算能力和IO带宽。
目前，传统的双处理器主板均通过在主CPU上扩展北桥芯片来实现IO扩展，然而当需要更多设备时，只能再通过北桥芯片扩展一个或多个PCIE桥实现IO扩展，其实现方式单一，且系统的带宽受限于主CPU和北桥芯片，导致PCIE设备数量受限，主板功能扩展不灵活，IO宽带无法得到显著提高。
发明内容
本发明主要解决的技术问题是提供一种基于龙芯处理器的双处理器双北桥主板，能够采用次北桥芯片与次龙芯处理器连接的方式实现IO扩展，提高了主板的系统带宽，更加有利于CPU和内存的性能发挥。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种基于龙芯处理器的双处理器双北桥主板，包括：主龙芯处理器、次龙芯处理器、主北桥芯片以及次北桥芯片；
所述主龙芯处理器与所述次龙芯处理器通过HT总线相连，所述主龙芯处理器通过HT总线与所述主北桥芯片相连，所述次龙芯处理器通过HT总线与所述次北桥芯片相连；
其中，所述主北桥芯片和所述次北桥芯片均可通过PCIE总线连接有多个PCIE设备。
在本发明一个较佳实施例中，各所述PCIE设备均集成有显示芯片、网卡芯片、USB转换芯片、SATA转换芯片、RAID转换芯片和南桥芯片。
在本发明一个较佳实施例中，所述南桥芯片通过HDA接口连接有声卡芯片。
在本发明一个较佳实施例中，所述南桥芯片通过LPC接口连接有SUPER IO芯片。
在本发明一个较佳实施例中，所述主龙芯处理器和所述次龙芯处理器均通过DDR3总线连接有内存插槽。
在本发明一个较佳实施例中，所述主龙芯处理器和所述次龙芯处理器通过所述主龙芯处理器的SPI总线载入BIOS完成初始化。
本发明的有益效果是：本发明一种基于龙芯处理器的双处理器双北桥主板，采用在次龙芯处理器上连接次北桥芯片的方式，实现了主板上双处理器双北桥芯片的构造，从而在需要更多设备时，即可通过在主北桥芯片和次北桥芯片上各自连接多个PCIE设备，实现在主北桥芯片和次北桥芯片上能够同步地、单独地对IO系统带宽进行扩展，相比于传统的单北桥芯片连接PCIE设备的扩展方式，主板功能扩展更加灵活，IO带宽提高的更加显著，并且能够大幅提高连接PCIE设备的数量。
附图说明
图1是本发明一种基于龙芯处理器的双处理器双北桥主板一较佳实施例的结构框图；
图2是图1所示的PCIE设备的结构框图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
请参阅图1，本发明实施例包括：
一种基于龙芯处理器的双处理器双北桥主板，包括：主龙芯处理器、次龙芯处理器、主北桥芯片以及次北桥芯片；
所述主龙芯处理器与所述次龙芯处理器通过HT总线相连，所述主龙芯处理器通过HT总线与所述主北桥芯片相连，所述次龙芯处理器通过HT总线与所述次北桥芯片相连，完成系统PCIE空间的分配和管理；
其中，所述主北桥芯片和所述次北桥芯片均可通过PCIE总线连接有多个PCIE设备，从而解决现有主板单北桥芯片上PCIE设备扩展带宽不足且PCIE设备数量受限的问题。
进一步说明，所述主龙芯处理器和所述次龙芯处理器均通过DDR3总线连接有内存插槽，用于插放内存，从而将主龙芯处理器和次龙芯处理器中需要处理的数据和已经处理完成的数据存储至内存中。
再进一步说明，所述主龙芯处理器和所述次龙芯处理器通过所述主龙芯处理器的SPI总线载入BIOS完成初始化，用于引导整个系统的启动。
参阅图2，在本发明另一较佳实施例中，所述PCIE设备集成有显示芯片、网卡芯片、USB转换芯片、SATA转换芯片、RAID转换芯片和南桥芯片，所述南桥芯片科通过HDA接口连接有声卡芯片，且所述南桥芯片还可通过LPC接口连接有SUPER IO芯片，能够使得主板兼容有显卡、网卡、USB转换、SATA转换、RAID转换以及声音设计、SUPER IO设计的功能，扩大可外接的PCIE设备的种类。
区别于现有技术，本发明揭示了一种基于龙芯处理器的双处理器双北桥主板，其具体运行原理包括如下几点：
1）系统启动原理：
在主板上安装有互联的主龙芯处理器和次龙芯处理器，由于上述主龙芯处理器和次龙芯处理器均为整个主板系统内的中央处理器，均可负责主板中各程序的运行，因此只需通过主龙芯处理器的SPI载入BIOS即可同时完成主龙芯处理器和次龙芯处理器的初始化，从而引导整个系统启动。
2）双处理器运行原理：
由于主龙芯处理器和次龙芯处理器通过HT总线相连，使得两龙芯处理器之间在程序的运行过程中可以数据互通，实现协同执行计算处理，从而大幅提高主龙芯处理器及次龙芯处理器的CPU计算能力。
3）双北桥芯片扩展原理：
在主龙芯处理器上通过HT总线连接主北桥芯片，在次龙芯处理器上通过HT总线连接次北桥芯片， 并在主北桥芯片和次北桥芯片上均可单独通过PCIE总线连接多个PCIE设备，从而使得各个外接PCIE设备能够通过主龙芯处理器和次龙芯处理器的互联来实现数据通信，并且还能够在主北桥芯片和次北桥芯片上同步地、单独地对IO系统带宽进行扩展，从而使得主龙芯处理器和次龙芯处理器均能单独进行IO系统带宽的扩展，进而使得主龙芯处理器与次龙芯处理器在运行程序时能够相互减轻各自的处理负荷，解决主板上PCIE扩展带宽不足且PCIE设备数量受限的问题，最终能够增加整个主板上可外接的PCIE设备的数量，提高主板整体的设备扩展能力。
需要说明的是，本发明一种基于龙芯处理器的双处理器双北桥主板与传统的双处理器单北桥主板之间的设备扩展能力及数据计算能力的比较，需建立在各处理器均为相同型号处理器的前提下，具体为：传统的双处理器单北桥主板在设备扩展的数量上，受限于A处理器和B北桥芯片的性能，而本发明一种基于龙芯处理器的双处理器双北桥主板在扩展设备的数量上，能同时受限于A处理器、B处理器和A北桥芯片、B北桥芯片的性能，因此能够更加显著地提高主板的系统宽带，且更有利于两个龙芯处理器的性能发挥。
本发明一种基于龙芯处理器的双处理器双北桥主板，采用在次龙芯处理器上连接次北桥芯片的方式，实现了主板上双处理器双北桥芯片的构造，从而在需要更多设备时，即可通过在主北桥芯片和次北桥芯片上各自连接多个PCIE设备，实现在主北桥芯片和次北桥芯片上能够同步地、单独地对IO系统带宽进行扩展，相比于传统的单北桥芯片连接PCIE设备的扩展方式，主板功能扩展更加灵活，IO带宽提高的更加显著，并且能够大幅提高连接PCIE设备的数量。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种基于龙芯处理器的双处理器双北桥主板，其特征在于，包括：主龙芯处理器、次龙芯处理器、主北桥芯片以及次北桥芯片；
所述主龙芯处理器与所述次龙芯处理器通过HT总线相连，所述主龙芯处理器通过HT总线与所述主北桥芯片相连，所述次龙芯处理器通过HT总线与所述次北桥芯片相连；
其中，所述主北桥芯片和所述次北桥芯片均可通过PCIE总线连接有多个PCIE设备。
2.根据权利要求1所述的基于龙芯处理器的双处理器双北桥主板，其特征在于，各所述PCIE设备均集成有显示芯片、网卡芯片、USB转换芯片、SATA转换芯片、RAID转换芯片和南桥芯片。
3.根据权利要求2所述的基于龙芯处理器的双处理器双北桥主板，其特征在于，所述南桥芯片通过HAD总线连接有声卡芯片。
4.根据权利要求2所述的基于龙芯处理器的双处理器双北桥主板，其特征在于，所述南桥芯片通过LPC总线连接有SUPER IO芯片。
5.根据权利要求1所述的基于龙芯处理器的双处理器双北桥主板，其特征在于，所述主龙芯处理器和所述次龙芯处理器均通过DDR3总线连接有内存插槽。
6.根据权利要求1所述的基于龙芯处理器的双处理器双北桥主板，其特征在于，所述主龙芯处理器和所述次龙芯处理器通过所述主龙芯处理器的SPI总线载入BIOS完成初始化。
CN201711296631.2A 2017-12-08 2017-12-08 一种基于龙芯处理器的双处理器双北桥主板 Pending CN107908581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711296631.2A CN107908581A (zh) 2017-12-08 2017-12-08 一种基于龙芯处理器的双处理器双北桥主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711296631.2A CN107908581A (zh) 2017-12-08 2017-12-08 一种基于龙芯处理器的双处理器双北桥主板

Publications (1)

Publication Number Publication Date
CN107908581A true CN107908581A (zh) 2018-04-13

Family

ID=61865089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711296631.2A Pending CN107908581A (zh) 2017-12-08 2017-12-08 一种基于龙芯处理器的双处理器双北桥主板

Country Status (1)

Country Link
CN (1) CN107908581A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559420A (zh) * 2020-12-21 2021-03-26 国家电网有限公司能源互联网技术研究院 基于双高速总线自主可控的数据通信网关机及通信方法
CN116049060A (zh) * 2022-01-06 2023-05-02 海光信息技术股份有限公司 数据转换桥电路和数据传输系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1869868A (zh) * 2005-05-23 2006-11-29 精英电脑股份有限公司 可设置不同类型的中央处理器的主机板
CN101149632A (zh) * 2006-09-21 2008-03-26 宇达电脑（上海）有限公司 一机双用的笔记本电脑装置
CN202771310U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 一种基于sr5690的双路主板
CN202771305U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 基于龙芯cpu和北桥芯片sr5650的机架服务器
CN202771309U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 一种基于sr5690的主板
CN105320222A (zh) * 2014-08-06 2016-02-10 天津市英贝特航天科技有限公司 基于龙芯3a处理器的加固计算机主板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1869868A (zh) * 2005-05-23 2006-11-29 精英电脑股份有限公司 可设置不同类型的中央处理器的主机板
CN101149632A (zh) * 2006-09-21 2008-03-26 宇达电脑（上海）有限公司 一机双用的笔记本电脑装置
CN202771310U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 一种基于sr5690的双路主板
CN202771305U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 基于龙芯cpu和北桥芯片sr5650的机架服务器
CN202771309U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 一种基于sr5690的主板
CN105320222A (zh) * 2014-08-06 2016-02-10 天津市英贝特航天科技有限公司 基于龙芯3a处理器的加固计算机主板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559420A (zh) * 2020-12-21 2021-03-26 国家电网有限公司能源互联网技术研究院 基于双高速总线自主可控的数据通信网关机及通信方法
CN112559420B (zh) * 2020-12-21 2024-01-23 国家电网有限公司能源互联网技术研究院 基于双高速总线自主可控的数据通信网关机及通信方法
CN116049060A (zh) * 2022-01-06 2023-05-02 海光信息技术股份有限公司 数据转换桥电路和数据传输系统
CN116049060B (zh) * 2022-01-06 2024-05-03 海光信息技术股份有限公司 数据转换桥电路和数据传输系统

Similar Documents

Publication Publication Date Title
DE102019009207B3 (de) Vorrichtungen, verfahren und nichttransitorisches computerlesbares speichermedien für dvsec für eine effiziente peripheriegeräteverwaltung
US9274940B2 (en) Method and apparatus for allocating memory space with write-combine attribute
CN105793829B (zh) 用于集成组件互连的装置、方法和系统
US6587905B1 (en) Dynamic data bus allocation
CN102110072B (zh) 一种多处理器完全互访的方法及系统
DE112016005910T5 (de) Architechtur für Software-Definierten Interconnect-Switch
CN105159617B (zh) 一种池化存储系统架构
CN107704344A (zh) 一种基于NVMe的双控全闪存系统
CN102057344A (zh) 睡眠处理器
CN104572569A (zh) 基于arm和fpga的高性能计算节点及计算方法
CN204009695U (zh) 一种拥有高性能芯片组的龙芯服务器主板
CN103198042A (zh) Pci航空串行总线板卡及实现动态加载数据处理方法
BR102020019366A2 (pt) Interface de malha de transmissão contínua
CN203191885U (zh) 一种基于双路龙芯3b cpu的服务器主板
CN109408455A (zh) 一种人工智能soc处理器芯片
CN103076849A (zh) 可重构微服务器系统
CN107908581A (zh) 一种基于龙芯处理器的双处理器双北桥主板
CN202383569U (zh) 一种具有多功能、可扩展的pcie接口装置的主板
CN206431464U (zh) 一种基于申威处理器的工业控制主板
TW594489B (en) Apparatus and method for monitoring computer system resources
CN205485799U (zh) 一种可复用sas、sata信号的硬盘背板
CN209149302U (zh) 一种人工智能soc处理器芯片
CN207367196U (zh) 一种基于飞腾处理器的便携式计算机主板及便携式计算机
CN110162502A (zh) 一种基于中央处理器实现多种配置的服务器
CN206021131U (zh) 一种基于兆芯zx‑c处理器的台式计算机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180413

RJ01 Rejection of invention patent application after publication