CN107870664A - Usbpd c型bmc经编码接收消息静噪检测 - Google Patents

Usbpd c型bmc经编码接收消息静噪检测 Download PDF

Info

Publication number
CN107870664A
CN107870664A CN201710844404.2A CN201710844404A CN107870664A CN 107870664 A CN107870664 A CN 107870664A CN 201710844404 A CN201710844404 A CN 201710844404A CN 107870664 A CN107870664 A CN 107870664A
Authority
CN
China
Prior art keywords
message
clock
counter
circuit
predetermined length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710844404.2A
Other languages
English (en)
Other versions
CN107870664B (zh
Inventor
阿比杰特·钱德拉坎特·库尔卡尼
肯尼斯·哈拉米诺
赛马克·德尔沙特伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN107870664A publication Critical patent/CN107870664A/zh
Application granted granted Critical
Publication of CN107870664B publication Critical patent/CN107870664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种控制USB电力输送系统的方法，所述方法包括：确定是否接收到消息的初始位的至少预定长度；当接收到所述预定长度时，开启时钟；确定所述消息是否已停止；当所述消息已停止时，启动计数器；确定所述计数器的计数值是否已达到预定值；以及当已达到所述预定计数值时，关闭所述时钟。

Description

USBPD C型BMC经编码接收消息静噪检测
技术领域
本文中所公开的各种示例性实施例涉及在USB接口中的电力输送消息接发。
背景技术
USB已成为最广泛使用且最受欢迎的接口。最新的C型插塞/插座机械管脚被誉为“最后的接口”，这是因为其具有小外观尺寸，可翻转到侧面上，且能够在缆线的两端上使用。此种灵活性使USB在满足携带型小配件、计算装置和其它电子设备的电力和数据要求方面十分适合且有吸引力。具有USB接口的缆线可用作简单数据和/或电力缆线，且所述具有USB接口的缆线还可适合于具有高达100W的功率额定值、高达10Gbps的数据流量和替代模式(如显示端口、HDMI或任何定制接口)的高端应用。
发明内容
下文呈现各种实施例的简要概述。在以下概述中可以做出一些简化和省略，其意在突出和介绍各种实施例的一些方面，但不限制本发明的范围。在稍后的部分中将描述足以让本领域普通技术人员能获得且使用发明性概念的实施例的详细描述。
各种示例性实施例涉及一种控制USB电力输送系统的方法，所述方法包括：确定是否接收到消息的初始位的至少预定长度；当接收到所述预定长度时，开启时钟；确定所述消息是否已停止；当所述消息已停止时，启动计数器；确定所述计数器的计数值是否已达到预定值；以及当已达到所述预定计数值时，关闭所述时钟。
所述方法可包括通过模拟电路接收所述消息。
预定长度的所述确定可以按异步方式执行。
所述消息可以是双相符号编码(BMC)消息。
当尚未达到所述预定计数值时，所述方法可确定消息是否已重新启动且具有预定长度。
所述方法包括将时钟信号从所述时钟输出到所述计数器。
所述方法包括使所述消息的时序在从所述时钟输出的时钟信号与至少一个触发器之间对准。
各种示例性实施例还涉及通用串行总线电力输送(USBPD)电路，所述USBPD电路包括：收发器，其被配置成接收消息且输出所述消息的数字表示；异步计数器，其被配置成确定从所述收发器接收的所述消息中的波纹的数目；锁存电路，其被配置成标记预定长度的所接收消息的开头和末尾；时钟电路，其被配置成在接收到消息的预定长度之后开启；第一同步计数器，其被配置成在所述所接收消息的末尾处开始计数；以及第二同步计数器，其被配置成对所述所接收消息的停止时间进行计数且将所述停止时间与预定值比较，其中当达到所述预定值时，关闭所述时钟电路。
所述计数器可以包括最高有效位计数器。
所述模拟接收器可以包括带通滤波器和比较器。
如上文所描述电路，其中所述消息是双相符号编码(BMC)消息。
所述时钟电路可将时钟信号输出到所述第一同步计数器。
所述时钟电路可以将时钟信号输出到所述第二同步计数器。
所述时钟电路可以将时钟信号输出到所述第一同步计数器。
所述电路可以包括至少一个触发器，所述触发器被配置成使所述消息的时序与从所述时钟电路输出的时钟信号对准。
所述收发器可以包括比较器，所述比较器将所述传入消息的电压电平与参考电压比较，且当所述消息电压大于所述参考电压时，输出异步数据流。
附图说明
本发明的额外目标和特征当结合图式获取时将从以下详细描述和所附权利要求书中更加显而易见。尽管示出且描述若干实施例，但在每个图式中相同参考数字识别相同零件，在图式中：
图1示出根据本文中描述的实施例的静噪检测和电力电路；
图2示出根据图1的数字静噪时序图，其中时钟和模拟接收-发射保持启用而无中断。
图3示出根据图1的数字静噪时序图，其中时钟和模拟接收-发射被停用；以及
图4示出根据图1到3的示出电路和时序的步骤的流程图。
具体实施方式
应理解，图式仅为示意性的，且未按比例绘制。还应理解，贯穿图式使用的相同参考数字指示相同或类似的零件。
描述和图式示出各种示例实施例的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但其体现本发明的原理且包括于本发明的范围内。此外，本文中所引述的所有例子主要明确地旨在用于教学目的以辅助读者理解本发明的原理和由发明人所提供用以深化本领域的概念，且所有例子应解释为(但不限于)此类特定引述例子和条件。另外，除非另外指明(例如，“或另外”或“或在替代方案中”)，否则如本文中所使用的术语“或”是指非排他性的“或”(即，“和/或”)。此外，本文中所描述的各种实施例未必相互排斥，这是因为一些实施例可以与一个或多个其它实施例组合，从而形成新的实施例。例如“第一”、“第二”、“第三”等描述词不意欲限制所论述元件的次序，且用于区分一个元件与下一元件，且通常可互换。值(例如，最大值或最小值)可基于本申请案而预先确定且设置为不同值。
当USB C型连接器的配置通道(CC)的配置控制线CC1或CC2用于双相符号编码(BMC)经编码电力输送消息接发时，电力的接收器电路可检测传入活动且在指定时间内对所述传入活动作出反应。此接收事件向系统通知：当在接收路径上发现经确认活动时，系统不应发起新的发射功能。本文中所描述的实施例包括用以实现这些目标，同时还帮助系统消耗较低功率的电路。
基于C型的通用串行总线电力输送(USBPD)规范解释USBPD物理层(PHY)或控制器零件可如何处置接收(RX)消息和发射(TX)消息。在所述规范中，接收器电路可检测传入信号且对所述传入信号作出反应。所述规范解释在此情境下可如何阻止电路的发射路径，但所述规范并未给出任何实施细节。USB C型规范也未论述使用此电路来节约零件的整体电流消耗。
本文中所描述的实施例包括电路设计和架构、电力节约架构、时钟门控方面和空闲模式中的振荡器断电作为减少电流消耗的方式。
当在USBPD的PHY层的RX路径上发现新的BMC消息(本文中还描述为“活动”)时，如本文中所描述的数字静噪电路可以异步方式查看所述活动(在无时钟的情况下)。在测量到足够的切换之后，异步请求被发送到时钟管理控制器，以开启振荡器且启动时钟脉冲。由于振荡器通电且时钟启动切换，因此只要RX路径上存在活动，静噪电路就持续请求时钟信号。
一旦活动消失，静噪电路便通过在撤销断言对时钟的请求之前等待预定时间周期来确保线路已真正地变得静默。当已撤销断言不同时钟请求时，时钟管理控制器将断电信号发送到振荡器，以节约系统中的电力。相同数字静噪电路还产生到USBPD的接收和发射状态机的合适信号，例如静噪活动确认信号、静噪不活动确认信号。
图1示出根据本文中描述的实施例的静噪检测和电力电路100。参看图1，具有电力消息数据的模拟接收器输入的收发器105是数字静噪电路150的预输入。数字静噪电路150可包括异步侧150a和同步侧150b(在图1中由虚线隔开)。收发器105包括比较器110、接收带通滤波器(BPF)120和电阻分压器网络130。收发器105可输入模拟信号，且输出异步数字信号。实施例不限于此，这是因为传入信号可以是数字消息，使得BPF组件120可被旁通。
当C型USB电路已确认两个装置之间“附接”时，比较器110和接收BPF 120保持供电。除非存在发射的需要，否则收发器105的发射侧(未示出)保持断电。电阻分压器网络130从数字静噪电路100接收标称Vcc，且将参考电压Vref输出到比较器110。在接收到电力消息时，比较器110将传入消息的电压电平与Vref进行比较，且如果消息电压比Vref大预定量，那么将异步数据流输出到数字静噪电路150。从收发器105到数字静噪电路150的输入可具有例如“rx_raw_comp_out”的名称。
在确认静噪之后，数字静噪电路150将名称为例如“rx_activity_confirmed”的启用信号发送到收发器105。使用此信号，数字控制器135启用全接收路径，以及收发器105的发射路径。发射路径被启用，这是因为在数字控制器135了解所接收消息之前，数字静噪电路150硬件可在75μs内发出响应消息。因此，硬件可确保发射路径在足够的持续时间内保持启用。此相同信号还保持在足够长的持续时间内从时钟管理控制器138请求时钟140，以使数字静噪电路150内的活动同步。时钟信号可被称为“dig_sq_clk”。来自收发器105的“rx_raw_comp_out”信号还可以从接收数据路径发送到数字控制器135。收发器105包括模拟接收器和BFP 120、噪声消除电路和波形整形器以及随后的具有偶数编号的反相器链(未示出)。收发器105启用数字输出，以使BMC方波具有所要CMOS振幅。
数字静噪电路150的一个作用是确认收发器105(低电力模式下)的输出上存在还是不存在活动。当此操作完成时，数字静噪电路150可启用或停用全功率模拟接收和发射，且接着将请求发送到时钟管理控制器138(或撤销断言所述请求)，所述时钟管理控制器138被配置成从电源管理单元(PMU)175接收可被称为“dig_phy_prot_clk”的输出。
数字静噪电路150可以包括三个计数器。计数器152是异步波纹计数器。计数器154是第一同步计数器，且计数器156是第二同步计数器。参考图2和3描述计数器和其它组件的时序图。
收发器105的比较器110的输出用作到异步波纹计数器152的输入。使用BMC，异步波纹计数器152对可被称为“rx_raw_comp_out”信号的信号上的上升边缘事件的数目进行计数。计数输出值可以按名称“phy_rx_squelch_ripple_cnt[n：0]”使用，其为到最高有效位(MSB)子计数器153的总线输出。
使用通电重设(PoR)信号重设异步计数器152，且随后重设第一同步计数器154的时间计数器(TC)。如本文中所述，如果时钟140停止，那么来自第一同步计数器154的输出(被称为“dtime_ref_cnt_TC”输出)将不被输入到PMU 175。然而，时钟140的停止取决于活动。时钟140可在第一同步计数器154的任何计数值处停止。可能发生以下情况：当第一同步计数器154处于最大值(可预先确定)时，时钟140停止。在此状况下，dtime_ref_cnt_TC不仅仅是脉冲，而且其保持被断言。这将保持异步计数器152被锁定在重设状态。此情况已通过将dtime_ref_cnt_TC当作时钟管理控制器138的同步时钟请求的名称(例如“phy_rx_squelch_nl_counter_TC”)而加以解决。以此方式，当最终计数被断言时，这将确保至少还有一个时钟由PMU 175提供，以使得第一同步计数器154滚动。
当时钟140停止时，异步波纹计数器152将对rx_raw_comp_out的事件的特定数目进行计数，对传入信号的最高有效位(MSB)进行计数，且以异步方式设置触发器162，所述触发器162产生“dtime_activity_latched”。此信号将接着设置被发送到PMU 175的clk_start_request，所述clk_start_request接着对时钟140解除门控，且时钟140开始运行。
当时钟140处于运行中时，到从来自第一同步计数器154的dtime_ref_cnt_TC发生重设时，如果异步计数器152已达到特定值，那么这将确认比较器110已在特定时间窗内发现足够切换，以表示启动时钟140的足够消息活动。
此比较以组合方式完成。在使用子计数器153来确定是否达到位的最大数目的情况下，异步计数器152也看上去在最高有效位(MSB)处。可以预先确定位的最大数目。如果是，那么异步计数器152位计数器153的输出在后续比较器110输出事件中被触发器162锁存。此可被完成，以使得异步计数器152的整个计数值不跨越时钟域。在此情况中，存在总线位在不同时间改变且同步侧150a锁存错误值的风险。
触发器162的输出“dtime_activity_latched”接着作为“dtime_activity_sync”信号经由触发器164和触发器166同步到时钟域。此信号重设第二同步计数器156。
第一同步计数器154可跟踪时钟140的真实时间。当时钟140处于运行中时，第一同步计数器154使用时钟140，且对时钟的上升边缘进行计数直到最大预定值。一旦第一同步计数器154已达到特定最大值，其便输出供数字静噪电路150中的许多组件使用的“dtime_ref_cnt_TC”信号。此时间计数器(TC)用以重设异步计数器152和三个触发器162、164和166，所述触发器162、164和166锁存来自收发器105的消息活动的上一次检测。
来自第一同步计数器154的此dtime_ref_cnt_TC信号还在同步启用第二同步计数器156(其对无活动时间片进行计数)时使用。
在活动已减弱之后，第二同步计数器156等待足够长的时间以确认活动的终止。一旦第二同步计数器156确认活动已停止最小时间，则第二同步计数器156便可通知接收状态机，所述接收状态机接着停用消耗大量电力的收发器105中的模拟电路。第二同步计数器156还请求时钟管理控制器138从PMU 175接收“phy_prot_clk”信号，以停止时钟140且进一步节约电力。一旦此情况发生，则数字接收器静噪电路150便回到异步状态，以再次等待活动。
在活动存在时，从触发器166输出的dtime_activity_sync保持第二同步计数器156计数器处于重设状态。在dtime_activity_sync下降的第一实例处，第二同步计数器156退出重设。
从那时起，对于从第一同步计数器154输出的每一dtime_ref_cnt_TC脉冲，第二同步计数器156前进1。一旦第二同步计数器156达到其最大值，所述第二同步计数器156便断言其TC。
因此，第二同步计数器156可具有通过将计数与两个不同最大值比较而产生的两个TC输出。
对于第一较短最大值，第二同步计数器156可产生rx_activity_confirmed_to_rxfsm信号，以向接收状态机指示接收信号存在。这是因为接收器有限状态机(FSM)可能需要快速了解接收活动状态。
用于第二较长最大值，第二同步计数器156可产生no_activity_confirmed_clken_anaen_int信号，以发送到收发器105、发射器和时钟管理控制器138。这是因为来自时钟管理控制器138的发射框和时钟140可以保持运行足够长的时间以能够发出响应消息。
一旦静噪电路150已请求来自时钟管理控制器138的时钟140，物理层(控制器135)、协议和消息缓存器便开始从时钟140接收时钟信号。
图2示出根据图1的数字静噪时序图200，其中时钟140和收发器105保持启用而无中断。从收发器105的比较器110输出的第一信号“rx_raw_comp_out”在时间T1处指示在收发器105处观察到新活动。在时间T2处，在通过MSB计数器153对最高有效位的预定数目进行计数之后，触发器162被锁存，以开始输出“dtime_activity_latched”。此信号是到时钟控制器138的输出，在此后不久启动时钟信号“dig_sq_clk”。触发器164和触发器166用以验证“dtime_activity_latched"信号。传递通过触发器164和触发器166的dtime_activity_latched的时间延迟在时序图200的第五条线L5上产生经同步的信号“dtime_activity_sync”。“dig_sq_clk”从时钟140输出且在L3处示出。此时钟信号是到第一同步计数器154的输入。第一同步计数器继而输出信号，所述信号以规则时间间隔跟踪时钟信号且可被称作在时序图200的线L4中示出的“dtime_ref_cnt_tc”。
参看L1，当接收消息210在时间T3处结束时，接着开始在收发器105处未接收到活动的周期。消息210的此终止经由异步计数器152、MSB计数器153和触发器162循环，以在线L2上的时间T4处从高转变到低。线L5 dtime_activity_sync复制此模式，所述模式被馈送到第二同步计数器156的重设引脚中。
第二同步计数器156在从L5的“dtime_activity_sync”不输入活动的时间周期内对线L4上示出的“dtime_ref_cnt_tc”的脉冲数目进行计数。第二同步计数器156的输出(可被称为“no_activity_count”)可在线L7上示出，且通过控制器140与最大计数值L6比较，以确定不活动。如在时间T5处所示出，第二接收消息220由收发器105接收。新活动在时间T5处出现，随后第二同步计数器156可达到其TC。最小消息长度的存在最终在时间T6处反映于L5信号中。在图2所示出的状况中，确定不活动的最大计数值被设置在十六计数处。由于不活动周期达不到十六计数，因此L3处的时钟信号将保持开启，且对不活动的计数将再次开始。新传入的活动将重设第二同步计数器156；且时钟140和收发器105保持启用而无中断。
图3示出根据图1的数字静噪时序图300，其中时钟和模拟接收-发射被停用。与图2的时序图类似，使用M线名称代替L线名称，在线M1上观察到新活动，所述新活动导致线M2上的脉冲，所述脉冲表示异步计数器152的活动。异步计数器的活动启动时钟140(在M3上表示)。与图2类似，在时钟信号被输入到第一同步计数器154之后，第一同步计数器154输出时序图300的线L4中所示出的dtime_ref_cnt_TC。与上文图2类似，线M5dtime_activity_sync复制M2模式。在图3中，在活动事件在时间T6处结束之后，另一活动事件并不开始。线M6表示，确定无活动周期是否真实的最大值是值八。线M7表示第二同步计数器156的“no_activity_count”，且当此计数器达到八时，通过脉冲确认在线M8处无活动。在图3中，第二同步计数器156未检测到活动且达到其TC。当确认在线M8处无活动时，时钟140和模拟收发器105变为停用。
图4示出根据图1到3的示出电路和时序的步骤的流程图400。这些步骤可在控制器135的控制下由图1中所示出的电路组件执行。如图4中示出，第一步骤410可确定到收发器105中的所接收消息是否具有预定长度。此还可陈述为第一步骤可确定是否接收到消息的初始位的至少预定长度。如果消息不是预定长度，或未接收到初始位的预定长度(否)，那么重复此步骤。如果消息是预定长度，或接收到初始位的预定长度(是)，那么可在步骤420处启动时钟140。
在启动时钟140之后，在步骤430处确定RX活动是否已停止，即是否不存在活动。如果消息继续(否)，那么重复此步骤。如果消息活动已停止(是)，那么控制器将启动同步计数器154和156，且在步骤440处使用第二同步计数器156开始计数CNT。步骤450确定是否已达到最大CNT值。如果已达到最大CNT值(是)，那么在最大时间周期内已无信号活动，且在步骤460处，电路时钟140可断电以节省电力。如果尚未达到最大时间(否)，那么在步骤455处，控制器135确定接收消息是否已重新启动且此消息是否大于预定长度。如果步骤455的答案为是，那么时钟140重新启动，且流程图恢复到步骤420。如果在步骤455处，Rx尚未重新启动或如果Rx已重新启动但小于预定长度，那么将所述确定发送回到步骤450，以确定是否已达到最大CNT。
本文中所描述的实施例不限于此。USBPD规范要求和低电力芯片架构未必需要组合到单个电路中。可能存在多种方式实施所述规范和低电力芯片架构。
本文中所描述的实施例可以用于任何基于USB C型连接器的蜂窝电话、平板计算机、笔记本计算机、便携式计算机、台式计算机、集线器、连接器、软件狗，上述装置支持如本领域的技术人员所已知的电力输送指定BMC消息接发。
尽管已通过特定参考各种实施例的某些方面详细地描述了各种实施例，但应理解，本文中所描述的实施例能够具有其它实施例，且其细节能够在各种显而易见的方面中进行修改。对于本领域的技术人员来说显而易见的是，可在保持于本文中所描述的实施例的精神和范围内的同时实现变化和修改。因此，前文的公开内容、描述和图式仅出于说明目的，且并不以任何方式限制本文中所描述的实施例，本文中所描述的实施例仅由权利要求书限定。

Claims (10)

1.一种控制USB电力输送系统的方法，其特征在于，包括：
确定是否接收到消息的初始位的至少预定长度；
当接收到所述预定长度时，开启时钟；
确定所述消息是否已停止；
当所述消息已停止时，启动计数器；
确定所述计数器的计数值是否已达到预定值；以及
当已达到所述预定计数值时，关闭所述时钟。
2.根据权利要求1所述的方法，其特征在于，包括通过模拟电路接收所述消息。
3.根据权利要求1所述的方法，其特征在于，预定长度的所述确定是以异步方式执行。
4.根据权利要求1所述的方法，其特征在于，所述消息是双相符号编码(BMC)消息。
5.根据权利要求1所述的方法，其特征在于，当尚未达到所述预定计数值时，确定消息是否已重新启动且具有预定长度。
6.根据权利要求1所述的方法，其特征在于，包括将时钟信号从所述时钟输出到所述计数器。
7.根据权利要求1所述的方法，其特征在于，包括使所述消息的时序在从所述时钟输出的时钟信号与至少一个触发器之间对准。
8.一种通用串行总线电力输送(USBPD)电路，其特征在于，包括：
收发器，其被配置成接收消息且输出所述消息的数字表示；
异步计数器，其被配置成确定从所述收发器接收的所述消息中的波纹的数目；
锁存电路，其被配置成标记预定长度的所接收消息的开头和末尾；
时钟电路，其被配置成在接收到消息的预定长度之后开启；
第一同步计数器，其被配置成在所述所接收消息的所述末尾处开始计数；以及
第二同步计数器，其被配置成对所述所接收消息的停止时间进行计数且将所述停止时间与预定值比较，其中当达到所述预定值时，关闭所述时钟电路。
9.根据权利要求8所述的电路，其特征在于，所述计数器包括最高有效位计数器。
10.根据权利要求8所述的电路，其特征在于，所述收发器包括比较器，所述比较器将所述传入消息的电压电平与参考电压比较，且当所述消息电压大于所述参考电压时输出异步数据流。
CN201710844404.2A 2016-09-27 2017-09-18 Usbpd c型bmc经编码接收消息静噪检测 Active CN107870664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/277,707 US9998276B2 (en) 2016-09-27 2016-09-27 USBPD type-C BMC encoded receive message squelch detection
US15/277,707 2016-09-27

Publications (2)

Publication Number Publication Date
CN107870664A true CN107870664A (zh) 2018-04-03
CN107870664B CN107870664B (zh) 2023-12-01

Family

ID=59914283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710844404.2A Active CN107870664B (zh) 2016-09-27 2017-09-18 Usbpd c型bmc经编码接收消息静噪检测

Country Status (3)

Country Link
US (1) US9998276B2 (zh)
EP (1) EP3300295B1 (zh)
CN (1) CN107870664B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866628B2 (en) * 2018-04-10 2020-12-15 Texas Instruments Incorporated Low-power mode for a USB type-C power delivery controller
US20230010655A1 (en) * 2021-07-06 2023-01-12 Siliconch Systems Pvt Ltd System and method for reception of noisy bmc data in usb pd communication
US20230168708A1 (en) * 2021-12-01 2023-06-01 Nxp B.V. Synchronizer circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119118A (ja) * 1987-10-31 1989-05-11 Fuji Electric Co Ltd クロック発生回路
EP1008030B1 (en) * 1996-12-16 2007-04-25 Intel Corporation Method and apparatus for supporting power conservation operation modes
KR100782791B1 (ko) * 2006-08-31 2007-12-05 삼성전기주식회사 디지털 변조 회로
US20120151233A1 (en) * 2010-12-14 2012-06-14 Hon Hai Precision Industry Co., Ltd. Network device for controlling power consumption and method employing the same
CN103827773A (zh) * 2011-07-25 2014-05-28 瑟维尔吉股份有限公司 建立低功耗计算机系统的方法和系统
US20150323973A1 (en) * 2014-05-09 2015-11-12 Lenovo (Singapore) Pte. Ltd. Method for controlling output of a power supply unit to supply power to multiple processors
US20150362984A1 (en) * 2014-06-13 2015-12-17 Texas Instruments Incorporated Power-saving mode for usb power delivery sourcing device
US20160188514A1 (en) * 2014-12-24 2016-06-30 Texas Instruments Incorporated Circuit and method for interfacing universal serial bus
US20160216757A1 (en) * 2015-01-28 2016-07-28 Samsung Electronics Co., Ltd. Electronic device and method for managing power

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787095A (en) * 1987-03-03 1988-11-22 Advanced Micro Devices, Inc. Preamble search and synchronizer circuit
US5268934A (en) * 1991-10-28 1993-12-07 Multi-Tech Systems, Inc. Asynchronous-to-synchronous converter
US20140208134A1 (en) 2013-01-21 2014-07-24 Texas Instruments Incorporated Host controller interface for universal serial bus (usb) power delivery
US9766674B2 (en) 2014-06-27 2017-09-19 Intel Corporation USB power delivery controller sharing
US9740261B2 (en) * 2015-08-31 2017-08-22 Texas Instruments Incorporated USB power delivery dead-battery control

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119118A (ja) * 1987-10-31 1989-05-11 Fuji Electric Co Ltd クロック発生回路
EP1008030B1 (en) * 1996-12-16 2007-04-25 Intel Corporation Method and apparatus for supporting power conservation operation modes
KR100782791B1 (ko) * 2006-08-31 2007-12-05 삼성전기주식회사 디지털 변조 회로
US20120151233A1 (en) * 2010-12-14 2012-06-14 Hon Hai Precision Industry Co., Ltd. Network device for controlling power consumption and method employing the same
CN103827773A (zh) * 2011-07-25 2014-05-28 瑟维尔吉股份有限公司 建立低功耗计算机系统的方法和系统
US20150323973A1 (en) * 2014-05-09 2015-11-12 Lenovo (Singapore) Pte. Ltd. Method for controlling output of a power supply unit to supply power to multiple processors
US20150362984A1 (en) * 2014-06-13 2015-12-17 Texas Instruments Incorporated Power-saving mode for usb power delivery sourcing device
US20160188514A1 (en) * 2014-12-24 2016-06-30 Texas Instruments Incorporated Circuit and method for interfacing universal serial bus
US20160216757A1 (en) * 2015-01-28 2016-07-28 Samsung Electronics Co., Ltd. Electronic device and method for managing power
CN105824383A (zh) * 2015-01-28 2016-08-03 三星电子株式会社 用于管理电力的电子装置和方法

Also Published As

Publication number Publication date
EP3300295A1 (en) 2018-03-28
US20180091289A1 (en) 2018-03-29
EP3300295B1 (en) 2019-06-26
CN107870664B (zh) 2023-12-01
US9998276B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US9753486B2 (en) Clock gating with an asynchronous wrapper cell
EP3324269B1 (en) Single-chip microcomputer system, and reset method for single-chip microcomputer system
CN107870664A (zh) Usbpd c型bmc经编码接收消息静噪检测
US8659336B2 (en) Apparatus and method for synchronising signals
CN102957403B (zh) 集成电路装置、同步模块、电子装置及相关方法
CN108604217A (zh) 跨多个设备的低等待时间低不确定性定时器同步机制
CN107077188A (zh) 互连唤醒响应电路和方法
US20040246810A1 (en) Apparatus and method for reducing power consumption by a data synchronizer
CN104597790A (zh) 一种串口控制器及基于其的微控制器系统的唤醒方法
EP1972058B1 (en) Serial data communication system and method
US8291255B1 (en) CDR control architecture for robust low-latency exit from the power-saving mode of an embedded CDR in a programmable integrated circuit device
US9747246B2 (en) Electronic device for communicating between a microcontroller unit (MCU) and a host processor and related methods
CN104850417B (zh) 一种信息处理的方法及电子设备
CN111052037A (zh) 复位隔离桥
US9772650B2 (en) Solving unstable universal asynchronous receive transmit (UART) communication between a power manager and a universal serial bus (USB)-bridge device
EP2847665B1 (en) Data transfer between clock domains
CN114924639B (zh) 电子设备以及唤醒微控制单元的方法
US20170212551A1 (en) Semiconductor device, a semiconductor system, and a method of operating the semiconductor device
KR102568225B1 (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
EP2447805A1 (en) Apparatus and method for synchronizing and providing a glitch-free clock
CN109739564A (zh) 一种电子设备及控制方法
CN112214246A (zh) 一种低功耗多处理器串口唤醒方法及系统
CN109481946A (zh) 总线主从设备确定方法和系统及其介质与总线设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant