CN107818270B - 芯片的安全保护电路及保护方法 - Google Patents

Abstract

本发明提供一种芯片的安全保护电路及方法，所述安全保护电路包括：安全监测电路，用于监测所述芯片是否遭受故障攻击；休眠控制单元，用于在所述芯片遭受故障攻击时控制所述芯片进入休眠状态；以及定时控制单元，用于在所述芯片进入所述休眠状态的时间达到或超过休眠时限后唤醒所述芯片。通过采用本发明的方案，在芯片遭受故障攻击时，控制芯片主动进入休眠状态，使得大规模攻击难以有效开展，进而取得理想的抗攻击效果。进一步，所述保护机制的防护强度可支持调节，以更好满足不同应用场景。

Description

芯片的安全保护电路及保护方法

技术领域

本发明涉及信息安全领域，具体是指一种芯片保护电路以及保护方法。

背景技术

在信息安全领域，芯片面世后可能遭受各种类型的攻击。故障攻击就是一种常见的攻击方式，攻击者只需要借助某些普通干扰源，让芯片处于异常的工作环境中(如异常温度、异常电压、异常频率或异常电磁场等)，当然也可以借助能产生激光、放射线等特定设备使得芯片出现运算出错\程序流程出错等异常，例如攻击者通过施加电压毛刺\激光等干扰源使得芯片出现数据出错\程序流程出错等异常，从而最终达到某种预期的攻击目的。例如，利用密码运算出错结果来差分出密钥字段，或者通过控制流程出错来响应预期的操作。

但芯片往往会借助传感器加后处理电路、数据校验位等机制来抵御故障攻击，这些措施针对的干扰源往往比较单一，且仍会出现不同程度的漏报。攻击者通过增加攻击强度和攻击次数，往往可以获得理想的出错模型。如此，芯片仍面临较大故障攻击隐患，但过多防护措施的加入又会带来芯片成本上的大幅增加。

有鉴于此，业内迫切需要保护芯片抵御故障攻击的方法以及电路。

发明内容

本发明提供一种安全保护电路以及安全保护方法，以解决现有技术中迫切需要有效保护芯片抵御故障攻击的方法以及电路的问题。

为解决上述技术问题，本发明采用的一个技术方案是提供一种芯片的安全保护电路，具体包括：安全监测电路，用于监测所述芯片是否遭受故障攻击；休眠控制单元，用于在所述芯片遭受故障攻击时控制所述芯片进入休眠状态；以及定时控制单元，用于在所述芯片进入所述休眠状态的时间达到或超过休眠时限后唤醒所述芯片。

其中，所述安全监测电路包括用于对所述芯片的工作环境进行监测的安全传感器、数据校验电路以及流程控制单元中的至少其中之一。

其中，所述工作环境包含温度、电压、频率、光线照射、放射线照射以及电磁场中的至少一个。

其中，所述定时控制单元通过监测一电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限。

其中，所述定时控制单元在所述芯片进入所述休眠状态后控制所述电容或电容组进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过所述休眠时限。

其中，所述定时控制单元能够对所述电量阈值和/或所述电容或电容组的充电或放电速率进行调整。

其中，所述休眠时限是可调的，所述休眠时限根据所述芯片遭受故障攻击的次数或强度进行调整，所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。

其中，所述安全保护电路还包括中央处理元，耦接到所述安全监测电路，所述休眠控制单元以及所述定时控制单元，用于协调所述安全监测电路，所述休眠控制单元以及所述定时控制单元的运作。

本发明再提供一种芯片的安全保护方法，具体包括以下步骤：监测所述芯片是否遭受故障攻击；若遭受故障攻击，则控制所述芯片处于休眠状态；判断所述芯片处于休眠状态的时间是否达到或超过休眠时限；以及若达到或超过所述休眠时限，则唤醒所述芯片。

其中，所述判断所述芯片处于休眠状态的时间是否达到或超过休眠时限的步骤包括：通过监测一电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限。

其中，所述通过监测所述电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限的步骤包括：在所述芯片进入所述休眠状态后控制所述电容或电容组进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过所述休眠时限。

其中，在所述判断所述芯片处于休眠状态的时间是否达到或超过休眠时限的步骤之前进一步包括：对所述休眠时限进行调整，其中，例如根据所述芯片遭受故障攻击的次数或强度对所述休眠时限进行调整，所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。

本发明提供的安全保护电路以及安全保护方法的有益效果包含：通过在芯片遭受故障攻击时，控制芯片主动进入休眠状态，攻击者开展攻击的时间代价将大大增加，攻击效率也将大打折扣，极大提升了芯片安全性，使得大规模攻击难以有效开展，进而可取得理想的抗攻击效果。进一步，所述保护机制的防护强度可支持调节，以更好满足不同应用场景。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1为根据本发明的第一实施例的芯片安全保护电路的示意框图；

图2为根据本发明的第二实施例的芯片安全保护电路的示意框图；

图3为根据本发明的第三实施例的芯片安全保护电路的示意框图；

图4为根据本发明的第四实施例的芯片安全保护方法的流程图；

图5为根据本发明的第五实施例的芯片安全保护方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图详细介绍本发明的实施例。

请参阅图1，图1为根据本发明的第一实施例的芯片安全保护电路的的示意框图。本实施例的芯片安全保护电路包括CPU单元150、安全监测电路110、休眠控制单元120以及定时控制单元130，其中定时控制单元130进一步连接到定时电路140。安全监测电路110用于监测芯片(未图示)是否遭受到故障攻击，并将监测信号发送至CPU单元150。CPU单元150根据监测信号判断芯片是否遭受故障攻击，并在监测到芯片遭受到故障攻击时，发出休眠触发命令给休眠控制单元120，所述休眠控制单元120根据该休眠触发命令控制所述芯片进入休眠状态。在芯片进入休眠状态后或者在发出休眠触发信号的同时，CPU单元150可以发出定时触发命令给定时控制单元130，以使得定时控制单元130在所述芯片进入所述休眠状态时，启动定时电路140。当定时电路140的定时时间达到或超过定时时限，即芯片进入休眠状态的时间达到或超过休眠时限，定时控制单元130发送一超时触发命令给CPU单元150，CPU单元150则响应该超时触发命令发送一唤醒触发命令给休眠控制单元120，进而唤醒所述芯片，使得所述芯片离开休眠状态，重新上电运行。

在上述实施例中，安全监测电路110可采用多种方式实现。例如，安全监测电路110可以为用于对所述芯片的工作环境进行监测的安全传感器。工作环境包含温度、电压、频率、光线照射、放射线照射以及电磁场至少其中之一或组合。当工作环境出现异常，例如温度异常、电压异常、频率异常、光线照射异常、放射线照射异常以及电磁场至少其中之一，CPU单元150则产生休眠触发命令给休眠控制单元120。此外，安全监测电路110还可以是数据校验电路或流程控制单元，相应地，被监测到的故障攻击可以包含数据校验异常以及流程控制的异常。

本发明的实施例中揭示了通过对于环境异常、数据校验错误以及流程控制错误来监测故障攻击，但并不仅仅局限于上述异常条件。结合应用需要，异常条件也可以是对特定的正常信号输出异常作出休眠响应，例如记录到超过一定阈值次数的反复运算后，则将其视为异常条件，从而输出一个休眠触发命令来触发芯片进入休眠状态。进一步，可对上述异常条件中的多个同时进行监测，在此情况下，可以将多个异常条件所对应的警报信号单独进行处理，或者合并成为一路，由CPU单元150来处理。

在上述实施例中，在休眠控制单元120控制所述芯片进入到休眠状态之后，芯片不接受任何命令，且不进行任何运算操作，因此可以抵御故障攻击的持续攻击，进而可以降低芯片遭受故障攻击的风险。

对于图1中的定时控制单元130以及定时电路140，定时控制单元130可以根据实际需要对定时电路140的定时时限(即，芯片的休眠时限)进行调整，例如在一个实现方式中，根据所述芯片遭受故障攻击的次数或强度对所述休眠时限进行调整，其中所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。在另一个实现中，根据所述芯片之前遭受故障攻击的次数或者强度的历史数据对所述休眠时限进行调整。所述对于定时时限调整的步骤可以发生在安全监测电路110监测到故障攻击之后以及定时控制单元130启动定时电路140之前，也可以是其他任意适当时刻。在本实施例中，定时电路140可通过硬件、软件或者软硬件结合的方式实现。

对于图1所示的实施例，在所述芯片离开休眠状态之后，如果依然存在少量故障攻击，则芯片中的安全保护电路可以结合少量的传感器加后处理电路(未图示)、数据校验位等机制就可以获得很好的防护效果。

在上述实施例中，CPU单元150分别耦接安全监测电路110、休眠控制单元120以及定时控制单元130，并对其操作进行协调以及管理，实现整个电路各个单元的协同处理。然而，在其他实施例中，可以根据实际需要取消CPU单元150，而在各个单元之间直接进行通讯来完成相同的安全监测目的。同时，本领域人员也可以根据实际需要对各单元的功能进行复用或修改。例如，在本实施例中，安全监测电路110发送监测信号给CPU单元150，并由CPU单元150根据监测信号判断芯片是否遭受故障攻击并产生休眠触发命令。在其他实施例中，上述判断过程可以直接由安全监测电路110完成，并由安全监测电路110发送休眠触发命令给CPU单元150或休眠控制单元120。再例如，在本实施例中，定时控制单元130在芯片的休眠时间达到或超过休眠时限后，通过CPU单元150和休眠控制单元120配合来唤醒芯片。在其他实施例中，定时控制单元130也可以仅通过休眠控制单元120唤醒芯片或者定时控制单元130直接唤醒芯片。

请参考图2，图2为根据本发明的第二实施例的芯片安全保护电路的示意框图。其中，芯片安全保护电路包含安全监测电路210、休眠控制单元220、定时控制单元230以及CPU单元250。其中，定时控制单元230进一步连接到一个电容或者电容组240，下面统称为电容组240。电容组240耦接在电源电压VCC以及接地端GND之间。定时控制单元230通过监测电容组240的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限。

具体来说，在所述芯片进入所述休眠状态后，定时控制单元230控制电容组240进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过预定休眠时。

此外，在第一实施例所描述的需要对芯片的休眠时限进行调整的情况下，定时控制单元230可通过对所述电量阈值和/或所述电容或电容组的充电或放电速率进行调整，从而调整所述休眠时限。

请参考图3，图3为根据本发明第三实施例的芯片保护电路的示意框图。本实施例的芯片保护电路包括安全监测电路310、休眠控制单元320以及定时控制单元330，与图1以及图2所示的实施例的不同之一在于，定时电路340实现在定时控制单元330内部。与图1以及图2的不同之二在于，在图1以及图2的实施例中均包含CPU单元，该CPU单元耦接到所述安全监测电路、所述休眠控制单元以及所述定时控制单元，用于协调所述安全监测电路、所述休眠控制单元以及所述定时控制单元的运作。例如生成休眠触发命令以及唤醒触发命令。然而，在图3的实施例中，CPU单元可以省略，仅依靠安全监测电路310、休眠控制单元320、定时控制单元320之间的连接以及协调完成休眠控制。

具体来说，安全监测电路310监测芯片是否遭受到故障攻击并在监测到芯片遭受到故障攻击时，直接发出休眠触发命令给休眠控制单元320，所述休眠控制单元320根据该休眠触发命令控制所述芯片进入休眠状态。定时控制单元330则响应安全监测电路310或休眠控制单元320发出的定时触发命令启动定时电路340的定时功能，并在定时电路340的定时时间(即，芯片的休眠时间)达到或超过休眠时限后直接或通过休眠控制单元320来唤醒芯片。

请参考图4，图4为根据本发明第四实施例的芯片保护方法的流程图。具体包括以下步骤：

步骤410，芯片处于正常运行中；

步骤420，监测所述芯片是否遭受故障攻击；若遭受到故障攻击，则进入步骤430，若未遭受到故障攻击则持续进行监测。

在步骤420中，具体故障攻击的监测方式可采用上文描述的各种方式或者本领域常用的其他检测方式，在此不再赘述。

步骤430，控制芯片进入休眠状态；

在步骤430中，在所述芯片进入到休眠状态之后，芯片不接受任何命令，且不进行任何运算操作，因此可以抵御故障攻击的持续攻击，进而可以降低芯片遭受故障攻击的风险。

步骤440，判断所述芯片处于休眠状态的时间是否达到或超过休眠时限；若芯片的休眠时间达到或超过休眠时限，则进入步骤450，若未达到或超过休眠时限，则对芯片的休眠时间进行持续监测。

在步骤440中，可通过上文所描述的方式，通过监测一电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限。具体来说，在所述芯片进入所述休眠状态后控制所述电容或电容组进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过所述休眠时限。在其他实施例中，可以通过其他软件、硬件或软硬件组合的方式来监测芯片的休眠时间是否达到或超过休眠时限。

步骤450，在芯片的休眠时间达到或超过所述休眠时限，则唤醒所述芯片，以使得所述芯片能够重新进入正常工作状态。

对于图4的实施例，在所述芯片离开休眠状态之后，如果依然存在少量故障攻击，则芯片中的安全保护电路可以结合少量的传感器加后处理电路(图未示)、数据校验位等机制就可以获得很好的防护效果。

请参考图5，图5为根据本发明第五实施例的芯片保护方法的流程图。图5所示的实施例包括与图4所示的实施例类似的步骤510-550，图5所示的实施例与图4所示的实施例的不同之处在于，在步骤540之前进一步包括步骤560。然而，本领域技术人员通过阅读本专利说明书，完全可以想到将步骤560设置于其他适当位置。

在步骤560中，对所述休眠时限进行调整。例如，根据所述芯片遭受故障攻击的次数或强度对所述休眠时限进行调整，其中所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。当然本领域技术人员可以根据实际情况设置其他调整机制，例如根据工作环境、运算内容等等。再例如，在使用电容组来定时芯片的休眠时间时，可通过调整电容组的电量阈值和/或所述电容或电容组的充电或放电速率来调整所述休眠时限。

综上所述，本发明提出了一种类似主动休眠的芯片保护机制，在芯片遭受故障攻击后会触发芯片进入休眠状态，停止响应指令和终止一切运算操作。本发明相对于现有技术具有的有益效果包含：

采用本发明提供的方案后，通过在芯片遭受故障攻击时，控制芯片主动进入休眠状态，攻击者开展攻击的时间代价将大大增加，攻击效率也将大打折扣，极大提升了芯片安全性，使得大规模攻击难以有效开展，进而可取得理想的抗攻击效果。进一步，所述保护机制的防护强度可支持调节，以更好满足不同应用场景。

本发明提供的安全保护电路以及安全保护方法，涉及信息安全领域，特别涉及用于芯片抗故障安全防护上。以上内容是结合具体的实施方式对本发明所作的进一步详细说明，本发明保护范围不限于此。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。而所述安全保护电路也不仅限于应用于芯片保护，例如需要抵御故障攻击或者异常条件的其他电子装置，均可以使用本发明提供的安全保护电路以及安全保护防范。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种芯片的安全保护电路，其特征在于，所述安全保护电路包括：

安全监测电路，用于监测所述芯片是否遭受故障攻击；

休眠控制单元，用于在所述芯片遭受故障攻击时控制所述芯片进入休眠状态；以及

定时控制单元，用于通过监测一电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过休眠时限，且在所述芯片进入所述休眠状态的时间达到或超过休眠时限后唤醒所述芯片；

其中，所述定时控制单元在所述芯片进入所述休眠状态后控制所述电容或电容组进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过所述休眠时限；

其中，所述定时控制单元能够对所述电量阈值和/或所述电容或电容组的充电或放电速率进行调整，从而调整所述休眠时限；

其中，所述安全监测电路包括用于对所述芯片的工作环境进行监测的安全传感器、数据校验电路以及流程控制单元中的至少其中之一；

其中，所述工作环境包含温度、电压、频率、光线照射、放射线照射以及电磁场中的至少一个。

2.如权利要求1所述的安全保护电路，其特征在于，所述休眠时限根据所述芯片遭受故障攻击的次数或强度进行调整，其中所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。

3.如权利要求1或2所述的安全保护电路，其特征在于，所述安全保护电路还包括中央处理元，耦接到所述安全监测电路、所述休眠控制单元以及所述定时控制单元，用于协调所述安全监测电路、所述休眠控制单元以及所述定时控制单元的运作。

4.如权利要求1所述的安全保护电路，其特征在于，所述定时控制单元在所述芯片进入所述休眠状态的时间达到或超过休眠时限后直接或通过所述休眠控制单元唤醒所述芯片。

5.一种芯片的安全保护方法，其特征在于，所述安全保护方法包括以下步骤：

通过安全监测电路监测所述芯片是否遭受故障攻击；其中，所述安全监测电路包括用于对所述芯片的工作环境进行监测的安全传感器、数据校验电路以及流程控制单元中的至少其中之一；其中，所述工作环境包含温度、电压、频率、光线照射、放射线照射以及电磁场中的至少一个；

若遭受故障攻击，则控制所述芯片处于休眠状态；

通过监测一电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过休眠时限；以及

若达到或超过所述休眠时限，则唤醒所述芯片；

其中，所述通过监测所述电容或电容组的充电或放电过程来判定所述芯片进入所述休眠状态的时间是否达到或超过所述休眠时限的步骤包括：

在所述芯片进入所述休眠状态后控制所述电容或电容组进行充电或放电，并在所述电容或电容组的充电或放电的电量达到或超过电量阈值后判定所述芯片进入所述休眠状态的时间达到或超过所述休眠时限；

其中，所述方法还包括：

通过调整所述电容或电容组的电量阈值和/或所述电容或电容组的充电或放电速率来调整所述休眠时限。

6.如权利要求5所述的安全保护方法，其特征在于，调整所述休眠时限的步骤包括：

根据所述芯片遭受故障攻击的次数或强度对所述休眠时限进行调整，其中所述芯片遭受故障攻击的次数越多或强度越大，则所述休眠时限越长。