CN107800978A - 异步复位同步读出的pwm像素架构 - Google Patents

Abstract

本发明涉及模拟集成电路设计领域，为提出一种应用于仿生图像传感器的同步读出异步复位的PWM像素结构，解决同步读出、异步复位中读出与触发时间误差的问题。本发明采用的技术方案是，异步复位同步读出的PWM像素架构，由光电二极管、复位开关、比较器、逻辑电路、存储器、一级寄存器和二级寄存器构成，光电二极管输出连接比较器反相输入端，光电二极管还与复位开关相连；比较阈值电压V_ref引入比较器同相输入端，比较器输出端分别连接逻辑电路、存储器；逻辑电路、存储器分别依次连接一级寄存器和二级寄存器，二级寄存器外接列总线。本发明主要应用于模拟集成电路设计制造场合。

Description

异步复位同步读出的PWM像素架构

技术领域

本发明涉及模拟集成电路设计领域，尤其涉及在图像传感器应用中，解决像素独立曝光，顺序扫描读出时读出时间与实际阈值触发时间误差的问题。具体讲,涉及异步复位同步读出的 PWM像素架构。

背景技术

近年来，图像传感器发展日益迅猛，在消费电子，汽车电子，智能监控军事侦察等领域的应用越来越广泛。而PWM像素结构仅输出几比特的脉冲，大大减少了数据量，提高了传输速度。

目前对于仿生图像传感器的研究有很大的进展，仿生图像传感器有着像素异步感知的优点，对于捕捉、识别高速特定物体，具有很大的优势。将PWM像素结构应用于仿生图像传感器，每个像素单元独立曝光，仅在触发后输出触发脉冲，并在脉冲输出后异步复位，可以大大减少数据量，从而提高传感器传输速率。

发明内容

为克服现有技术的不足，本发明旨在提出一种应用于仿生图像传感器的同步读出异步复位的PWM像素结构，解决同步读出、异步复位中读出与触发时间误差的问题。本发明采用的技术方案是，异步复位同步读出的PWM像素架构，由光电二极管、复位开关、比较器、逻辑电路、存储器、一级寄存器和二级寄存器构成，光电二极管输出连接比较器反相输入端，光电二极管还与复位开关相连；比较阈值电压V_ref引入比较器同相输入端，比较器输出端分别连接逻辑电路、存储器；逻辑电路、存储器分别依次连接一级寄存器和二级寄存器，二级寄存器外接列总线。

具体地，将一个顺序读出周期即像素阵列扫描周期分为若干个时间段，并分配时间标签，若分为4个时间段，则采用2bit标签(00,01,10,11)，若是8个时间段，则采用3bit标签，以此类推；复位开关将光电二极管电压复位至高电平V_DD，使光电二极管工作在反向偏压状态；复位开关复位后，比较器输出为0；在光照条件下，V_d下降，直至阈值电压V_ref，比较器输出跳变为1，此时逻辑电路记录比较器输出跳变时刻对应的时间标签，并将时间标签与比较器输出的1bit脉冲存入一级寄存器，一级寄存器在下一时钟周期时将存储器数据读入；逻辑电路外接一个异步复位时钟信号，周期为像素阵列行扫描时间t_s，在比较器触发后t_s内对光电二极管进行复位，从而实现异步复位；二级寄存器包含一个使能信号Enable，作用是控制是否将一级寄存器中内容传输至二级寄存器，在像素所在的读出时间段内，使能信号Enable＝0，二级寄存器不接收一级寄存器中数据信息，维持二级寄存器中原有信息，即在自己的读出周期内扫描读出看不到像素在本读出段内的变化；在其他时间段时，使能信号Enable＝1，将一级寄存器中数据传输至二级寄存器，并对一级寄存器进行复位，待外部列总线扫描至像素单元时，将二级寄存器中数据输出，并对二级寄存器复位，完成顺序同步读出。

本发明的特点及有益效果是：

1.本发明避免了外部总线扫描读出后才对光电二极管进行复位所产生的“盲时间”，因为像素单元在触发后并非立刻读出，因此在一次触发和读出间隔的时间内，光电二极管无法感光。

2.二级锁存器避免了触发在读出前后引入的大误差，使得可以通过判断像素的时间标签可以判定像素触发时间是在当前帧周期还是上一个帧周期，进而保证了事件标签的有效性。

附图说明：

图1多级寄存器PWM像素结构。

图2三种工作状况信号时序图。

具体实施方式

本发明提出了一种应用于仿生图像传感器的同步读出异步复位的PWM像素结构，每个像素独立曝光，触发后异步复位，并采用顺序读出的方式输出脉冲序列，采用对脉冲数据锁存的方式，解决同步读出、异步复位中读出与触发时间误差的问题。

图1给出了本发明中PWM像素的结构，由光电二极管、复位开关、比较器、逻辑电路及存储器、一级寄存器和二级寄存器构成，二级寄存器与列总线相连接。为了提升像素单元精度，将一个顺序读出周期(即像素阵列扫描周期)分为若干个时间段，并分配时间标签，若分为4个时间段，则采用2bit标签(00,01,10,11)，若是8个时间段，则采用3bit标签，以此类推。复位开关将光电二极管电压复位至高电平V_DD，使光电二极管工作在反向偏压状态。比较器两端电压分别接入光电二极管反向偏压V_d和比较阈值电压V_ref；复位开关复位后，比较器输出为0；在光照条件下，V_d下降，直至阈值电压V_ref，比较器输出跳变为1，此时逻辑电路记录比较器输出跳变时刻对应的时间标签，并将时间标签与比较器输出的1bit脉冲存入存储器。一级寄存器在下一时钟周期时将存储器数据读入。逻辑电路外接一个异步复位时钟信号，周期为像素阵列行扫描时间t_s，在比较器触发后t_s内对光电二极管进行复位，从而实现异步复位。二级寄存器包含一个使能信号Enable，作用是控制是否将一级寄存器中内容传输至二级寄存器。在像素所在的读出时间段内，使能信号Enable＝0，二级寄存器不接收一级寄存器中数据信息，维持二级寄存器中原有信息，即在自己的读出周期内扫描读出看不到像素在本读出段内的变化；在其他时间段时，使能信号Enable＝1，将一级寄存器中数据传输至二级寄存器，并对一级寄存器进行复位，待外部列总线扫描至像素单元时，将二级寄存器中数据输出，并对二级寄存器复位，完成顺序同步读出。举例：以一个分为八个读出段的像素阵列举例，对第三读出段(010)的一个像素进行分析,在图2中分三种情况举例说明各个锁存器以及光电二极管触发和复位情况。状况1，触发在读出段之前，可以在本周期读出触发结果。状况2，像素在自身的读出段内发生了变化，仅将信号传输到第一级锁存器，此时扫描读出的信号仍然是没有触发的。当该010读出段结束后，数据被传输到第二级锁存器，待下一帧扫描到该像素时，可以将数据读出。这一像素在当时所记录下的时间标签是010，这样就可以认定这一时间标签对于这一个像素来说一定是上一个周期产生的，并不会产生时间标签的一个帧周期的误差。对于状况3，触发在读出段之后，可以在下个周期读出触发结果。因此可以获得距离中三种状况的具体发生位置，状况1发生在帧周期0的001段，状况2发生在帧周期0的010段，状况3发生在帧周期0的100段。

采用发明中PWM像素结构构成400*250的像素阵列，行选通电路每次选中一行，将该行的数据通过列并行总线一次传输到列级数字缓冲器中。行选通频率为2.5MHz(400ns)，扫描完一帧的时间为100us，帧扫描频率为10k帧/秒。在一个帧周期内通过多次计数提供更加精细的脉冲产生时间。预计使用3bit进行计数，即八个时间标签(000-111)，即可将时间精度提升8倍至12.5μs，实际中由于250行并不是8的倍数，按照256行设计时间标签，精度可以提升到12.8μs。时间标签与1bit的触发标签“1”组合后，则每个触发脉冲为4bit的数据，当扫描至未触发的像素时，读出4bit的数据“0000”。

Claims (2)

1.一种异步复位同步读出的PWM像素架构，其特征是，由光电二极管、复位开关、比较器、逻辑电路、存储器、一级寄存器和二级寄存器构成，光电二极管输出连接比较器反相输入端，光电二极管还与复位开关相连；比较阈值电压V_ref引入比较器同相输入端，比较器输出端分别连接逻辑电路、存储器；逻辑电路、存储器分别依次连接一级寄存器和二级寄存器，二级寄存器外接列总线。

2.如权利要求1所述的异步复位同步读出的PWM像素架构，其特征是，具体地，将一个顺序读出周期即像素阵列扫描周期分为若干个时间段，并分配时间标签，若分为4个时间段，则采用2bit标签(00,01,10,11)，若是8个时间段，则采用3bit标签，以此类推；复位开关将光电二极管电压复位至高电平V_DD，使光电二极管工作在反向偏压状态；复位开关复位后，比较器输出为0；在光照条件下，V_d下降，直至阈值电压V_ref，比较器输出跳变为1，此时逻辑电路记录比较器输出跳变时刻对应的时间标签，并将时间标签与比较器输出的1bit脉冲存入一级寄存器，一级寄存器在下一时钟周期时将存储器数据读入；逻辑电路外接一个异步复位时钟信号，周期为像素阵列行扫描时间t_s，在比较器触发后t_s内对光电二极管进行复位，从而实现异步复位；二级寄存器包含一个使能信号Enable，作用是控制是否将一级寄存器中内容传输至二级寄存器，在像素所在的读出时间段内，使能信号Enable＝0，二级寄存器不接收一级寄存器中数据信息，维持二级寄存器中原有信息，即在自己的读出周期内扫描读出看不到像素在本读出段内的变化；在其他时间段时，使能信号Enable＝1，将一级寄存器中数据传输至二级寄存器，并对一级寄存器进行复位，待外部列总线扫描至像素单元时，将二级寄存器中数据输出，并对二级寄存器复位，完成顺序同步读出。