CN107787130A - 多层电路板的制造方法 - Google Patents

多层电路板的制造方法 Download PDF

Info

Publication number
CN107787130A
CN107787130A CN201610721403.4A CN201610721403A CN107787130A CN 107787130 A CN107787130 A CN 107787130A CN 201610721403 A CN201610721403 A CN 201610721403A CN 107787130 A CN107787130 A CN 107787130A
Authority
CN
China
Prior art keywords
circuit board
multilayer circuit
substrate
solidified cell
plate face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610721403.4A
Other languages
English (en)
Other versions
CN107787130B (zh
Inventor
陈显任
柳小华
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Original Assignee
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Founder Technology High Density Electronic Co Ltd, Peking University Founder Group Co Ltd filed Critical Zhuhai Founder Technology High Density Electronic Co Ltd
Priority to CN201610721403.4A priority Critical patent/CN107787130B/zh
Publication of CN107787130A publication Critical patent/CN107787130A/zh
Application granted granted Critical
Publication of CN107787130B publication Critical patent/CN107787130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明实施例提供一种多层电路板的制造方法,该方法包括根据待制作的多层电路板的层数,确定构成该多层电路板的固化单元的个数,该固化单元包括固化连接的第一基板和第二基板,该第一基板和该第二基板分别具有两个板面;根据该个数,生成各个固化单元;确定每个固化单元相对于该多层电路板的未固化的内层板面;在该未固化的内层板面上制作电路图;按照该各个固化单元在该多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。通过该方法制得的多层电路板,可以避免属于同一基板的两个板面的电路图因切向流粘摩擦力的作用产生严重的相对变形而受到严重破坏,该多层电路板可用。

Description

多层电路板的制造方法
技术领域
本发明实施例涉及通信技术领域,尤其涉及一种多层电路板的制造方法。
背景技术
多层电路板是由多个双面板(也即core)压制制成,如四层电路板由两个双面板压制制成,在进行电路板压制过程中,需在两个双板面中间设置半固化片,在高温高压条件下,半固化片中的树脂胶从面板中心位置向四周流动,并充分填充线路之间的间隙和相邻的板面上的无铜区位置。将一次压制过程中,使用半固化片进行固化的板面称为内层板面,将未使用半固化片进行固化的板面称为外层板面。
在压制过程中,树脂胶从双面板中心位置向四周流动过程中,在双面板的内层板面上产生切向流粘摩擦力,会对内层板面造成一定程度的拉扯。制作四层板电路过程中,每一双面板包含的两层板面中一个为内层板面,另一个为外层板面,内层板面受到所述切向流粘摩擦力的拉扯,而外层板面不被拉扯,因此,切向流粘摩擦力对四层电路板的拉扯造成内层板面电路图相对外层板面的变形程度在可接受范围内,通过该常规方法制得的四层电路板可用。
在压制6层及以上的多层电路板的过程中,需一次将3个以上的双面板进行压制。在高温高压的压制过程中,除最外层的两个外层面板外,其他内层板面均受到切向流粘摩擦力的拉扯。由于聚四氟乙烯双面板在高温下会变软,抗拉强度较低,当一个聚四氟乙烯双面板的两个板面均为内层板面时,也即其两个板面均受到切向流粘摩擦力的拉扯,会导致该双面板两个板面上的电路图同时发生变形,使得该两个板面上的电路图相对变形严重,造成双面板的电路图受破坏严重,从而导致多层电路板不可用。
发明内容
本发明实施例提供一种多层电路板的制造方法,以解决在多层电路板制造过程中,在高温条件下,当聚四氟乙烯双面板的两个板面均受到切向流粘摩擦力的拉扯,导致该双面板两个板面上的电路图均发生变形,该两个板面上的电路图相对变形严重,造成双面板的电路图受破坏严重,从而导致多层电路板不可用的问题。
本发明实施例的一个方面是提供一种多层电路板的制造方法,包括:根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数,所述固化单元包括固化连接的第一基板和第二基板,所述第一基板和所述第二基板分别具有两个板面;根据所述个数,生成各个固化单元;确定每个固化单元相对于所述多层电路板的未固化的内层板面;在所述未固化的内层板面上制作电路图;按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。
如上所述的多层电路板的制造方法,优选的是,所述固化处理包括:通过半固化片进行固化。
如上所述的多层电路板的制造方法,优选的是,所述第一基板和所述第二基板的材料分别是聚四氟乙烯。
如上所述的多层电路板的制造方法,优选的是,所述生成各个固化单元,包括:在需要固化的所述第一基板的第一板面和所述第二基板的第二板面分别制作电路图;将制作有电路图的所述第一板面和所述第二板面通过半固化片固化,生成所述固化单元。
如上所述的多层电路板的制造方法,优选的是,所述根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数之后,还包括:根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板;若所述待制作的多层电路板需要除各个固化单元外的基板,则确定所述基板的相邻固化单元;确定所述基板相对于所述多层电路板的内层板面;在所述内层板面上制作电路图;将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。
如上所述的多层电路板的制造方法,优选的是,所述根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板,包括:确定待制作的多层电路板的层数是否为4的整数倍;若所述待制作的多层电路板的层数不是4的整数倍,则确定所述待制作的多层电路板需要除各个固化单元外的基板;若所述待制作的多层电路板的层数是4的整数倍,则确定所述待制作的多层电路板不需要除各个固化单元外的基板。
本发明实施例提供的多层电路板的制造方法,通过根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数,所述固化单元包括固化连接的第一基板和第二基板,所述第一基板和所述第二基板分别具有两个板面;根据所述个数,生成各个固化单元;确定每个固化单元相对于所述多层电路板的未固化的内层板面;在所述未固化的内层板面上制作电路图;按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。通过该方法制得的多层电路板中属于同一基板的两个板面不会同时受到切向流粘摩擦力的拉扯,因此属于同一基板的两个板面的电路图因固化过程产生的相对变形较小,在可接受的范围内,从而使得通过该方法制得的多层电路板可用。
附图说明
图1为本发明实施例一提供的多层电路板的制造方法流程图;
图2为本发明实施例三提供的多层电路板的制造方法流程图。
具体实施方式
在实际应用中,当接到客户制作多层电路板的需求时,根据客户需求,技术人员会对待制作的多层电路板的叠构进行分析,包括基板材料、半固化片材料、埋钻、盲钻等信息,从而确定待制作多层电路板的层数,并预先设计待制作的多层电路板的设计工程设计线路图、MI指示(Manufacturing Instruction,生产制作指示)以及CAM(computer AidedManufacturing,计算机辅助制作)资料,可以通过预先设定的MI指示以及CAM资料控制多层电路板的制作过程。
图1为本发明实施例一提供的多层电路板的制造方法流程图。本发明实施例针对在多层电路板制造过程中,当聚四氟乙烯双面板的两个板面均受到切向流粘摩擦力的拉扯,导致该双面板两个板面上的电路图均发生变形,该两个板面上的电路图相对变形严重,造成双面板的电路图受破坏严重,从而导致多层电路板不可用的问题,提供了多层电路板的制造方法,该方法具体步骤如下:
步骤S101、根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数,所述固化单元包括固化连接的第一基板和第二基板,所述第一基板和所述第二基板分别具有两个板面。
优选地,所述第一基板和所述第二基板的材料分别是聚四氟乙烯。
在本实施例中,通常制作电路板使用的基板均具有两个板面,在进行电路图制作之前,每个板面均覆盖有全铜皮,在进行电路图制作时,对板面上的铜皮进行蚀刻,得到相应的电路图。如果该板面需要固化,则在该板面电路图制作完成后,进行固化。
具体地,该步骤中,固化单元包括固化连接的第一基板和第二基板,因此固化单元的层数为4层。根据待制作的多层电路板的层数,可以计算出构成所述多层电路板的固化单元的个数,也即是制作多层电路板所需要的固化单元的个数。例如,待制作的多层电路板的层数为8层,则经计算可知,8层电路板由两个4层的固化单元构成,也即是构成所述多层电路板的固化单元的个数为2。
步骤S102、根据所述个数,生成各个固化单元。
在本实施例中,该步骤根据步骤S101中计算出的构成所述多层电路板的固化单元的个数,也即是根据制作多层电路板所需要的固化单元的个数,生成制作该多层电路板需要的各个固化单元。
其中,所述固化单元中的两个外层板面还未制作电路图,仍然覆盖有全铜皮。
可选地,各个固化单元中已制作的电路图可以根据预先设计的工程设计线路图制作而成,其中工程设计线路图可以根据用户对所述多层电路板的功能需求预先设计。进一步地,各个固化单元制作完成后,各个固化单元在所述多层电路板内部的排列顺序已确定。
基于上述举例,该步骤S102中生成两个固化单元:第一固化单元和第二固化单元。其中第一固化单元中未固化的两个外层板面可以记为板面1和板面2,第二固化单元中未固化的两个外层板面可以记为板面3和板面4,板面1、板面2、板面3和板面4均为全铜皮。
步骤S103、确定每个固化单元相对于所述多层电路板的未固化的内层板面。
可选地,可以根据预先设计的工程设计线路图,确定每个固化单元相对于所述多层电路板的未固化的内层板面。
步骤S104、在所述未固化的内层板面上制作电路图。
基于上述举例,假设步骤S103中确定出的每个固化单元相对于所述多层电路板的未固化的内层板面为板面2和板面3,则该步骤S104中在板面2和板面3上制作电路图。
可选地,可以根据预先设计的工程设计线路图制作各未固化的内层板面上的电路图,以使制作的每一板面的电路图与其所在基板的另一板面的电路图完全对应。
步骤S105、按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。
可选地,所述固化处理包括通过半固化片进行固化。
本实施例中,该步骤S105中可以一次将多个固化单元经固化处理固化连接在一起;也可以每次仅对一组相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。
具体地,该步骤S105至少包括以下几种实现方式:(1)一次将所有固化单元经固化处理固化连接在一起,构成多层电路板。(2)每次将多个固化单元经固化处理固化连接在一起,经多次固化处理之后,所有固化单元固化连接在一起构成多层电路板。(3)每次仅对一组相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理,将两个固化单元固化连接在一起,经多次固化处理之后,所有固化单元固化连接在一起构成多层电路板。
本发明实施例中对每次进行固化处理的固化单元个数,以及各固化单元进行固化处理的先后顺序不做具体限定。
例如,假设待制作的多层电路板的层数为16层,则确定固化单元的个数为4。在确定每个固化单元相对于所述多层电路板的未固化的内层板面,并制作电路图之后,该步骤S105中,对各固化单元进行固化的顺序至少可以采用以下几种方式实现:(1)按照各个固化单元在多层电路板内部的排列顺序,将4个固化单元经一次固化处理固化连接成16层电路板。(2)按照各个固化单元在多层电路板内部的排列顺序,按照从上到下的顺序,第一次将第1个至第3个固化单元经固化处理固化连接在一起,得到一个12层的电路板,然后将该12层的电路板和第4个固化单元经固化处理固化连接在一起;共经过2次固化处理之后,得到16层电路板;或者,按照各个固化单元在多层电路板内部的排列顺序,按照从上到下的顺序,将第1个固化单元和第2个固化单元经固化处理固化连接在一起,得到一个8层电路板;将第3个固化单元和第4个固化单元经固化处理固化连接在一起,得到另一个8层电路板;将这两个8层电路板经固化处理固化连接在一起,共经过3次固化处理之后,得到16层电路板。(3)按照各个固化单元在多层电路板内部的排列顺序,按照从上到下的顺序,将第1个固化单元和第2个固化单元经固化处理固化连接在一起,得到8层电路板,将该8层电路板和第3个固化单元经固化处理固化连接在一起,得到12层电路板,将该12层电路板和第4个固化单元经固化处理固化连接在一起,共经过3次固化处理之后,得到16层电路板。另外,该步骤S105中,对各固化单元进行固化的顺序,本发明实施例仅仅以上述3中不同的实现方式为例进行说明,当然还可以采用其他方式实现,再次不再一一举例说明。
进一步地,在本实施例中,可选地,在步骤S102之后,可以执行一次步骤S103-S104,完成所有固化单元中未固化板面电路图的制作,在步骤S105中将电路图制作完成的各固化单元固化进行固化处理,得到多层电路板。可选地,在步骤S102之后,当上述步骤S105采用(2)或(3)的实现方式时,可以通过多次循环执行S103-S105来完成待制作多层电路板的制作过程。在每次固化处理前,仅针对本次要进行固化处理的各固化单元,执行步骤S103-S105,确定每个固化单元相对于所述多层电路板的未固化的内层板面,并在各未固化的内层板面上制作电路图,将本次要进行固化处理的各固化单元固化连接在一起;继续进行下一次固化处理,直到所有的固化单元均已固化连接在一起。完成多层电路板的制作。
另外,在本实施例中,最终制成的多层电路板的最外侧的两个板面为外层板面,在多层电路板的制作过程中不需固化处理,这两个板面的电路图可以在步骤S104中制作,或者可以在步骤S105固化处理结束后制作,本发明实施例对此不做具体限定。
本发明实施例通过根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数,所述固化单元包括固化连接的第一基板和第二基板,所述第一基板和所述第二基板分别具有两个板面;根据所述个数,生成各个固化单元;确定每个固化单元相对于所述多层电路板的未固化的内层板面;在所述未固化的内层板面上制作电路图;按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。由于第一基板的两个板面中的一个已经固化,且另一个未固化的板面未制作电路图,在对未固化的板面进行固化前制作其对应的电路图,使得该未固化板面的电路图与已固化的板面的电路图完全对应,没有相对变形。然后在对未固化的板面进行固化,从而使得第一基板的两个板面不会同时受到切向流粘摩擦力的拉扯,这两个板面的电路图不会同时发生变形,从而避免了该两个板面上的电路图发生严重的相对变形而受到严重破坏。同理,也可避免第二基板的电路图在切向流粘摩擦力作用下受到严重破坏。因此通过该方法制得的多层电路板中属于同一基板的两个板面不会同时受到切向流粘摩擦力的拉扯,从而可以避免两个板面的电路图因同时受到切向流粘摩擦力的作用产生严重的相对变形而受到严重破坏,并进一步可以避免多层电路板因电路图受破坏严重而不可用。
在上述实施例一的基础上,在本发明实施例二中,可选地,所述生成各个固化单元包括:在需要固化的所述第一基板的第一板面和所述第二基板的第二板面分别制作电路图;将制作有电路图的所述第一板面和所述第二板面通过半固化片固化,生成所述固化单元。
其中,所述固化单元中除第一板面和第二板面之外的两个板面为外层板面,还未制作电路图,仍覆盖有全铜皮。
可选地,生成各个固化单元过程中,根据预先设计的工程设计线路图制作第一板面和第二板面的电路图,其中工程设计线路图可以根据用户对所述多层电路板的功能需求预先设计。
本发明实施例二给出了固化单元的生成过程。
上述实施例一和实施例二实现的是层数为4的正整数倍的多层电路板的制作方法。在上述实施例二基础上,本发明实施例三提供的多层电路板的制作方法,可以实现层数为任意正偶数的多层电路板的制作。图2为本发明实施例三提供的多层电路板的制造方法流程图,在上述实施例二基础上,在步骤S101之后,该方法还包括以下步骤:
步骤S106、根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板。
具体地,该步骤S106的一种实现方式为:确定待制作的多层电路板的层数是否为4的整数倍;若所述待制作的多层电路板的层数不是4的整数倍,则确定所述待制作的多层电路板需要除各个固化单元外的基板;若所述待制作的多层电路板的层数是4的整数倍,则确定所述待制作的多层电路板不需要除各个固化单元外的基板。
在本实施例中,根据待制作的多层电路板的层数,若待制作的多层电路板的层数为4的倍数,则该多层电路板由多个固化单元经步骤S101-S105即可制作完成,不需要除各固化单元外的基板。若待制作的多层电路板的层数为偶数,且不是4的倍数,则该多层电路板不仅仅由多个固化单元构成,还需要除各固化单元外的基板。
例如,假设待制作的多层电路板的层数为12层,经步骤S101计算可以得到所述固化单元的个数为3,该多层电路板可以由3个固化单元经步骤S101-S105制作得到。假设待制作的多层电路板的层数为14层,经步骤S101计算可以得到所述固化单元的个数为3,除3个固化单元之外,还需要一个基板。
若步骤S106确定所述待制作的多层电路板需要除各个固化单元外的基板,则执行步骤S107-S110。若该步骤S106中确定所述待制作的多层电路板不需要除各个固化单元外的基板,则执行步骤S102-S105。
步骤S107、根据所述个数,生成各个固化单元,则确定所述基板的相邻固化单元。
在步骤S102基础上,若确定所述待制作的多层电路板需要除各个固化单元外的基板,该步骤S107还包括确定所述基板的相邻固化单元。
可选地,根据预先设计的工程设计线路图,确定与所述基板的相邻固化单元。
优选地,将基板放到所述待制作的多层电路板的最外面的位置。此时
本实施例中,也可以将基板放到多层电路板的任意位置,本发明实施例对于除固化单元外的基板与各固化单元的位置关系不做具体限定。
步骤S108、确定每个固化单元相对于所述多层电路板的未固化的内层板面,以及所述基板相对于所述多层电路板的内层板面。
在步骤S103基础上,若确定所述待制作的多层电路板需要除各个固化单元外的基板,该步骤S108还包括确定所述基板相对于所述多层电路板的内层板面。
该步骤S108与步骤S103的固化处理过程类似,本实施例在此不再赘述。
步骤S109、在所述各固化单元的未固化的内层板面上,以及所述基板的内层板面上制作电路图。
与步骤S104类似,若确定所述待制作的多层电路板需要除各个固化单元外的基板,该步骤S109还包括在所述内层板面上制作电路图。
该步骤S109与步骤S104的固化处理过程类似,本实施例在此不再赘述。
步骤S110、按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理;将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。
在步骤S105基础上,若确定所述待制作的多层电路板需要除各个固化单元外的基板,该步骤S109还包括将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。
该步骤S110与步骤S105的固化处理过程类似,本实施例在此不再赘述。需要说明该的是,该步骤S110中不可以对该基板的两个板面同时进行固化处理。
本发明实施例中,所述根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数之后,根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板;若所述待制作的多层电路板需要除各个固化单元外的基板,则确定所述基板的相邻固化单元;确定所述基板相对于所述多层电路板的内层板面;在所述内层板面上制作电路图;将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。通过该方法制得的多层电路板中属于同一基板的两个板面不会同时受到切向流粘摩擦力的拉扯,从而可以避免两个板面的电路图因切向流粘摩擦力的作用产生严重的相对变形而受到严重破坏,并进一步可以避免多层电路板因电路图受破坏严重而不可用。本发明实施例实现了层数为正偶数的多层电路板的制作。
在上述实施例二基础上,在本发明实施例三中,可选地,在步骤S106之后,若确定所述待制作的多层电路板需要除各个固化单元外的基板,该多层电路板的制作还可以通过执行步骤S102-S105之后,继续执行以下步骤来完成:
步骤S111、确定所述基板的相邻固化单元。
步骤S112、确定所述基板相对于所述多层电路板的内层板面。
步骤S113、在所述内层板面上制作电路图。
步骤S114、将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。
该步骤S111-S114与步骤S107-S110类似,在此不再赘述。
本发明实施例给出了实施例三的另一种实现方式。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种多层电路板的制造方法,其特征在于,包括:
根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数,所述固化单元包括固化连接的第一基板和第二基板,所述第一基板和所述第二基板分别具有两个板面;
根据所述个数,生成各个固化单元;
确定每个固化单元相对于所述多层电路板的未固化的内层板面;
在所述未固化的内层板面上制作电路图;
按照所述各个固化单元在所述多层电路板内部的排列顺序,对相邻两个固化单元的、制作有电路图的、未固化的内层板面进行固化处理。
2.根据权利要求1所述的多层电路板的制造方法,其特征在于,所述固化处理包括:
通过半固化片进行固化。
3.根据权利要求2所述的多层电路板的制造方法,其特征在于,所述第一基板和所述第二基板的材料分别是聚四氟乙烯。
4.根据权利要求3所述的多层电路板的制造方法,其特征在于,所述生成各个固化单元,包括:
在需要固化的所述第一基板的第一板面和所述第二基板的第二板面分别制作电路图;
将制作有电路图的所述第一板面和所述第二板面通过半固化片固化,生成所述固化单元。
5.根据权利要求1-4任一项所述的多层电路板的制造方法,其特征在于,所述根据待制作的多层电路板的层数,确定构成所述多层电路板的固化单元的个数之后,还包括:
根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板;
若所述待制作的多层电路板需要除各个固化单元外的基板,则确定所述基板的相邻固化单元;
确定所述基板相对于所述多层电路板的内层板面;
在所述内层板面上制作电路图;
将制作有电路图的所述基板的内层板面与所述相邻固化单元的未固化的内层板面进行固化。
6.根据权利要求5所述的多层电路板的制造方法,其特征在于,所述根据待制作的多层电路板的层数,以及所述固化单元的个数,确定所述待制作的多层电路板是否需要除各个固化单元外的基板,包括:
确定待制作的多层电路板的层数是否为4的整数倍;
若所述待制作的多层电路板的层数不是4的整数倍,则确定所述待制作的多层电路板需要除各个固化单元外的基板;
若所述待制作的多层电路板的层数是4的整数倍,则确定所述待制作的多层电路板不需要除各个固化单元外的基板。
CN201610721403.4A 2016-08-24 2016-08-24 多层电路板的制造方法 Active CN107787130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610721403.4A CN107787130B (zh) 2016-08-24 2016-08-24 多层电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610721403.4A CN107787130B (zh) 2016-08-24 2016-08-24 多层电路板的制造方法

Publications (2)

Publication Number Publication Date
CN107787130A true CN107787130A (zh) 2018-03-09
CN107787130B CN107787130B (zh) 2019-11-08

Family

ID=61393571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610721403.4A Active CN107787130B (zh) 2016-08-24 2016-08-24 多层电路板的制造方法

Country Status (1)

Country Link
CN (1) CN107787130B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243745A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Works Ltd 多層板の製造方法
US20090008136A1 (en) * 2007-07-04 2009-01-08 Samsung Electro-Mechanics Co., Ltd. Multilayered printed circuit board and fabricating method thereof
KR20100021145A (ko) * 2008-08-14 2010-02-24 주식회사 에스아이 플렉스 Pth를 이용하여 bvh를 형성하는 다층 연성인쇄회로 및 그 제조방법
CN103025051A (zh) * 2012-11-20 2013-04-03 深圳崇达多层线路板有限公司 一种机械背钻孔结构的hdi板及其制作方法
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243745A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Works Ltd 多層板の製造方法
US20090008136A1 (en) * 2007-07-04 2009-01-08 Samsung Electro-Mechanics Co., Ltd. Multilayered printed circuit board and fabricating method thereof
KR20100021145A (ko) * 2008-08-14 2010-02-24 주식회사 에스아이 플렉스 Pth를 이용하여 bvh를 형성하는 다층 연성인쇄회로 및 그 제조방법
CN103025051A (zh) * 2012-11-20 2013-04-03 深圳崇达多层线路板有限公司 一种机械背钻孔结构的hdi板及其制作方法
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法

Also Published As

Publication number Publication date
CN107787130B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
CN101346047B (zh) 多层电路板制作方法及用于制作多层电路板的内层基板
KR20150070936A (ko) 구성요소를 접합하기 위한 시스템 및 방법
Walczyk et al. Thermal press curing of advanced thermoset composite laminate parts
CN106670736B (zh) 一种大尺寸结构复杂金属构件的叠层制造方法
CN103813658B (zh) 多层厚铜电路板的制作方法及双面厚铜电路板的制作方法
CN104168727B (zh) 多层pcb板压板制造方法
KR100755795B1 (ko) 다층 회로 기판의 제조 방법
CN102056414A (zh) 印刷电路板的制作方法
CN112533355A (zh) 一种带嵌入式铜块的pcb板件及其制作方法
CN104717840A (zh) 电路板制作方法和电路板
CN107787130A (zh) 多层电路板的制造方法
KR102199038B1 (ko) 서로 교차하는 중공 보강 구조체들을 생산하기 위한 방법
CN205793734U (zh) 印制线路板防层偏的压合结构
CN107203678A (zh) 一种基于几何特征映射的零部件自动装配方法
CN103369872A (zh) 多层印刷电路板的压合方法
US20200406600A1 (en) Method for joining by bonding of parts, in particular composite parts having fibrous reinforcement
CN115625906A (zh) 碳纤维复合材料外壳及其制备方法、电子设备
CN115172534A (zh) 一种光伏组件的加工方法
CN111113938B (zh) 一种碳纤维材料零件的装配方法及碳纤维材料零件
CN110561775A (zh) 一种超材料样件制备方法
CN103970330A (zh) 触控面板的制造方法
Sajjad et al. Investigating the impacts of heterogeneous infills on structural strength of 3D printed parts
CN108334655B (zh) 一种复杂外形飞行器的热防护结构分块布局方法及系统
CN206533603U (zh) 一种加厚型多层复合电路板
CN106550532A (zh) 用于制造部件载体的包括低流动性材料的保护结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220621

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.