CN107785348B - 反熔丝结构、半导体器件及电子装置 - Google Patents

Abstract

本发明提供一种反熔丝结构、半导体器件及电子装置，该反熔丝结构包括用于施加编程电压的第一端，以及用于与编程晶体管连接的第二端，该反熔丝结构还包括：沿垂直方向间隔设置的至少两层金属层，每层金属层均包括彼此间隔布置的第一金属连线和第二金属连线，且在垂直方向上相邻金属层中对应位置的金属连线至少在部分区域中类型不同，所述第一金属连线与所述第一端电性连接，所述第二金属连线与所述第二端电性连接，所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层隔离。该反熔丝结构具有耗电低、可靠性高的优点。该半导体器件及电子装置具体类似的优点。

Description

反熔丝结构、半导体器件及电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种反熔丝结构、半导体器件及电子装置。

背景技术

随着半导体制程技术的发展，反熔丝(Anti-fuse)技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。

反熔丝结构广泛的应用于永久性编程(permanently program)的集成电路(integrated circuits，IC)中，例如某种编程逻辑器件(Certain programmable logicdevices)、专门目的而设计的集成电路(Application Specific Integrated Circuit，ASIC)，利用反熔丝结构来配置的逻辑电路和从一个标准的IC设计创建一个定制的设计，反熔丝结构可以用于编程只读存储器(programmable read-only memory，PROM)中。例如可编程的漏极器件，例如VLSI和ASIC设计中的应用，选用反熔丝技术来配置逻辑电路，以及从标准的集成电路来设计特定的电路；或者将反熔丝结构应用于可编程只读存储器件(PROM)，每一字节包含一熔丝以及一反熔丝，并通过触发其中的一个或者两个实现编程，所述编程是永久且不可逆的。

在半导体器件中，反熔丝的一种典型结构是在两个金属导体构成的电极之间配置一块薄阻挡层，所述阻挡层的材料通常为非导通的非晶态硅。当足够大的电压施加于反熔丝时，上述的非晶态硅转变为多晶硅，并与所述金属导体一起构成具有低阻抗且可以导通的合金体；反熔丝的另一种典型结构是钨、钛与硅构成的合金体。

反熔丝结构在集成电路中得到广泛应用，但是反熔丝结构的长期稳定性成为反熔丝结构的一个重要问题，因为随着时间的延长，所述反熔丝结构有性能退化的趋势。这是因为当在反熔丝元件上施加较高的电压时，极易产生电子迁移现象，使反熔丝元件不能够在预定的工况下产生作用，降低了反熔丝元件的可靠性，且现有的反熔丝元件需要施加的电压高，电能消耗大。

因此，需要提出一种新的反熔丝结构、反熔丝结构的制作方法半导体器件以及电子装置，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种新的反熔丝结构，其耗电低且可靠性高。

为了克服目前存在的问题，本发明一方面提供一种反熔丝结构，包括用于施加编程电压的第一端，以及用于与编程晶体管连接的第二端，该反熔丝结构还包括：沿垂直方向间隔设置的至少两层金属层，每层金属层均包括彼此间隔布置的第一金属连线和第二金属连线，且在垂直方向上相邻金属层中对应位置的金属连线至少在部分区域中类型不同，所述第一金属连线与所述第一端电性连接，所述第二金属连线与所述第二端电性连接，所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层隔离。

示例性地，各层所述金属层中的第一金属连线通过硅通孔彼此电性连接，且位于最上层金属层中的第一金属连线与所述第一端电性连接；

各层金属层中的第二金属连线通过硅通孔彼此电性连接，且位于最上层金属层中的第二金属连线与所述第二端电性连接。

示例性地，垂直方向上相邻金属层中的金属连线呈彼此垂直布置。

示例性地，垂直方向上相邻金属层中的金属连线呈彼此平行布置。

示例性地，相邻金属层中的所述第一金属连线和第二金属连线的布置方式相反。

示例性地，所述金属层的数量至少为3层。

示例性地，每层所述金属层中的第一金属连线的数量大于等于2，第二金属连线的数量大于等于2。

示例性地，所述第一金属连线和第二金属连线呈直线状。

根据本发明的反熔丝结构，当在反熔丝结构的两端施加一定电压时，由于每层金属层中的第一金属连线和第二金属连线彼此间隔布置，且至少有部分位于同一投影区域的相邻金属连线的类型不同，因而不仅在每层金属中第一金属连线和第二金属连线之间产生电场，而且在垂直方向上相邻金属层会形成垂直向上和垂直向下的电场，因此只需要在反熔丝结构的两端施加较小的电压，就可以击穿金属连线之间的介电层，实现反熔丝结构的导通功能，耗电较低，此外，由于在反熔丝结构上施加的电压小了，降低了电子迁移现象的发生，从而提高了反熔丝结构的可靠性。

本发明又一方面提供一种半导体器件，其包括半导体衬底，在所述半导体衬底上形成有如上所述的反熔丝结构以及与所述反熔丝结构连接的编程晶体管。

本发明提出的半导体器件，由于具有上述反熔丝结构具有耗电低可靠性高的优点，因而具有类似的优点

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件具有耗电低可靠性高的优点，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出根据本发明一实施方式的反熔丝结构示意性俯视图；

图2示出了图1所示反熔丝结构施加电压后上两层的电场分布示意图；

图3示出了图1所示反熔丝结构施加电压后下两层的电场分布示意图；

图4示出根据本发明一实施方式的半导体器件的结构示意图；

图5示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参照图1～图3对本发明一实施方式的反熔丝结构做详细描述。

其中，图1示出根据本发明一实施方式的反熔丝结构示意性俯视图；

图2示出了图1所示反熔丝结构施加电压后上两层的电场分布示意图；

图3示出了图1所示反熔丝结构施加电压后下两层的电场分布示意图。

如图1所示，本实施例的反熔丝结构100包括用于施加编程电压的第一端A和用于与编程晶体管连接的第二端B，以及在垂直方向上间隔设置的三层金属层M1、M2和M3，其中每层金属层包括彼此间隔布置的第一金属连线和第二金属连线，所述第一金属连线与所述第一端A电性连接，所述第二金属连线与所述第二端B电性连接，并且所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层(图未示)隔离。

在本实施例中，金属层M1、M2和M3可以采用合适的金属材料，例如铝、铜、钛或钨等。金属层M1位于最下层，在金属层M1中间隔布置有第一金属连线10A和第二金属连线10B。金属层M2位于中间层，在金属层M2中间隔布置有第一金属连线20A和第二金属连线20B。金属层M3位于最上层，在金属层M3中间隔布置有第一金属连线30A和第二金属连线30B。各层金属层中的第一金属连线和第二金属连线可以通过直接对金属层进行图形化获得，也可以通过首先在介质层中形成对应的沟槽，然后在所述沟槽填充对应的金属材料获得。

由于各层金属层中间隔布置有第一金属连线和第二金属连线，因此当在第一端A施加编程电压之后，如图2和图3中箭头所示，每层金属层中相邻的第一金属连线和第二金属连线分别构成两个电极，并且在相邻的第一金属连线和第二金属连线之间形成电场，从而对第一金属连线和第二金属连线之间的介电层产生电应力作用。

可以理解的是，虽然在本实施例中，金属层的数量为3，但是本发明并不局限于此，而是在其他实施例中，可以为其他合适的数量，例如可以为2层或大于3层。类似地，各层金属层中金属连线的数量也不局限于本实施例中所示的2个，例如在其他实施例中各层金属层中第一金属连线和第二金属连线的数量可以分别为大于等于3个。

进一步地，在本实施例中，第一金属连线和第二金属连线呈直线状，并且相邻金属层中的第一金属连线和第二金属连线呈彼此垂直分布。例如图1中所示，金属层M1中的第一金属连线10A和第二金属连线10B在水平面内沿纵向分布，金属层M2中的第一金属连线20A和第二金属连线20B在水平面内沿横向分布，金属层M3中的第一金属连线30A和第二金属连线30B在水平面内又沿纵向分布，这样金属层M1中的第一金属连线10A和第二金属连线10B与金属层M2中的第一金属连线20A和第二金属连线20B彼此垂直，金属层M2中的第一金属连线20A和第二金属连线20B与金属层M3中的第一金属连线30A和第二金属连线30B彼此垂直。

由于相邻金属层中的第一金属连线和第二金属连线呈彼此垂直分布，因此当在第一端A施加编程电压之后，如图2和图3中圆圈所示，在垂直方向上，相邻金属层中不同类型的金属连线，即第一金属连线和第二金属连线之间也会形成电场，例如金属层M3中第一金属连线30A与金属层M2中的第二金属连线20B，或者金属层M3中第二金属连线30B与金属层M2中的第一金属连线20A在彼此位于同于投影区域的位置会构成两个电极，并形成垂直向上或垂直向下(也即，图2和图3中的垂直纸面向里和垂直纸面向外)的电场，从而对各层金属层之间的介电层产生垂直方向上的相反的电应力。

进一步地，如图1所示，在本实施中，为了实现各层金属层中的第一金属连线与第一端A电性连接，第二金属连线与第二端B电性连接，金属层M1、M2和M3中的第一金属连线彼此通过硅通孔(Via)电性连接。具体地，金属层M1的第一金属连线10A和金属层M2中的第一金属连线20A通过第一硅通孔11彼此电性连接，金属层M2的第一金属连线20A和金属层M3中的第一金属连线30A通过第二硅通孔21彼此电性连接。金属层M1的第二金属连线10B和金属层M2中的第二金属连线20B通过第一硅通孔11彼此电性连接，金属层M2的第二金属连线20B和金属层M3中的第二金属连线30B通过第二硅通孔21彼此电性连接。其中，硅通孔11和21通过在介质层中刻蚀形成对应的通孔，并在所述通孔中填充导电介质形成。

并且，如图1所示，为了实现各层金属层中的第一金属连线与第一端A电性连接，第二金属连线与第二端B电性连接，位于最上层的金属层M3中的第一金属连线30A位于相同侧的一端共同连接至第一端A，以实现各层金属层中的第一金属连线与第一端A的电性连接。位于最上层的金属层M3中的第二金属连线30B位于相同侧的一端共同连接至第二端B，以实现各层金属层中的第金属连线与第二端B的电性连接。

可以理解的是，虽然在本实施例中，通过硅通孔和最上层的金属层实现第一金属连线和第二金属连线与第一端和第二端的电性连接，但是在其他实施例中，也可以采用其他方式实现，例如通过底层金属层和硅通孔实现第一金属连线和第二金属连线与第一端和第二端的电性连接，或者各层金属层中的第一金属连线和第二金属连线分别与第一端和第二端进行电性连接等方式来实现。本实施例仅提供一种优选实施例，而不是构成对本发明的限制。

进一步地，为了隔离第一金属连线和第二金属连线以及各金属层，在第一金属连线和第二金属连线以及各层所述金属层之间设置有介电层(图未示)。该介电层可以采用常用的介电层材料，例如氧化物、氮化物、氮氧化物、低K材料或超低K材料。优选地，在本实施例中，介电层采用低K材料或超低K材料，例如多孔SiCOH材料。

本实施例提出的反熔丝结构，当未施加编程电压时，由于第一金属连线和第二金属连线以及各层金属层之间被介电层隔离，因而第一端A和第二端B处于断开状态，但是当在反熔丝结构的第一端A施加一定电压后，如上所示，不仅在每层金属中第一金属连线和第二金属连线之间产生电场，而且在垂直方向上相邻金属层之间会形成垂直向上和垂直向下的电场，这些电场会对第一金属连线和第二金属连线之间以及各层金属层之间的介电层产生电应力作用，从而将介电层击穿，实现第一端A和第二端B的导通，从而给编程晶体管施加编程电压，实现编程。由于在水平方向和垂直方向上形成电场，并且在垂直方向上还存在相反的电场，因此介电层受到的电应力作用很强，只需要在反熔丝结构的第一端A上施加较小的电压，就可以击穿金属连线之间的介电层，实现反熔丝结构的导通功能，耗电较低，此外，由于在反熔丝结构上施加的电压小了，降低了电子迁移现象的发生，从而提高了反熔丝结构的可靠性。

可以理解的是，上述实施例仅是本发明一优选实施例，本发明的原理在于当施加编程电压后，在水平方向和垂直方向上均需电场，因而金属连线的排布方式不限于图1所示方式，例如各层金属层中的第一金属连线和第二金属连线均可以沿纵向或横向布置，也即垂直方向上相邻金属层中的金属连线呈彼此平行布置，此时只要相邻金属层中的所述第一金属连线和第二金属连线的布置方式相反，即垂直方向上相邻金属层对应位置的金属连线的类型不同，例如M3最左边为第一金属连线，则M2最左边为第二金属连线，M1最左边为第一金属连线，依次类推也可实现上述垂直方向上形成垂直向上和垂直向下的电场。换言之，在垂直方向上，相邻金属层中对应位置的金属连线至少在部分区域类型不同即可实现上述垂直方向上的电场，本领域技术人员可以基于此设计各种合适的金属连线形状以及布置方式，其都将包括在本发明的范围内。

实施例二

本发明还提供一种半导体器件，该半导体器件示例性地为一次可编程存储器，其包括多个或阵列的存储单元(one cell)，下面结合图4对该存储单元进行说明。如图4所示，该存储单元包括：反熔丝结构100以及与反熔丝结构100连接的编程晶体管200。

其中，反熔丝结构100包括用于施加编程电压Vprog的第一端A，以及用于与编程晶体管200连接的第二端B，其采用本发明实施例一提供的结构，即包括：沿垂直方向间隔设置的至少两层金属层，每层金属层均包括彼此间隔布置的第一金属连线和第二金属连线，且在垂直方向上相邻金属层中对应位置的金属连线至少在部分区域中类型不同，所述第一金属连线与所述第一端电性连接，所述第二金属连线与所述第二端电性连接，所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层隔离。

编程晶体管200可以各种类型的晶体管，例如NMOS管和PMOS管。并且反熔丝结构100和编程晶体管200均可以采用本领域目前至的制作工艺实现，并集成在同一半导体衬底中。该半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

本实施例的半导体器件由于反熔丝结构需要很小的编程电压即可实现导通，也即本实施例的半导体器件需要很小的编程电压即可实现编程，因而具有耗电低，可靠性高的优点。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底上形成反熔丝结构以及与所述反熔丝结构连接的编程晶体管。其中，所述反熔丝结构，包括用于施加编程电压的第一端，用于与编程晶体管连接的第二端，以及沿垂直方向间隔设置的至少两层金属层，每层金属层均包括彼此间隔布置的第一金属连线和第二金属连线，且在垂直方向上相邻金属层中对应位置的金属连线至少在部分区域中类型不同，所述第一金属连线与所述第一端电性连接，所述第二金属连线与所述第二端电性连接，所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层隔离。

其中半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。

本发明实施例的电子装置，由于所包含的半导体器件具有耗电低，可靠性高的优点，因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种反熔丝结构，包括用于施加编程电压的第一端，以及用于与编程晶体管连接的第二端，其特征在于，还包括：沿垂直方向间隔设置的至少两层金属层，每层金属层均包括彼此间隔布置的第一金属连线和第二金属连线，且在垂直方向上相邻金属层中对应位置的金属连线至少在部分区域中类型不同，所述第一金属连线与所述第一端电性连接，所述第二金属连线与所述第二端电性连接，所述第一金属连线和第二金属连线之间以及各层所述金属层之间通过介电层隔离，当施加编程电压后，所述介电层击穿，所述第一端和第二端导通。

2.根据权利要求1所述的反熔丝结构，其特征在于，各层所述金属层中的第一金属连线通过硅通孔彼此电性连接，且位于最上层金属层中的第一金属连线与所述第一端电性连接；

各层金属层中的第二金属连线通过硅通孔彼此电性连接，且位于最上层金属层中的第二金属连线与所述第二端电性连接。

3.根据权利要求1所述的反熔丝结构，其特征在于，垂直方向上相邻金属层中的金属连线呈彼此垂直布置。

4.根据权利要求1所述的反熔丝结构，其特征在于，垂直方向上相邻金属层中的金属连线呈彼此平行布置。

5.根据权利要求4所述的反熔丝结构，其特征在于，相邻金属层中的所述第一金属连线和第二金属连线的布置方式相反。

6.根据权利要求1-5任意一项所述的反熔丝结构，其特征在于，所述金属层的数量至少为3层。

7.根据权利要求1-5任意一项所述的反熔丝结构，其特征在于，每层所述金属层中的第一金属连线的数量大于等于2，第二金属连线的数量大于等于2。

8.根据权利要求1-5任意一项所述的反熔丝结构，其特征在于，所述第一金属连线和第二金属连线呈直线状。

9.一种半导体器件，其特征在于，包括半导体衬底，在所述半导体衬底上形成有如权利要求1-8任意一项所述的反熔丝结构以及与所述反熔丝结构连接的编程晶体管。

10.一种电子装置，其特征在于，包括如权利要求9所述的半导体器件以及与所述半导体器件相连接的及电子组件。