CN107783877B - 基于变异分析的硬件木马有效激活的测试向量生成方法 - Google Patents
基于变异分析的硬件木马有效激活的测试向量生成方法 Download PDFInfo
- Publication number
- CN107783877B CN107783877B CN201710850971.9A CN201710850971A CN107783877B CN 107783877 B CN107783877 B CN 107783877B CN 201710850971 A CN201710850971 A CN 201710850971A CN 107783877 B CN107783877 B CN 107783877B
- Authority
- CN
- China
- Prior art keywords
- low
- node
- test
- nodes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 105
- 239000013598 vector Substances 0.000 title claims abstract description 66
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004458 analytical method Methods 0.000 title claims abstract description 18
- 230000003213 activating effect Effects 0.000 title claims abstract description 14
- 230000035772 mutation Effects 0.000 claims abstract description 63
- 230000000694 effects Effects 0.000 claims abstract description 57
- 238000012216 screening Methods 0.000 claims abstract description 14
- 238000010998 test method Methods 0.000 claims abstract description 4
- 230000006870 function Effects 0.000 claims description 21
- 238000004088 simulation Methods 0.000 claims description 9
- 230000007306 turnover Effects 0.000 claims description 7
- 238000012795 verification Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000012800 visualization Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000013522 software testing Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及集成电路可信任性技术领域，为提出一种硬件木马有效激活的测试向量生成方法，该方法目的性强、测试成本较低、测试效率很高、产生的测试序列更精简，更能有效的激活硬件木马，对于硬件木马显化和旁路信号分析具有一定的实际意义和参考价值。为此，本发明采用的技术方案是，基于变异分析的硬件木马有效激活的测试向量生成方法，分析母本电路的结构特点，筛选出低活性节点，并利用变异方法，将低活性节点的电路结构执行变异操作，生成高阶变异体，利用功能测试的方法来筛选能杀死变体的测试向量。本发明主要应用于集成电路安全检测场合。
Description
技术领域
本发明涉及集成电路可信任性技术领域，具体涉及一种基于变异分析的硬件木马有效激活的测试向量生成方法。
背景技术
随着深亚微米集成电路工艺和计算机辅助设计技术的快速发展，集成电路广泛的应用在金融、交通、通信和国防等领域，逐渐成为国民生活中不可或缺的部分。另外，伴随着经济全球化浪潮的深入，半导体制造商为了快速占有市场份额，提高营收利润，纷纷加速集成电路芯片的上市时间，这加剧了集成电路全球化的步伐，从而导致集成电路的设计与制造相分离。通常，一片集成电路芯片的设计与制造过程需要多家单位的联合协作，其中部分环节不乏涉及到外资或者合资企业的协助，这导致一些居心叵测的攻击者或竞争者可能渗透进来，利用失控的集成电路设计与制造环节植入恶意的电路，从而实现窃取信息、权限升级、性能下降、功能紊乱甚至系统宕机等。一旦某个环节出现问题，将直接影响到芯片的安全，从而导致整个信息系统瘫痪甚至直接威胁到社会的和谐与稳定。
集成电路作为现代信息系统的核心，逐渐成为推动现代科技发展的持久动力，而集成电路芯片的设计与制造过程不完全自主可控，这将导致集成电路并不安全可信。在设计阶段，随着芯片功能越来越复杂、规模越来越大和系统级芯片(SoC)技术的发展，使用的大量第三方设计可能存在安全隐患，如内嵌硬件木马电路等。在制造阶段，一般设计者完成版图设计后，首先由掩膜版(mask)厂家完成生产工艺所需要的几十块掩膜版的制作，再由芯片制造厂(foundry)完成加工，在掩膜制作和芯片制造中，可能会利用版图中存在的空余空间，恶意植入木马电路。
硬件木马可能存在于集成电路全生命周期的各个阶段，硬件木马为攻击者打开攻击之门，使攻击者可以轻松绕过各种传统测试和加密等坚固壁垒，硬件木马问题正在成为集成电路的重要安全隐患，一旦被硬件木马影响的芯片被应用于军用装备及国民经济核心领域中，将会带来严重的灾难和不可估计的经济损失，因此开展硬件木马的检测与防护技术研究，保证集成电路的安全可信是世界各国的共同关注的话题。
近年来，随着研究的逐渐深入，在硬件木马检测技术方面取得了卓越的成果。目前硬件木马检测分为逆向工程，逻辑功能分析和旁路信号分析三种。旁路信号分析具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出来了较为乐观的应用前景，成为了当前的检测方法的主流。小面积的硬件木马很容易被工艺噪声所淹没，我们很难从被噪声淹没的旁路信息中识别出硬件木马的特征，工艺噪声是进一步提高检测精度的主要瓶颈。然而工艺噪声是客观存在的，为了进一步的提高检测精度，只有最大可能的激活硬件木马，提高硬件木马的活性，使硬件木马的旁路影响不被工艺噪声所淹没。
参考文献
[1]Chakraborty R S,Wolff F,Paul S,et al.MERO:A Statistical Approachfor Hardware Trojan Detection[C]//International Workshop on CryptographicHardware and Embedded Systems.Springer-Verlag,2009:396-410.
[2]Salmani H,Tehranipoor M,Plusquellic J.New design strategy forimproving hardware Trojan detection and reducing Trojan activation time[C]//IEEE International Workshop on Hardware-Oriented Security and Trust.IEEE,2009:66-73.
[3]Salmani H,Tehranipoor M,Plusquellic J.A Novel Technique forImproving Hardware Trojan Detection and Reducing Trojan Activation Time[J].IEEE Transactions on Very Large Scale Integration Systems,2012,20(1):112-125.
[4]Yang Y C,Wang C Y,Huang C Y,et al.Pattern generation for MutationAnalysis using Genetic Algorithms[C]//IEEE International Symposium onCircuits and Systems.IEEE,2013:2545-2548.
[5]Khan R,Amjad M.Automatic test case generation for unit softwaretesting using genetic algorithm and mutation analysis[C]//IEEE Up SectionConference on Electrical Computer and Electronics.IEEE,2015:1-5。
发明内容
为克服现有技术的不足，本发明旨在提出一种硬件木马有效激活的测试向量生成方法，该方法目的性强、测试成本较低、测试效率很高、产生的测试序列更精简，更能有效的激活硬件木马，对于硬件木马显化和旁路信号分析具有一定的实际意义和参考价值。为此，本发明采用的技术方案是，基于变异分析的硬件木马有效激活的测试向量生成方法，分析母本电路的结构特点，筛选出低活性节点，并利用变异方法，将低活性节点的电路结构执行变异操作，生成高阶变异体，利用功能测试的方法来筛选能杀死变体的测试向量。
在一个实例中具体步骤是：
步骤1：搭建测试验证平台，随机产生测试向量并激励电路：围绕原始电路搭建测试验证平台，根据原始电路的功能和结构特点，利用Mentor Graphics公司的仿真工具Modelsim对原始电路进行仿真测试；
步骤2：统计电路节点的翻转情况与翻转概率：根据电路的仿真结果文件，将得到的电路节点翻转信息及节点信息输出到电路活动性SAIF(Switching Activityinterchange Format)文件中，利用脚本语言统计内部节点的翻转情况和电路运行的相关状态，确定各节点的翻转概率；
步骤3：根据临界概率阈值Pth，并确定低活性节点：根据内部节点各节点的翻转概率信息列表，根据临界阈值概率Pth，将翻转概率小于临界阈值概率Pth的认定为低活性节点，并将重复节点、不活动节点等可疑节点剔除，确定低活性节点；
步骤4：低活性节点变异：将低活性节点分类，分别确定为低1节点和低0节点，将两个低0节点的下一级的逻辑电路修改为与门，将两个低1节点的下一级逻辑电路修改为或门，并保存为变体网表；
步骤5：随机测试向量激励原始网表与变体网表，统计变异得分：随机产生测试向量，并执行该测试向量来激励原始网表和变异网表，根据原始网表与变体网表的低活性节点对应的变异结构的翻转情况来判断是否杀死变异，并统计每个测试向量的变异得分；
步骤6：筛选得分最高的为最优测试向量：比较所有测试向量对应的变异得分情况，将最大的变异得分对应的测试向量认定为能有效激活硬件木马的最优的测试向量。
步骤5具体地：
根据电路的低0和低1节点，针对不同的节点确定不同的变异算子，表1为低1节点的变异算子的布尔函数表；
表1
在对网表变异前，节点a和节点c为同一节点，在执行变异操作后，在节点a植入变异算子，节点a和节点c分别作为变异算子的输入和输出端，假设低1节点a出现逻辑值“1”的概率为P1a，低1节点a出现逻辑值0的概率为P0a，低1节点b出现逻辑值1的概率为P1b，低1节点b出现逻辑值0的概率为P0b，且P1a＜＜P0a，P1b＜＜P0b，因为节点a和节点b出现出现逻辑“0”的概率很大，一旦节点a或者节点b甚至同时出现逻辑“1”，代表激励电路的测试向量能使低活性节点翻转，因此在低活性节点上注入错误，即植入变异算子，当低1节点出现逻辑“1”的时候，输出节点均会发生翻转，因此会产生错误，即杀死变体，通过观察电路响应的变化，来筛选测试向量，如果变体没有被杀死，则表示该测试向量不够优秀，无法有效使低活性节点翻转；
表2
表2为低0节点的变异算子的布尔函数表，低0节点的变异算子为与非门。假设低0节点a出现逻辑值“1”的概率为P1a，低0节点a出现逻辑值“0”的概率为P0a，低0节点b出现逻辑值“1”的概率为P1b，低0节点b出现逻辑值“0”的概率为P0b，且Pa0＜＜1Pa，P0b＜＜P1b，因此低0节点a和节点b很难出现逻辑“0”状态，因此在低0节点a和节点b上植入低0变异结构，当而者其一或者都出现逻辑“0”时，变异结构的输出节点c改变，相等于在出现逻辑“0”状态时，在电路中注入错误，通过比较输出响应与期望是否一致来验证测试向量的优化性。如果变异电路的功能与期望不一致，即否杀死变体，否则变体活着，从而该测试向量是否为能使低活性节点翻转的优化测试向量，如果硬件木马植入在该节点，可以通过筛选的测试向量提高硬件木马的激活度。
本发明的特点及有益效果是：
本发明借鉴软件测试的思想，通过网表电路中注入错误，即植入变异结构，结合逻辑功能测试技术，观察电路的功能的变化来实现优化测试向量的筛选。该方法对电路中的低活性节点开展定向的测试向量生成算法研究，目的性很强，测试向量序列更精简，另外通过逻辑功能测试的方法也更加的直观，测试效率更高。最后本方法借鉴软件测试的方法，软件漏洞测试的方法更加成熟，更加具有迁移性，这为测试向量的生成提供一种新的发展方向。
附图说明：
图1基于变异分析的硬件木马有效激活的测试向量生成方法的流程图。
图2程序变异处理的主要步骤。
图3低1节点的变异算子。
图4低0节点的变异算子。
具体实施方式
本发明提出一种基于变异分析的硬件木马有效激活的测试向量生成方法，借鉴软件测试与定位程序漏洞的方法来定位硬件木马的植入点—低活性节点，并针对硬件木马植入点来定向筛选能有效激活硬件木马的测试向量，该方法目的性强、测试成本较低、测试效率很高、产生的测试序列更精简，更能有效的激活硬件木马，对于硬件木马显化和旁路信号分析具有一定的实际意义和参考价值。
本发明是软件测试的基础上，结合硬件木马的隐蔽性特点，提出利用变异分析的硬件木马有效激活的测试向量生成方法，分析母本电路的结构特点，筛选出低活性节点，并利用变异思想，将低活性节点的电路结构执行变异操作，生成高阶变异体，利用功能测试的方法来筛选能杀死变体的测试向量，即硬件木马激活的测试向量，从而激活硬件木马，大大的提高了旁路检测方法的检测精度。
本发明的完整技术方案如下：
图1为基于变异分析的硬件木马有效激活的测试向量生成方法的流程图，该方法主要包括以下步骤：
步骤1：搭建测试验证平台，随机产生测试向量并激励电路：围绕原始电路搭建测试验证平台，根据原始电路的功能和结构特点，利用Mentor Graphics公司的仿真工具Modelsim对原始电路进行仿真测试。
步骤2：统计电路节点的翻转情况与翻转概率：根据电路的仿真结果文件，将得到的电路节点翻转信息及节点信息输出到电路活动性(SAIF,Switching Activityinterchange Format)文件中，利用脚本语言统计内部节点的翻转情况和电路运行的相关状态，确定各节点的翻转概率。
步骤3：根据临界概率阈值Pth，并确定低活性节点：根据内部节点各节点的翻转概率信息列表，根据临界阈值概率Pth，将翻转概率小于临界阈值概率Pth的认定为低活性节点，并将重复节点、不活动节点等可疑节点剔除，确定低活性节点。
步骤4：低活性节点变异：将低活性节点分类，分别确定为低1节点和低0节点，将两个低0节点的下一级的逻辑电路修改为与门，将两个低1节点的下一级逻辑电路修改为或门，并保存为变体网表。
步骤5：随机测试向量激励原始网表与变体网表，统计变异得分：随机产生测试向量，并执行该测试向量来激励原始网表和变异网表，根据原始网表与变体网表的低活性节点对应的变异结构的翻转情况来判断是否杀死变异，并统计每个测试向量的变异得分。
步骤6：筛选得分最高的为最优测试向量：比较所有测试向量对应的变异得分情况，将最大的变异得分对应的测试向量认定为能有效激活硬件木马的最优的测试向量。
变异分析是最早是由Demillo与Hamlet等人提出，可应用在以C、JAVA、C++、SQL语言编写的软件测试、漏洞定位和错误修复等技术领域。程序的变异处理的主要步骤如图2所示。首先需要获取需要变异的源程序的目标语句，然后设计并选择变异算子，最后在程序上执行变异操作，生成变异体程序。
变异分析主要是通过使用变异体来模拟程序错误，执行测试用例，统计测试用例杀死变异体的情况来验证测试用例对变异体的敏感程度。将测试用例T作为输入执行变异体M，若执行结果与测试用例T在原程序P上执行的结果是不同的，则称测试用例T杀死了变异体M。变异体被测试用例杀死需要满足三个条件，分别为：
a)测试用例执行到了变异语句。
b)测试用例在变异语句上产生了不同的结果。
c)产生的不同结果影响了程序的返回值或输出。
一个测试用例能杀死越多的变异体，代表它能发现越多的程序缺陷，则测试用例的测试质量就越高。
硬件木马是攻击者为了达到某种攻击目的而植入在集成电路中的恶意电路，为了规避硬件木马被传统的功能测试和结构测试技术所检测出来，攻击者一般选择比较隐蔽的激活条件来实现硬件木马的低隐蔽性。当硬件木马处于静默状态下，硬件木马对电路的功能或者侧信道技术的影响更小，很难通过现有的测试技术检测出来。从攻击者的角度出发，为了保证硬件木马的低隐蔽性，攻击者一般会分析电路网表结构，并选择电路的低活性节点作为硬件木马的植入点。随着深亚微米制造工艺和计算机辅助设计技术的发展，集成的功能越来越多，集成电路的门数越来越多，其规模动辄上亿，一旦小面积硬件木马插入在低活性节点，常规的集成电路的测试和验证流程很难有效将硬件木马检测出来。一旦被植入硬件木马的集成电路芯片流入市场，以集成电路为核心的现代信息系统将会受到极大的安全冲击。
综上所述，电路的低活性节点可能被植入硬件木马，因此针对电路的低活性节点开展硬件木马的激活度的研究是必要的。当硬件木马被激活，硬件木马在侧信道方面产生的影响较大，可以通过优秀的统计分析手段来分析并识别出硬件木马的侧信道特征。而有效的测试向量是激活硬件木马的重中之重。如何针对低活性节点来筛选能有效激活硬件木马的向量是提高硬件木马检测效率的关键。
变异分析是在原始程序中人为注入一个小错误来筛选能有效发现此错误的有效的测试用例，具有较强的目的性和定位性。我们可以借鉴变异分析的思想来开展低活性节点的有效测试向量的筛选，通过在低活性节点上注入一个小错误，即硬件木马，执行测试向量，利用节点的翻转情况模拟杀死变体的情况，当变体得分越高，则对应的测试向量的能发现更多的错误，也就能有效的激活硬件木马。
在变异分析中，变异算子起着至关重要的作用。变异测试的质量之间由变异算子所决定。合适的变异算子可以帮助更好的帮助模拟程序错误，使变异测试的效果更理想。使用不同的变异算子，会产生不同的程序变异，则会产生不同类别的变异体程序。软件测试中的变异算子主要有绝对值函数插入算子(ABS,absolute value insertion)、算术运算符替换(AOR,arithmetic operator replacement)、逻辑运算符替换(LCR，logical connectorreplacement)、关系运算符替换(ROR，relational operator replacement)和单目运算符插入(UOI,unary operator insertion)。
然而，上述的5个基本变异算子主要是针对程序的操作符的，并不适合基于低活性节点的变异，因此我们根据硬件木马和电路结构的特点，将低活性节点分类，根据电路的低0和低1节点，针对不同的节点确定不同的变异算子。图3为低1节点的变异算子。其中图3(a)为低1节点的变异算子的布尔函数表，图3(b)为低1节点的变异算子，低1节点的变异算子为或门。在对网表变异前，节点a和节点c为同一节点，在执行变异操作后，在节点a植入变异算子，节点a和节点c分别作为变异算子的输入和输出端。假设低1节点a出现逻辑值“1”的概率为P1a，低1节点a出现逻辑值0的概率为P0a，低1节点b出现逻辑值1的概率为P1b，低1节点b出现逻辑值0的概率为P0b，且P1a＜＜P0a，P1b＜＜P0b。因为节点a和节点b出现出现逻辑“0”的概率很大，一旦节点a或者节点b甚至同时出现逻辑“1”，代表激励电路的测试向量能使低活性节点翻转。因此在低活性节点上注入错误，即植入变异算子，如图3(b)所示，当低1节点出现逻辑“1”的时候，输出节点翻转，因此会产生错误，即杀死变体，通过观察电路响应的变化，可以来筛选测试向量。如果变体没有被杀死，则表示该测试向量不够优秀，无法有效使低活性节点翻转。
图4为低0节点的变异算子，其中图4(a)为低0节点的变异算子的布尔函数表，图4(b)为变异算子，低0节点的变异算子为与非门。假设低0节点a出现逻辑值“1”的概率为P1a，低0节点a出现逻辑值“0”的概率为P0a，低0节点b出现逻辑值“1”的概率为P1b，低0节点b出现逻辑值“0”的概率为P0b，且P0a＜＜P1a，P0b＜＜P1b。因此低0节点a和节点b很难出现逻辑“0”状态，因此在低0节点a和节点b上植入低0变异结构，当而者其一或者都出现逻辑“0”时，变异结构的输出节点c改变，相等于在出现逻辑“0”状态时，在电路中注入错误，通过比较输出响应与期望是否一致就可以验证测试向量的优化性。如果变异电路的功能与期望不一致，即否杀死变体，否则变体活着，从而该测试向量是否为能使低活性节点翻转的优化测试向量。如果硬件木马植入在该节点，可以通过筛选的测试向量提高硬件木马的激活度。
Claims (1)
1.一种基于变异分析的硬件木马有效激活的测试向量生成方法，其特征是，分析母本电路的结构特点，筛选出低活性节点，并利用变异方法，将低活性节点的电路结构执行变异操作，生成高阶变异体，利用功能测试的方法来筛选能清除变异体的测试向量，具体步骤如下：
步骤1：搭建测试验证平台，随机产生测试向量并激励电路：围绕原始电路搭建测试验证平台，根据原始电路的功能和结构特点，利用Mentor Graphics公司的仿真工具Modelsim对原始电路进行仿真测试；
步骤2：统计电路节点的翻转情况与翻转概率：根据电路的仿真结果文件，将得到的电路节点翻转信息及节点信息输出到电路活动性SAIF(Switching ActivityinterchangeFormat)文件中，利用脚本语言统计内部节点的翻转情况和电路运行的相关状态，确定各节点的翻转概率；
步骤3：根据临界概率阈值Pth，并确定低活性节点：根据内部节点各节点的翻转概率信息列表，根据临界阈值概率Pth，将翻转概率小于临界阈值概率Pth的认定为低活性节点，并将包括重复节点、不活动节点的可疑节点剔除，确定低活性节点；
步骤4：低活性节点变异：将低活性节点分类，分别确定为低1节点和低0节点，将两个低0节点的下一级的逻辑电路修改为与门，将两个低1节点的下一级逻辑电路修改为或门，并保存为高阶变异体网表；
步骤5：随机测试向量激励原始网表与高阶变异体网表，统计变异得分：随机产生测试向量，并执行该测试向量来激励原始网表和高阶变异体网表，根据原始网表与高阶变异体网表的低活性节点对应的变异结构的翻转情况来判断是否清除变异，并统计每个测试向量的变异得分；
步骤6：筛选得分最高的为最优测试向量：比较所有测试向量对应的变异得分情况，将最大的变异得分对应的测试向量认定为能有效激活硬件木马的最优的测试向量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710850971.9A CN107783877B (zh) | 2017-09-20 | 2017-09-20 | 基于变异分析的硬件木马有效激活的测试向量生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710850971.9A CN107783877B (zh) | 2017-09-20 | 2017-09-20 | 基于变异分析的硬件木马有效激活的测试向量生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107783877A CN107783877A (zh) | 2018-03-09 |
| CN107783877B true CN107783877B (zh) | 2023-12-22 |
Family
ID=61438023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710850971.9A Active CN107783877B (zh) | 2017-09-20 | 2017-09-20 | 基于变异分析的硬件木马有效激活的测试向量生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107783877B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108734009A (zh) * | 2018-05-14 | 2018-11-02 | 天津大学 | 基于遗传算法和mers融合的优化测试向量生成方法 |
| CN109063475A (zh) * | 2018-07-31 | 2018-12-21 | 西南交通大学 | 一种硬件木马的检测方法、设备及计算机存储介质 |
| CN109784096B (zh) * | 2019-01-18 | 2023-04-18 | 电子科技大学 | 基于聚类算法的硬件木马检测和剔除方法 |
| CN113033130B (zh) * | 2021-03-18 | 2021-09-14 | 奇捷科技(深圳)有限公司 | 一种电子设计自动化的全阶段功能变更系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101605074A (zh) * | 2009-07-06 | 2009-12-16 | 中国人民解放军信息技术安全研究中心 | 基于网络通讯行为特征监测木马的方法与系统 |
| CN104573524A (zh) * | 2014-12-19 | 2015-04-29 | 中国航天科工集团第二研究院七〇六所 | 一种基于静态检测的模糊测试方法 |
| CN105893876A (zh) * | 2016-03-28 | 2016-08-24 | 工业和信息化部电子第五研究所 | 芯片硬件木马检测方法和系统 |
| CN106778263A (zh) * | 2016-11-15 | 2017-05-31 | 天津大学 | 有效提高硬件木马激活概率的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9081991B2 (en) * | 2011-03-23 | 2015-07-14 | Polytechnic Institute Of New York University | Ring oscillator based design-for-trust |
-
2017
- 2017-09-20 CN CN201710850971.9A patent/CN107783877B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101605074A (zh) * | 2009-07-06 | 2009-12-16 | 中国人民解放军信息技术安全研究中心 | 基于网络通讯行为特征监测木马的方法与系统 |
| CN104573524A (zh) * | 2014-12-19 | 2015-04-29 | 中国航天科工集团第二研究院七〇六所 | 一种基于静态检测的模糊测试方法 |
| CN105893876A (zh) * | 2016-03-28 | 2016-08-24 | 工业和信息化部电子第五研究所 | 芯片硬件木马检测方法和系统 |
| CN106778263A (zh) * | 2016-11-15 | 2017-05-31 | 天津大学 | 有效提高硬件木马激活概率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107783877A (zh) | 2018-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107783877B (zh) | 基于变异分析的硬件木马有效激活的测试向量生成方法 | |
| Cruz et al. | An automated configurable Trojan insertion framework for dynamic trust benchmarks | |
| Li et al. | A survey of hardware Trojan threat and defense | |
| Salmani | COTD: Reference-free hardware trojan detection and recovery based on controllability and observability in gate-level netlist | |
| Waksman et al. | FANCI: identification of stealthy malicious logic using boolean functional analysis | |
| Becker et al. | Stealthy dopant-level hardware trojans | |
| Dupuis et al. | A novel hardware logic encryption technique for thwarting illegal overproduction and hardware trojans | |
| Becker et al. | Stealthy dopant-level hardware trojans: extended version | |
| Meade et al. | Gate-level netlist reverse engineering for hardware security: Control logic register identification | |
| US10990580B2 (en) | System, method and computer-accessible medium for stripped-functionality logic locking | |
| Li et al. | A survey of hardware trojan detection, diagnosis and prevention | |
| CN107590313A (zh) | 基于遗传算法和变异分析的优化测试向量生成方法 | |
| Hu et al. | A survey on SQL injection attacks, detection and prevention | |
| Alaql et al. | LeGO: A learning-guided obfuscation framework for hardware IP protection | |
| CN108595986B (zh) | 基于有界模型的微型木马检测方法 | |
| Tan et al. | Challenges and new directions for ai and hardware security | |
| Salmani | Gradual-N-Justification (GNJ) to reduce false-positive hardware Trojan detection in gate-level Netlist | |
| Wang et al. | Hardware trojan detection and high-precision localization in noc-based mpsoc using machine learning | |
| Meade et al. | Gate-level netlist reverse engineering tool set for functionality recovery and malicious logic detection | |
| Wu et al. | EXERT: exhaustive integrity analysis for information flow security | |
| Oya et al. | Hardware-Trojans rank: Quantitative evaluation of security threats at gate-level netlists by pattern matching | |
| Chen et al. | An Approach to Unlocking Cyclic Logic Locking: LOOPLock 2.0 | |
| CN110851846A (zh) | 基于电路关键节点的逻辑加密方法 | |
| Cornell et al. | Combinational hardware Trojan detection using logic implications | |
| Hamlet et al. | Targeted modification of hardware trojans |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |