CN109063475A - 一种硬件木马的检测方法、设备及计算机存储介质 - Google Patents

一种硬件木马的检测方法、设备及计算机存储介质 Download PDF

Info

Publication number
CN109063475A
CN109063475A CN201810856258.XA CN201810856258A CN109063475A CN 109063475 A CN109063475 A CN 109063475A CN 201810856258 A CN201810856258 A CN 201810856258A CN 109063475 A CN109063475 A CN 109063475A
Authority
CN
China
Prior art keywords
node
integrated circuit
data selector
alternative data
probability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810856258.XA
Other languages
English (en)
Inventor
吴新春
徐力
叶文霞
周彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201810856258.XA priority Critical patent/CN109063475A/zh
Publication of CN109063475A publication Critical patent/CN109063475A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种硬件木马的检测方法、设备及计算机存储介质，用于提高激活硬件木马的概率，提高测试效率。其中的硬件木马的检测方法包括：确定集成电路内部的至少一个节点，其中，所述至少一个节点中的每个节点的转换概率小于或等于第一预设值；在所述每个节点执行插入二选一数据选择器操作，其中，所述二选一数据选择器接收外部输入的信号，用于控制所述每个节点中的转化概率；向插入所述二选一数据选择器的集成电路输入激励信号，确定所述集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，所述激励信号与所述标准的每种功能对应；若确定不一致，则确定所述集成电路存在硬件木马。

Description

一种硬件木马的检测方法、设备及计算机存储介质
技术领域
本发明涉及集成电路的检测技术领域，具体涉及一种硬件木马的检测方法、设备及计算机存储介质。
背景技术
硬件木马是指在集成电路设计或制造过程中对电路的恶意修改，使芯片在某些条件下失效，或从芯片中窃取信息。
目前，通常使用功能检测技术确定集成电路是否存在硬件木马，即在集成电路的输入端口施加测试向量，然后确定集成电路的输出信号与标准的输出信号之间的差异，从而判断集成电路是否存在硬件木马。该方法需要激活硬件木马，而寻找合适的能够激活硬件木马的测试向量需要耗费较多的时间，测试效率较低。
发明内容
本发明提供一种硬件木马的检测方法、设备及计算机存储介质，用于提高激活硬件木马的概率，提高测试效率。
第一方面，提供了一种硬件木马的检测方法，该检测方法包括：
确定集成电路内部的至少一个节点，其中，所述至少一个节点中的每个节点的转换概率小于或等于第一预设值；
在所述每个节点执行插入二选一数据选择器操作，其中，所述二选一数据选择器接收外部输入的信号，用于控制所述每个节点中的转化概率；
向插入所述二选一数据选择器的集成电路输入激励信号，确定所述集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，所述激励信号与所述标准的每种功能对应；
若确定不一致，则确定所述集成电路存在硬件木马。
可选的，确定集成电路内部的至少一个节点，包括：
读取电路网表，所述电路网表用于指示所述集成电路包括的所有节点；
确定所述电路网表指示的每个节点的逻辑深度和扇出锥的节点数；
给所述集成电路所有输入端输入概率为0.5，以及逻辑值为1的输入向量，并确定所述每个节点信号的概率；
根据所述每个节点信号的概率，确定所述至少一个节点。
可选的，根据所述每个节点信号的概率，确定所述至少一个节点，包括：
根据所述每个节点信号的概率，确定所述每个节点的翻转概率；
将所述翻转概率大于所述第一预设值的节点的输入节点中最小信号概率的节点确定为所述至少一个节点。
可选的，在所述每个节点执行插入二选一数据选择器操作之前，还包括：
确定所述集成电路包括的至少一条路径的延时。
可选的，在所述每个节点执行插入二选一数据选择器操作，包括：
将所述至少一个节点进行排序；
在排序后的所述至少一个节点中的第一节点插入所述二选一数据选择器；
确定插入所述二选一数据选择器后的所述集成电路的包括的至少一条路径的延时；
在所述延时满足预设条件时，更新所述集成电路，并继续执行在第二节点插入所述二选一数据选择器。
可选的，若所述延时不满足所述预设条件，则：
删除最近一次插入的所述二选一数据选择器；
更新删除后的集成电路；
继续在其他节点执行插入所述二选一数据选择器操作。
可选的，将所述至少一个节点进行排序，包括：
将所述至少一个节点按照所述逻辑深度进行从小到大的排序；
若两个节点的逻辑深度相同，则按照所述扇出锥的节点数对所述两个节点进行排序。
第二方面，提供了一种硬件木马的检测设备，该检测设备包括：
第一确定单元，用于确定集成电路内部的至少一个节点，其中，所述至少一个节点中的每个节点的转换概率小于或等于第一预设值；
插入单元，用于在所述每个节点执行插入二选一数据选择器操作，其中，所述二选一数据选择器接收外部输入的信号，用于控制所述每个节点中的转化概率；
输入单元，用于向插入所述二选一数据选择器的集成电路输入激励信号，确定所述集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，所述激励信号与所述标准的每种功能对应；
第二确定单元，用于若确定不一致，则确定所述集成电路存在硬件木马。
第三方面，提供了一种硬件木马的检测设备，该检测设备包括：
至少一个处理器，以及
与所述至少一个处理器连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令实现如第一方面任一项所述的方法。
第三方面，提供了一种计算机存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项所述的方法。
本发明实施例中，在转换概率较小的至少一个节点中插入二选一数据选择器，从而增加了一个从外部控制该集成电路中的驱动门的外部输入，这样可以人为的控制该外部输入上的信号概率，从而提高至少一个节点，提高被插入硬件木马被检测的几率，节约检测时间，提高测试效率。
附图说明
图1是本发明实施例提供的硬件木马的检测方法的流程示意图；
图2是本发明实施例提供的逻辑测试检测方法的示意图；
图3是本发明实施例提供的旁路信号检测方法的示意图；
图4是本发明实施例提供的硬件木马的检测设备的一种结构示意图；
图5是本发明实施例提供的硬件木马的检测设备的一种结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。在不冲突的情况下，本发明中的实施方式及实施方式中的特征可以相互任意组合。
目前，检测集成电路的硬件木马时，寻找合适的能够激活硬件木马的测试向量需要耗费较多的时间，测试效率较低。
鉴于此，本发明实施例提供了一种硬件木马的检测方法，在该检测方法中，在转换概率较小的至少一个节点中插入二选一数据选择器，从而增加了一个从外部控制该集成电路中的驱动门的外部输入，这样可以人为的控制该外部输入上的信号概率，从而提高至少一个节点，提高被插入硬件木马被检测的几率，节约检测时间，提高测试效率。
下面结合说明书附图详细介绍本发明实施例提供的技术方案。
请参见图1，本发明实施例提供了一种硬件木马的检测方法，该检测方法的流程描述如下：
S101、确定集成电路内部的至少一个节点，其中，至少一个节点中的每个节点的转换概率小于或等于第一预设值；
S102、在每个节点执行插入二选一数据选择器操作，其中，二选一数据选择器接收外部输入的信号，用于控制每个节点中的转化概率；
S103、向插入二选一数据选择器的集成电路输入激励信号，确定集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，激励信号与标准的每种功能对应；
S104、若确定不一致，则确定集成电路存在硬件木马。
如果硬件木马插入者选择转换概率低的节点作为硬件木马的潜在插入节点，那么在测试硬件木马时，激活硬件木马的概率就较低，这就需要寻找合适的测试信号能够激活硬件木马，耗时较长。因此，本发明实施例旨在提高集成电路内部各个节点的转换概率，避免硬件木马插入者选择转换概率低的节点作为硬件木马的潜在插入节点。
集成电路包括多个节点，可能有的节点的转换概率较高，有的节点的转换概率较低。在步骤S101中，本发明实施例可以确定集成电路中较低转换概率的至少一个节点。具体地，本发明实施例可以确定集成电路中包括的所有节点，再从所有节点中选取至少一个节点。集成电路的所有节点可以通过读取集成电路的电路网表确定，电路网表用于表示一个电路包括的所有器件的连接关系，两个器件的连接线上的任意一点可以作为一个节点，因此，可以从连接关系中确定集成电路包括的所有节点。
从所有节点中确定至少一个节点，首先要确定的是所有节点中各个节点的转换概率的大小。
具体地，本发明实施例可以确定电路网表指示的每个节点，即集成电路的各个节点的逻辑深度Ld和扇出锥的节点数Ncone，通过给集成电路所有输入端输入概率为0.5，以及逻辑值为1的输入向量，也就是赋逻辑值为“1”的概率为0.5的输入向量，可以获得每个节点信号的概率s。根据概率s计算得到每个节点的翻转概率tp，将翻转概率tp大于第一预设值，也就是预先设置的翻转概率阈值Tth的节点，且可被插入的节点记为N1，N1中节点数记为N，如果N＝0，说明集成电路中没有tp<Tth或可被插入的节点，此时可以开始测试集成电路的硬件木马。
而如果N大于或等于1，则表示集成电路中存在可被插入的节点或者转换概率较低的节点。此时，本发明实施例可以从N1中进一步选取至少一个节点。具体地，每个N1的输入节点中拥有一个s最小的节点，记为n0。具体地，如果集成电路的逻辑门是与门或者与非门，则选择为‘1’概率最小的输入节点，如果集成电路的逻辑门是或门或者非门，则选择为‘0’概率最小的输入节点。所有的N1中节点的n0构成N2，N2就是确定的至少一个节点。
在步骤S102中，本发明实施例确定了至少一个节点之后，可以在每个节点执行插入二选一数据选择器操作，其中，二选一数据选择器接收外部输入的信号，用于控制每个节点中的转化概率。
具体地，本发明实施例可以先对至少一个节点进行排序，以便有序地插入二选一数据选择器。本发明实施例将按照逻辑深度至少一个节点进行从小到大的排序，如果存在逻辑深度相同的两个节点，则按照扇出锥的节点数对两个节点进行排序，排序后的至少一个节点记为N3。
本发明实施例依次将N3中的节点作为插入点进行插入操作，在进行插入操作之前，本发明实施例还可以确定集成电路包括的至少一条路径的延时Cdelay，至少一条路径可以是集成电路的关键路径。插入二选一数据选择器时，每次插入二选一数据选择器之后重新确定集成电路的关键路径的延时Tdelay。判断Tdelay是否满足预设条件，也就是时延要求。如果Tdelay满足预设条件，则表示此次成功插入二选一数据选择器。此时可以更新集成电路，并重新确定集成电路的s、Ld、Ncone、tp，以再次进行插入点的选择，直到没有节点可进行插入操作。如果Tdelay不满足预设条件，则可以删除最近一次插入的二选一数据选择器，并删除后的集成电路，继续执行插入二选一数据选择器的操作，若此次插入时，N3中的所有节点均不满足预设条件，即时序要求，则结束插入二选一数据选择器的操作。
当被插入的硬件木马恰好选择该低转换概率节点作为其一个输入时，通过选择二选一数据选择器的外部输入，提高该低转换概率节点的转换概率，增加硬件木马被激活的几率。当被插入的硬件木马选择插入二选一数据选择器的集成电路之后的低转换概率节点作为输入时，由于整个集成电路内部的转换概率都高于某一个设定的阈值，因此，通过选择二选一数据选择器的外部输入，同样可以提高该低转换概率节点的转换概率，增加硬件木马被激活的几率。
执行完插入二选一数据选择器的操作之后，本发明实施例可以测试集成电路，具体地，在步骤S103中，本发明实施例可以向插入二选一数据选择器的集成电路输入激励信号，确定集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，激励信号与标准的每种功能对应，如果确定存在不一致的功能，则可以确定集成电路存在硬件木马。
具体地，本发明实施例提供了如下两种检测方法，下面分别介绍。
第一种检测方法：逻辑测试检测方法
请参见图2，图2为逻辑测试的示意图。为了便于方便描述，本发明实施例中，将执行完二选一数据选择器插入的集成电路称为参考集成电路，在参考集成电路中插入硬件木马的集成电路被称之为待测集成电路。
在逻辑测试检测方法中，测试向量产生模块分别向参考集成电路和待测集成电路输入相同的激励信号，通过功能比较模块判断参考基础电路和待测集成电路的功能是否一致，从而判断集成电路是否存在硬件木马。
第二种检测方法：旁路信号检测方法
请参见图3，图3为旁路信号测试的示意图。同样，为了便于方便描述，本发明实施例中，将执行完二选一数据选择器插入的集成电路称为参考集成电路，在参考集成电路中插入硬件木马的集成电路被称之为待测集成电路。
在旁路信号检测方法中，测试向量产生模块分别向参考集成电路和待测集成电路输入相同的激励信号，通过电流测试电阻和数字示波器采集参考集成电路和待测集成电路的功耗信息作为旁路信号。再通过数据分析判断待测集成电路中是否含有硬件木马。其中，基准电源为参考集成电路和待测集成电路供电。
具体地，旁路信号检测方法包括如下步骤：
1、提取参考集成电路的功耗信息：选取多块同一批次的参考集成电路，例如16块，在相同测量向量下收集16条参考集成电路的功耗曲线。
2、从每条功耗曲线中提取4000个功耗值，用功耗向量S＝(S1,S2,...,S4000)'表示。例如，16条参考集成电路的功耗信息可表示为SG：
3、对16条功耗向量的相同采样点求均值，得到16条参考电路的均值曲线Sav：
4、对参考集成电路的功耗矩阵中心化，使其每个维度的中心都是0，得到样本的中心化矩阵P：
5、计算中心化矩阵的协方差矩阵Cp
6、根据下式求得协方差矩阵Cp的特征值λ1,…,λ4000:
|λE-CP|＝0
7、选取步骤6得到的特征值中的前m个特征值，通过下式计算前m个特征值的贡献率，使其贡献率之和η(m)大于85％：
8、根据前m个特征值计算CP的前m个特征向量A1,A2,……Am：
CP×Ai＝λi×Ai i＝1,2,……,m
9、将特征向量归一化即||Ai||＝1，及模为1。
10、将归一化的特征向量构成变换矩阵如式，如下式：
A＝[A1,A2,…..,Am]
11、在相同测试向量下收集待测集成电路的功耗曲线，并和参考集成电路相同时刻提取4000个点构成待测集成电路功耗向量Sht。
12、由y＝A'(S-Sav)，分别将将参考电路功耗向量和待测电路功耗向量进行计算，其中，S为参考集成电路或待测集成电路的功耗向量。
13、比较参考集成电路的待测集成电路功耗向量变换结果差异判断集成电路中是否存在硬件木马。
综上所述，在本发明实施例中，在转换概率较小的至少一个节点中插入二选一数据选择器，从而增加了一个从外部控制该集成电路中的驱动门的外部输入，这样可以人为的控制该外部输入上的信号概率，从而提高至少一个节点，提高被插入硬件木马被检测的几率，节约检测时间，提高测试效率。
这种方法不需要改变集成电路电路功能，也不会显著地增加硬件开销，可以全面提供集成电路内部各个节点的转换概率，从而使硬件木马插入者找不到合适的潜在插入节点插入硬件木马，在集成电路的设计早期有效地避免了硬件木马爆发。
下面结合说明书附图介绍本发明实施例提供的设备。
请参见图4，本发明实施例提供了一种硬件木马的检测设备，该设备包括第一确定单元401、插入单元402、输入单元403和第二确定单元404。其中，第一确定单元401用于支持硬件木马的检测设备执行图1中的步骤S101。插入单元402用于支持硬件木马的检测设备执行图1中的步骤S102。输入单元403用于支持硬件木马的检测设备执行图1中的步骤S103。第二确定单元404用于支持硬件木马的检测设备执行图1中的步骤S104。其中，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
可选的，第一确定单元401具体用于：
读取电路网表，电路网表用于指示集成电路包括的所有节点；
确定电路网表指示的每个节点的逻辑深度和扇出锥的节点数；
给集成电路所有输入端输入概率为0.5，以及逻辑值为1的输入向量，并确定每个节点信号的概率；
根据每个节点信号的概率，确定至少一个节点。
可选的，第一确定单元401具体用于：
根据每个节点信号的概率，确定每个节点的翻转概率；
将翻转概率大于第一预设值的节点的输入节点中最小信号概率的节点确定为至少一个节点。
可选的，第一确定单元401在每个节点执行插入二选一数据选择器操作之前，还用于：
确定集成电路包括的至少一条路径的延时。
可选的，插入单元402具体用于：
将至少一个节点进行排序；
在排序后的至少一个节点中的第一节点插入二选一数据选择器；
确定插入二选一数据选择器后的集成电路的包括的至少一条路径的延时；
在延时满足预设条件时，更新集成电路，并继续执行在第二节点插入二选一数据选择器。
可选的，若延时不满足预设条件，插入单元402还用于：
删除最近一次插入的二选一数据选择器；
更新删除后的集成电路；
继续在其他节点执行插入二选一数据选择器操作。
可选的，插入单元402具体用于：
将至少一个节点按照逻辑深度进行从小到大的排序；
若两个节点的逻辑深度相同，则按照扇出锥的节点数对两个节点进行排序。
请参见图5，基于同一发明构思，本发明一实施例提供一种硬件木马的检测设备，该硬件木马的检测设备可以包括：至少一个处理器501，处理器501用于执行存储器中存储的计算机程序时实现本发明实施例提供的如图1所示的硬件木马的检测方法的步骤。
可选的，处理器501具体可以是中央处理器、特定应用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)，可以是一个或多个用于控制程序执行的集成电路。
可选的，该硬件木马的检测设备还包括与至少一个处理器连接的存储器502，存储器502可以包括只读存储器(英文：Read Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)和磁盘存储器。存储器502用于存储处理器501运行时所需的数据，即存储有可被至少一个处理器501执行的指令，至少一个处理器501通过执行存储器502存储的指令，执行如图1所示的方法。其中，存储器502的数量为一个或多个。其中，存储器502在图5中一并示出，但需要知道的是存储器502不是必选的功能模块，因此在图5中以虚线示出。
其中，第一确定单元401、插入单元402、输入单元403和第二确定单元404所对应的实体设备均可以是前述的处理器501。该硬件木马的检测设备可以用于执行图1所示的实施例所提供的方法。因此关于该设备中各功能模块所能够实现的功能，可参考图1所示的实施例中的相应描述，不多赘述。
本发明实施例还提供一种计算机存储介质，其中，计算机存储介质存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行如图1所述的方法。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种硬件木马的检测方法，其特征在于，包括：
确定集成电路内部的至少一个节点，其中，所述至少一个节点中的每个节点的转换概率小于或等于第一预设值；
在所述每个节点执行插入二选一数据选择器操作，其中，所述二选一数据选择器接收外部输入的信号，用于控制所述每个节点中的转化概率；
向插入所述二选一数据选择器的集成电路输入激励信号，确定所述集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，所述激励信号与所述标准的每种功能对应；
若确定不一致，则确定所述集成电路存在硬件木马。
2.如权利要求1所述的方法，其特征在于，确定集成电路内部的至少一个节点，包括：
读取电路网表，所述电路网表用于指示所述集成电路包括的所有节点；
确定所述电路网表指示的每个节点的逻辑深度和扇出锥的节点数；
给所述集成电路所有输入端输入概率为0.5，以及逻辑值为1的输入向量，并确定所述每个节点信号的概率；
根据所述每个节点信号的概率，确定所述至少一个节点。
3.如权利要求2所述的方法，其特征在于，根据所述每个节点信号的概率，确定所述至少一个节点，包括：
根据所述每个节点信号的概率，确定所述每个节点的翻转概率；
将所述翻转概率大于所述第一预设值的节点的输入节点中最小信号概率的节点确定为所述至少一个节点。
4.如权利要求1-3任一所述的方法，其特征在于，在所述每个节点执行插入二选一数据选择器操作之前，还包括：
确定所述集成电路包括的至少一条路径的延时。
5.如权利要求4所述的方法，其特征在于，在所述每个节点执行插入二选一数据选择器操作，包括：
将所述至少一个节点进行排序；
在排序后的所述至少一个节点中的第一节点插入所述二选一数据选择器；
确定插入所述二选一数据选择器后的所述集成电路的包括的至少一条路径的延时；
在所述延时满足预设条件时，更新所述集成电路，并继续执行在第二节点插入所述二选一数据选择器。
6.如权利要求5所述的方法，其特征在于，若所述延时不满足所述预设条件，则：
删除最近一次插入的所述二选一数据选择器；
更新删除后的集成电路；
继续在其他节点执行插入所述二选一数据选择器操作。
7.如权利要求5所述的方法，其特征在于，将所述至少一个节点进行排序，包括：
将所述至少一个节点按照所述逻辑深度进行从小到大的排序；
若两个节点的逻辑深度相同，则按照所述扇出锥的节点数对所述两个节点进行排序。
8.一种硬件木马的检测设备，其特征在于，包括：
第一确定单元，用于确定集成电路内部的至少一个节点，其中，所述至少一个节点中的每个节点的转换概率小于或等于第一预设值；
插入单元，用于在所述每个节点执行插入二选一数据选择器操作，其中，所述二选一数据选择器接收外部输入的信号，用于控制所述每个节点中的转化概率；
输入单元，用于向插入所述二选一数据选择器的集成电路输入激励信号，确定所述集成电路的至少一种功能中的每种功能与标准的每种功能是否一致，其中，所述激励信号与所述标准的每种功能对应；
第二确定单元，用于若确定不一致，则确定所述集成电路存在硬件木马。
9.一种硬件木马的检测设备，其特征在于，包括：
至少一个处理器，以及
与所述至少一个处理器连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令实现如权利要求1-7任一项所述的方法。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的方法。
CN201810856258.XA 2018-07-31 2018-07-31 一种硬件木马的检测方法、设备及计算机存储介质 Pending CN109063475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810856258.XA CN109063475A (zh) 2018-07-31 2018-07-31 一种硬件木马的检测方法、设备及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810856258.XA CN109063475A (zh) 2018-07-31 2018-07-31 一种硬件木马的检测方法、设备及计算机存储介质

Publications (1)

Publication Number Publication Date
CN109063475A true CN109063475A (zh) 2018-12-21

Family

ID=64831524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810856258.XA Pending CN109063475A (zh) 2018-07-31 2018-07-31 一种硬件木马的检测方法、设备及计算机存储介质

Country Status (1)

Country Link
CN (1) CN109063475A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084541A (zh) * 2020-08-11 2020-12-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 硬件木马检测方法、系统、计算机设备及可读存储介质
CN113312678A (zh) * 2021-03-24 2021-08-27 龙芯中科技术股份有限公司 硬件木马检测电路、硬件木马检测方法及电子设备
CN114692227A (zh) * 2022-03-29 2022-07-01 电子科技大学 一种规模化芯片网表级硬件木马检测方法
CN117454813A (zh) * 2023-12-22 2024-01-26 杭州行芯科技有限公司 电路的翻转概率信息计算方法、装置和计算机设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854454A (zh) * 2012-08-23 2013-01-02 天津大学 在集成电路测试中用于缩短硬件木马的验证时间的方法
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN106778263A (zh) * 2016-11-15 2017-05-31 天津大学 有效提高硬件木马激活概率的方法
CN107016223A (zh) * 2017-06-06 2017-08-04 宁波千里电子科技有限公司 一种抗硬件木马芯片设计方法及系统
CN107239620A (zh) * 2017-06-06 2017-10-10 西南交通大学 一种抗硬件木马集成电路设计方法及系统
CN107590313A (zh) * 2017-08-14 2018-01-16 天津大学 基于遗传算法和变异分析的优化测试向量生成方法
CN107783877A (zh) * 2017-09-20 2018-03-09 天津大学 基于变异分析的硬件木马有效激活的测试向量生成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854454A (zh) * 2012-08-23 2013-01-02 天津大学 在集成电路测试中用于缩短硬件木马的验证时间的方法
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN106778263A (zh) * 2016-11-15 2017-05-31 天津大学 有效提高硬件木马激活概率的方法
CN107016223A (zh) * 2017-06-06 2017-08-04 宁波千里电子科技有限公司 一种抗硬件木马芯片设计方法及系统
CN107239620A (zh) * 2017-06-06 2017-10-10 西南交通大学 一种抗硬件木马集成电路设计方法及系统
CN107590313A (zh) * 2017-08-14 2018-01-16 天津大学 基于遗传算法和变异分析的优化测试向量生成方法
CN107783877A (zh) * 2017-09-20 2018-03-09 天津大学 基于变异分析的硬件木马有效激活的测试向量生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐力等: "加速硬件木马检测方法研究", 《哈尔滨工业大学学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084541A (zh) * 2020-08-11 2020-12-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 硬件木马检测方法、系统、计算机设备及可读存储介质
CN113312678A (zh) * 2021-03-24 2021-08-27 龙芯中科技术股份有限公司 硬件木马检测电路、硬件木马检测方法及电子设备
CN113312678B (zh) * 2021-03-24 2023-07-11 龙芯中科技术股份有限公司 硬件木马检测电路、硬件木马检测方法及电子设备
CN114692227A (zh) * 2022-03-29 2022-07-01 电子科技大学 一种规模化芯片网表级硬件木马检测方法
CN117454813A (zh) * 2023-12-22 2024-01-26 杭州行芯科技有限公司 电路的翻转概率信息计算方法、装置和计算机设备

Similar Documents

Publication Publication Date Title
CN109063475A (zh) 一种硬件木马的检测方法、设备及计算机存储介质
CN107004159B (zh) 主动机器学习
WO2018157818A1 (zh) 用户偏好的推测方法、装置、终端设备及存储介质
TW422989B (en) Sense amplifier for flash memories
CN109146073B (zh) 一种神经网络训练方法和装置
US20170140273A1 (en) System and method for automatic selection of deep learning architecture
EP2834817A1 (en) Memory with redundant sense amplifier
US20170017882A1 (en) Copula-theory based feature selection
CN111445304B (zh) 信息推荐方法、装置、计算机设备及存储介质
WO2020161845A1 (ja) クラスタリング装置及びクラスタリング方法
CN109961077A (zh) 性别预测方法、装置、存储介质及电子设备
CN110309405A (zh) 一种项目推荐方法、装置及存储介质
CN108647727A (zh) 不平衡数据分类欠采样方法、装置、设备及介质
TW200901196A (en) Sensing circuits and methods of phase change memory
CN110781292A (zh) 文本数据多层次分类方法、装置、电子设备和存储介质
CN108334935B (zh) 精简输入的深度学习神经网络方法、装置和机器人系统
CN112131199A (zh) 一种日志处理方法、装置、设备及介质
CN117112941A (zh) 字典获取方法、装置、计算机设备、存储介质和程序产品
CN116453209A (zh) 模型训练方法、行为分类方法、电子设备及存储介质
CN110390215A (zh) 一种基于提高激活概率的硬件木马检测方法及系统
Wang et al. Optimal cluster selection based on Fisher class separability measure
Daswani et al. Feature reinforcement learning using looping suffix trees
CN108511018A (zh) 半导体存储装置以及数据读出方法
CN217933180U (zh) 一种存内计算电路
US20230297856A1 (en) Inference Processing Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication