CN107771323A - 共享页 - Google Patents

共享页 Download PDF

Info

Publication number
CN107771323A
CN107771323A CN201680033361.3A CN201680033361A CN107771323A CN 107771323 A CN107771323 A CN 107771323A CN 201680033361 A CN201680033361 A CN 201680033361A CN 107771323 A CN107771323 A CN 107771323A
Authority
CN
China
Prior art keywords
program
given
page
ownership
memory area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680033361.3A
Other languages
English (en)
Other versions
CN107771323B (zh
Inventor
杰森·帕克
理查德·罗伊·格里森斯怀特
安德鲁·克里斯托弗·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN107771323A publication Critical patent/CN107771323A/zh
Application granted granted Critical
Publication of CN107771323B publication Critical patent/CN107771323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45587—Isolation or security of virtual machine instances

Abstract

一种数据处理系统。包括：所有权电路，强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。

Description

共享页
技术领域
本公开涉及数据处理系统领域。
发明内容
已知提供支持一个或多个客人执行环境的虚拟化的数据处理系统。作为示例，已知提供使用管理程序的数据处理系统，该管理程序控制和调度一个或多个客体执行环境的执行，该客体执行环境本身可以包括客体操作系统和一个或多个客体应用程序。在这样的系统的至少一些用途中希望给定的客体执行环境的数据(潜在的秘密数据)应该被保护以免被系统内的其他进程访问。
至少一些示例提供一种用于处理数据的装置，包括：所有权电路，强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
至少一些示例提供一种用于处理数据的装置，包括：所有权装置，用于强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
至少一些示例提供一种用于处理数据的方法，包括：
强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
本技术的其它方面、特征结构以及优点从自结合随附图解读的示例的以下描述显而易见。
附图说明
图1示意性说明由处理设备执行的程序的示例；
图2以及图2(续)示出数据处理设备的示例；
图3示意性说明在数据储存器中对访问数据的访问请求的验证的示例；
图4说明在数据处理设备的不同点处的事务的示例；
图5说明验证访问请求的示例性方法；
图6说明用于请求程序的示例性方法，该请求程序请求物理地址的对应页的所有权；
图7示出重写程序的示例；
图8示出所有权表中的更新属性的示例；
图9说明用于在旁看缓冲中使项无效的指令的示例；
图10示意性说明客体执行环境的安全初始化；
图11为流程图，其示意性说明破坏性主张物理存储器地址空间页的所有权的程序；
图12示意性说明用于支持超管理器以及多个客体执行环境的硬件系统；
图13示意性说明超管理器、安全控制器与多个客体执行环境之间的关系；
图14示意性说明物理存储器地址空间页的各种共享状态；
图15为流程图，其示意性说明处理变化共享许可的请求；
图16A以及图16B为示意性说明执行上下文切换的流程图；
图17示意性说明示例性程序描述符项；以及
图18示意性说明程序状态态。
以下论述本技术的一些具体示例。
具体实施方式
图1示意性说明可由数据处理设备执行的程序的示例。超管理器2可管理多个虚拟机(virtual machine；VM，也已知为客体操作系统(operating system；OS)或客体OS)4。各VM 4可管理一个或多个应用6。例如，超管理器2可控制地址空间的哪些区域经分配至各虚拟机4且控制虚拟机4之间的切换，例如对各别虚拟机4之间的时间共享处理资源之中断进行排程。类似地，各VM 4可控制地址空间的哪些区域经分配至在该VM 4下执行的各应用6，且可视需要控制应用之间的切换。
如图1所示，各程序与给定优先权等级EL0、EL1、EL2、EL3相关联。在此示例中，编号较高的优先权等级比编号较低的优先权等级优先权更高，尽管在其它示例中可能以相反方式编号。在此示例中，应用6以优先权等级EL0执行，VM 4以优先权等级EL1执行且超管理器2以优先权等级EL2执行。通常，以较高优先权等级执行的程序具有以较低优先权等级执行的程序不可用的权限。
如图1所示，超管理器2、VM 4以及设备6可在正常域中操作。另外，设备可支持自正常域分割的安全域以使得在正常域中执行的程序无法访问与安全域相关联的数据或指令。因此，也可存在在安全域中执行的程序，诸如安全操作系统(operating system；OS)10以及在安全OS 10控制下的安全域中执行的可信赖应用12。安全OS 10以及可信赖应用12分别以优先权等级S-EL1、S-EL0执行。也以优先权等级EL3提供安全监视器程序14以管理正常域与安全域之间的转化。安全监视器程序14可例如管理地址空间的哪些区域与安全或非安全域相关联，同时提供一些保护硬件以防止正常域中的非安全程序访问安全区域内的数据或指令。用于分割正常与安全域的技术的示例为由英国Limited of Cambridge提供的技术，尽管也可以使用其它示例。如图1所示提供安全域为可选的且其它实施例例如可能不支持安全监视器14、安全OS 10以及可信赖应用12。
程序2、4、6、10、12、14中的每个使用虚拟地址(virtual address；VA)以标识数据储存器(诸如存储器)中待访问的位置。VA经转换成物理地址(physical address；PA)，其直接标识对应的储存位置。对于应用6或虚拟机4，VA首先经转换成中间物理地址(intermediate physical address；IPA)，且随后IPA经转换成PA。例如，通过提供两个等级的地址转换，虚拟机4可控制用于VA至IPA转换的页表以控制地址空间的哪些部分经分配至各应用6，且超管理器2可控制用于IPA至PA转换的页表以控制地址空间的哪些部分经分配至各虚拟机4。对于其它程序2、14、10、12，VA直接转换成PA，其中例如超管理器2(在正常域中)或安全OS 10(在安全域中)控制页表，这些页表控制各程序可访问地址空间的哪些部分。
因此，可能存在多个可由数据处理设备执行的程序。在典型系统中，对地址空间的访问的控制以“自上而下(top down)”方式管理，处于较高优先权等级的程序控哪些地址可由处于较低优先权等级的程序访问。例如，处于EL2的超管理器2设定访问许可，其定义哪些地址可由处于EL1的虚拟机4访问。然而，以较高优先权等级执行的程序通常可读取或写入与在其下执行的处于较低优先权等级的各程序相关联的所有地址。此可能为以较低优先权等级操作的程序的开发者带来安全问题。例如，在实施由不同方提供的多个虚拟机4的云平台中，各方中的一个可能希望防止与虚拟机4相关联的数据或编码曝露于可能由不同方(诸如云操作者)提供的超管理器2。
本申请引入“盲超管理器(blind hypervisor)”的概念，该超管理器仍管理虚拟机4且控制其可访问地址空间的哪些部分，但不一定能够查看与给定虚拟机4相关联的所有数据。类似地，对于以其它优先权等级操作的程序，以较高优先权等级执行的程序可被阻止访问由以较低优先权等级执行的程序使用的地址。
图2以及图2(续)(其示出单个图标的左部分以及右部分)示出包括多个总线主控器的数据处理设备20的示例，这些总线主控器包括一些用于响应于指令处理数据的处理电路。在此示例中，处理电路包括两个中央处理单元(central processing unit；CPU)24、图形处理单元(graphics processing unit；GPU)25以及安全复合体28，其为用于管理某些安全功能的专用处理单元，如下文中将论述。总线主控器也包括可代表处理电路中的一个执行处理任务的其它装置，诸如直接存储器访问(direct memory access；DMA)控制器26或输入/输出(input/output；I/O)接口(图2以及图2(续)中未示出)，其例如用于控制数据至外部装置的输入或输出。应了解也可提供其它类型的主装置。系统总线30将每个总线主控器与控制存储器34的访问的存储器控制器(memory controller；DMC)32耦接。在此示例中，使用动态随机访问存储器(dynamic random access memory；DRAM)实施存储器，但也可提供其它形式的存储器或其它类型的数据储存器。各总线主控器24、25、26、28可经由总线30向存储器控制器32发起数据访问事务(读取或写入)，且控制器控制存储器34以服务事务。
提供多个缓存36以用于缓存处理电路24、25的本端数据或指令。CPU24各具有其自身1级指令缓存以及1级数据缓存，但共享2级缓存。GPU25具有用于缓存数据或指令的缓存36。应了解此仅为可使用的可能的缓存阶层的示例且其它配置为可能的。各处理电路(CPU或GPU)24、25也具有用于在虚拟地址(virtual address；VA)、中间物理地址(intermediatephysical address；IPA)与物理地址(physical address；PA)之间进行转换且强制由某些程序使用页表设定的访问许可，如将在下文中更详细地论述。
CPU 24以及GPU 25可执行来自上文中关于图1论述的程序类型中的任一个的指令。图1的每个程序2、4、6、10、12、14均可称为「盲域」(blind domain；BD)且具有对应的盲域标识符(blind domain identifier；BDID)。对于一些程序，BDID可任意分配至各别程序。例如，可仅对超管理器2、安全监视器14或安全OS 10指定对应的BDID值。然而，对于其它程序，BDID可为已经指定至个别程序的现有标识符的序连连接。例如，用于在特定虚拟机4下执行的给定应用6的BDID可至少部分地由与该应用相关联的应用空间标识符(applicationspace identifier；ASID)以及虚拟机标识符(virtual machine identifier；VMID)形成。指示程序与安全域抑或正常域相关联的安全位S也可包括在BDID中。总而言的，各程序可使用其对应的BDID而唯一地标识。
在存储器34内提供盲域描述符表(blind domain descriptor table；BDDT)42以追踪各BD 2、4、6、10、12、14的状态。例如，对于各BDID，BDDT 42可将盲域的状态指定为以下各者中的一个：
·无效：对于此BDID尚未建立盲域；
·清除：BDID由安全复合体28主张(如下文所描述，此可包括进行重写程序以重写在存储器34中与先前使用相同BDID的程序相关联的任何数据)；
·准备：安全复合体28初始化与该BDID相关联的BD以使BD准备好执行；
·执行：BD已经初始化且准备好执行或被执行。
例如，BDDT 42可为各BDID指定2位状态区位以标识对应盲域的状态。在下文中更详细地描述盲域的状态的生命周期。由ASID标识的应用的BDDT项可使用VMID至ASID间接表追踪，该表将给定虚拟机4的VMID映射至在该虚拟机6下执行的应用6的ASID。应了解BDDT42也可包括与给定BD相关联的其它信息，而非仅仅上文提及的状态标识符。
每个盲域(blind domain；BD)可保护其数据或指令隔开任何其它盲域。任何BD可要求其成为物理地址空间的选定页的持有者BD。页所有权表(page ownership table；POT)50储存在存储器34中，其追踪哪些BD(若存在)为存储器的各实体页的持有者BD。存储器的给定页的持有者BD(也称为持有者程序)具有控制该页的访问的独占权。例如，持有者BD可设定在页所有权表50中的控制其它BD能否访问该页的属性。各总线主控器均具备保护硬件60、62，其用于强制由给定页的持有者BD设定的许可属性，其防止在这些访问请求违反由持有者BD控制的限制的情况下来自其它BD的以该页为目标的访问请求输出至总线30上。以此方式，任何程序均可防止其它程序(包括较高优先权等级程序)访问其数据或指令。
如图2以及图2(续)所示，页所有权表(page ownership table；POT)50包括多个项52，其各自对应于物理地址空间的不同页。POT 50为由物理地址索引。POT 50的各项52包括以下信息：
·持有者BDID字段54，其指定拥有对应实体页的BD的BDID；
·属性字段56，其指定一个或多个用于控制对对应实体页的访问的属性。这些属性由在BDID字段54中标识的持有者BD设定；
·地址字段58：对于持有者BD使用虚拟地址或中间物理地址(例如，应用6、12或虚拟机4)的页，地址字段58在该页由持有者BD主张时指定映射至对应实体页的物理地址的VA或IPA；
·页状态区位(未在图2以及图2(续)中说明)：其指示对应页的状态。例如，各实体页可处于以下状态中的一个：
○无效：不由任何BD所有；
○主张中：处于由BDID字段54中指示的BD主张的过程中，但尚未经有效地拥有；
○有效：由BDID字段54中所指示的BD有效地拥有。
·视需要，主张计数字段60，其追踪在主张页的所有权时进行重写程序期间经重写的页的行数(其更多细节在下文中描述)。
也可能在不同位置中储存主张计数器60，诸如在CPU 24或GPU 25的缓存器或存储器34中的堆栈结构内，以使得若需要时主张计数字段60可自POT 50省略。
给定页的POT项52的属性字段56由该页的持有者BD设定，以向持有者BD提供对其它BD访问该页的方式的独占性控制。属性字段56可包括用于控制对对应页访问的一系列属性，例如：
·共享属性，其指示除持有者BDID以外的程序可访问该页。例如，共享属性可指定以下页类型中的一个：
○专用：页仅可由在BDID字段54中标识的持有者BD访问；
○IO：页仅可由在BDID字段54中标识的持有者BD以及已经持有者BD主张的任何装置26访问(参见下文中对主张装置所有权的论述)；
○共享：页可由持有者BD以及一个或多个选定其它BD但不由任何其它BD访问。选定其它BD可通过属性字段56的其它属性或通过自页所有权表50分别储存的控制数据来标识。
○全局：页可由任何BD访问。
·读/写属性，其指示当允许除持有者BD以外的BD访问页时，该BD对该页具有只读访问以及(或)读/写访问。
·加密属性，其指示应用于写入对应实体页的数据的加密等级。
如图2以及图2(续)所示，存储器控制器32可包括加密电路56，其用于加密写入存储器34的数据并解密读取自存储器34的数据。加密电路56可维持多个保密加密密钥且各BDID可具有其自身的密钥。加密电路56支持多个不同的加密等级，自根本不加密(数据不受阻碍地写入存储器中)至连续变强的加密形式。大体上，加密越强，安全性越高，但在加密并解密数据中消耗较多资源。
在一些实施例中，给定BD可对其所拥有的所有页指定相同的加密等级。若BD所拥有的所有页的加密等级相同，则替代方案为，在BDDT 42中的该BD项中而非在该BD拥有的页的各POT项52中指定加密等级。然而，指定页表中的加密等级允许达成较快效能，因为随后加密电路56仅需读取一个表50以标识页的持有者BD以及加密等级两者，而非读取POT 50以及BDDT 42。
然而在其它实施例中，持有者BD可对其所有的不同页指定不同加密等级。通过允许持有者BD按页选择特定页所需的加密等级，最强加密可预留给真正需要加密的页，且储存较不敏感信息的页可使用较弱加密等级以节约能量。此允许较好的安全与能量平衡。
因此，在写入时，加密电路56检查目标地址的POT项52以确定应用于对应页的加密等级。加密电路56选择用于该POT项52的BDID 54字段中指示的持有者BD的适当加密密钥，且使用该密钥以及指定加密等级加密数据，随后将加密数据写入至存储器34。类似地，在读取访问时，加密电路56检查对应页的POT项52以确定所需解密等级以及应使用哪一持有者BD密钥来解密、解密自存储器34读取的数据且随后将解密数据经总线30输出至请求数据的主控器。
因此，各程序均可成为物理地址的对应页的持有者且具有对其它程序可否访问该页的独占性控制，包括对优先权等级较高程序的控制。此使得例如虚拟机4能够防止超管理器2访问其数据或指令，从而解决上文所述的问题。
页所有权表50中的策略设定的强制由与各处理电路24、25、28相关联的盲域管理单元(blind domain management unit；BDMU)60来进行。如图3所示，BDMU 6可充当事务验证的进一步阶段，其对已通过由存储器管理单元(memory management unit；MMU)40进行的任何检查的事务进行操作。
如图3所示，MMU 40可包括阶段1MMU(stage 1MMU；S1MMU)40-1以及阶段2MMU(stage 2MMU；S2MMU)40-2用于分别提供地址转换的两个阶段。至MMU的事务输入包括待访问的虚拟地址70、指定事务为读取还是写入事务的事务类别属性72、标识发起事务的应用6的ASID73以及标识应用6在其下执行的虚拟机4的VMID 74。ASID以及VMID可一起被认为形成上下文标识符，其标识事务在其中执行的上下文。
S1MMU 40-1查找阶段1转换旁看缓冲(stage 1translation lookaside buffer；S1TLB)中的虚拟地址70以及ASID 73，该阶段1转换旁看缓冲为S1MMU内的本端缓存，其用于缓存来自储存在存储器34中的阶段1(stage 1；S1)页表80的项子集。在正常域中，S1页表80由控制应用6的虚拟机4设定，且在安全域中，S1页表80由安全OS 10设定。各S1页表项指定用于虚拟地址空间的对应页的VA-PA或VA-IPA映射，且指定对应ASID具有对于对应页的读取抑或写入许可的属性。若S1TLB不含有用于VA 70以及ASID 73的对应项，则进行页表走查以将所需项自S1页表80抓取。一旦所需项处于S1TLB中，S1MMU 40-1即检查对于指定ASID73以及虚拟地址70是否准许由读/写属性72指定的类别的访问。若不准许访问，则事务被拒绝且可能发信通知阶段1访问违规。另一方面，若满足许可，则输出对应于输入VA 70的经转换的PA或IPA 75。
如果以例外等级S-EL0、S-EL1、EL2或EL3中的一个发起输入事务，则S1MMU 40-1的输出为PA且可绕过阶段2MMU 40-2。
然而，如果以EL0或EL1执行的应用6或虚拟机4发起输入事务，则S2MMU 40-2进行进一步地址转换以及访问许可检查。S2MMU 40-2包括阶段2TLB(stage 2TLB；S2TLB)，其缓存来自存储器34中的阶段2(stage 2；S2)页表82的项子集。S2页表82由超管理器2(用于正常域)或安全OS 10(用于安全域)设定。S2MMU 40-2查找S2TLB以检查是否存在用于指定IPA75以及VMID 74的项，并且如果不存在，则进行页表走查以自S2页表82抓取所需项。当所需项处于S2TLB中时，S2MMU 40-2检查是否准许属性72中所指定的类型的事务，并且如果准许，则输出对应于IPA 75的经转换的PA 76。若事务不被准许，则标记阶段2访问违规且事务被拒绝。
因此，MMU 40-1、40-2的各阶段均可视为访问控制电路，其用于检查访问请求是否满足由处于给定优先权等级的预定程序设定的访问许可(例如，S1MMU 40-1强制由虚拟机4或安全OS 10设定的许可，且S2MMU 40-2强制由超管理器2设定的许可)。
物理地址76随后传递至BDMU 60以强制由用于物理地址空间的对应页的POT 50中的持有者BD设定的任何访问控制。以与MMU 40的各阶段内TLB类似的方法，BDMU 60可包括用于自存储器34缓存POT 50以及BDDT 42的部分的旁看缓冲(参见下文图9)。因此，当接收到物理地址76时(自来自EL2、EL3或S-EL1的实体编址事务，或由MMU 40转换自VA或IPA)，BDMU 60检查所需POT项以及BDDT项是否在各别旁看缓冲中，并且如果不在，则自存储器34抓取所需项。一旦所需项可用，即使用如下一系列检查验证物理地址：
·BDMU 60检查当前上下文BD(自其产生事务的BD)是否为BDDT 42中的有效上下文。例如，BDMU 60可自VMID 74以及ASID 73形成当前上下文BD的BDID并检查对应BDID是否在BDDT 42中标记为「执行」状态。
·BDMU 60检查当前上下文BD是否示出为对应于物理地址76的POT项52的持有者BD 54。
·如果当前上下文BD不为持有者BD，则BDMU 60检查当前上下文BD是否由持有者BD准许访问页(使用上文所描述的共享属性)。
·如果当前上下文BD不为持有者BD，则BDMU 60检查对应POT项的读/写属性以确定属性72中指定类型的事务是否由持有者BD准许。
·如果当前上下文BD为持有者BD，则BDMU 60检查具备输入事务的VA 70或IPA 75是否与对应POT项52的地址字段58中的VA/IPA匹配。
·BDMU 60也检查在S1页表中指定用于当前访问的预期共享属性是否与对应POT项中指定的实际共享属性匹配。
若这些检查中的任一个失败，则访问被拒绝且触发访问违规。否则，物理地址事务经验证且输出至系统总线30上。应了解上文所描述的检查可以任何次序进行或可至少部分地同时进行。
类似地，BD过滤器62可控制以物理地址空间的特定页为目标的事务是否经输出至系统总线30上，其系基于该页的持有者是否已在对应POT项52的属性字段56中将该页标记为“IO”型。
因此，如图4所示，耦接至系统总线30的各总线主控器24、25、26、28可具备BDMU 60或BD过滤器62以用于验证实体编址事务，以使得所有输出在系统总线上的事务均为指定物理地址的经验证的事务且因此在存储器控制器32处不需要任何后续验证。替代方案为将BDMU功能60移动至存储器控制器32以使得已由MMU 40验证但尚未与由页持有者在POT50中设定的任何许可相比较的事务经输出至总线上，且随后当其达至存储器控制器32时针对POT 50接受检查。然而，提供BDMU 60为有利的，因为其通过防止通不过POT 50检查的事务输出至总线上，且避免需要将额外标记自总线主控器传输至标识与各事务相关联的当前上下文BD的存储器控制器而减少总线传输量。相反地，在存储器控制器32处提供加密/解密电路56以使得写入存储器的数据可经加密以防止硬件攻击，但总线主控器24、25、26、28自身不需要具有任何加密功能。
图5示出检查是否准许由处理电路24中的一个发起的数据访问事务(访问请求)的方法。在步骤100，接收指定VA 70的输入事务。在步骤102，S1MMU 40-1查找用于对应于项VA70以及当前上下文(VMID、ASID)的项的S1TLB。S1MMU 40-1检查在该项中是否存在对访问许可设定的违规。若存在S1访问违规，则事务请求在步骤104被拒绝。若不存在S1访问违规，则输出经转换的IPA或PA。此外，页的PISG状态(预期共享属性)由S1MMU 40-1输出，如将在下文中更详细地论述。若事务以EL2、EL3、S-EL0或S-EL1发起，则经转换的地址为PA且略过S2MMU40-2。若事务以EL0或EL1发起，则输出地址为IPA且进行地址转换的第二阶段。在此情况下，S2MMU MMU 40-2类似地查找用于对应于IPA 75以及当前上下文(VMID)的项的S2TLB。该项中的访问许可经检查并且如果存在访问违规，则请求再一次在步骤104被拒绝。若访问由S2MMU40-2准许，则IPA经转换成输出至BDMU 60的PA 76。
因此，在阶段1或阶段2地址转换时不存在访问违规之前提下，获得物理地址。在步骤112，向BDMU 60提供物理地址，其检查当前上下文的BDID是否在BDDT 42中示出为“执行”状态。若不示出为“执行”状态，则在步骤114请求被拒绝。为了进展至执行状态，BDID将首先需要进展通过“清除”以及“准备”状态，如将在下文中论述。此验证BDID的步骤通过为尚未安全初始化的BDID发起访问而防止安全初始化程序被撤销。此外，缓存一些最近被查找的BDDT 42项的本端旁看缓冲可维持在BDMU60内以加速BDDT项的检查。
如果当前上下文的BDID经验证为处于“执行”状态，则在步骤116，BDMU 60检查对应于所需物理地址76的POT项52(记法POT[PA]指对应POT项52)。此外，此可在提供于BDMU60内的本端POT旁看缓冲存储器取，该本端POT旁看缓冲用于缓存最近遭遇的POT项的子集以用于较快访问。BDMU检查对应POT项52是否将当前上下文的BDID标识为目标页的持有者BD。若不然，则在步骤118，BDMU检查对应POT项52的共享属性经标记为“全局”或与当前上下文的具体BDID“共享”。BDMU 60也可检查访问请求的读/写类型是否与针对对应POT项52的属性字段56中的BD而非持有者所定义的准许类型匹配。若通过这些检查，则在步骤120，BDMU验证事务且将其输出至系统总线30上。另一方面，若页不与当前上下文的BDID共享(例如，页为专用的或仅与不同BD共享)或访问请求指定写入但页经标记为只读，则请求在步骤114被拒绝。
另一方面，若在步骤116，当前上下文为对应页的持有者BD，则不需要检查共享属性56，因为持有者BD经准许访问其自身的页。然而，在步骤122，若事务源处于优先权等级EL0、EL1或S-EL0下，则BDMU 60检查事务的VA或IPA是否与储存在对应POT项52的地址字段58中的VA或IPA匹配。对于在EL0或S-EL0下发起的事务，BDMU 60检查事务的VA是否与地址字段58中的VA匹配，而对于在EL1下发起的事务，BDMU60检查事务的IPA是否与地址字段58中的IPA匹配。若存在匹配，则验证了事务且在步骤120在总线30上输出。若地址不匹配，则请求在步骤114被拒绝。
此针对POT 50中记录的VA或IPA的上一检查为何是有用的可能不立即显而易见。考虑以下情形：
超管理器2可例如将两个实体编址页PA0、PA1分配至特定虚拟机4，S2页表82中的地址映射如下：
IPA PA
IPA4 PA1
IPA9 PA0
虚拟机4可随后取得这些页两者的所有权且如下设定POT 50中的共享属性：
PA 共享？
PA0 全局
PA1 专用
虚拟机4可随后例如包括将敏感数据写入至IPA4(VM 4将预期已在POT 50中经标记为专用)以防止其它程序访问此数据的一些代码。
然而，在VM 4启动代码的安全部分以用于写入敏感数据之前，超管理器2可如下修改S2页表82：
IPA PA
IPA4 PA0
IPA9 PA8
若VM 4现在使用中间物理地址IPA4执行其代码的安全部分，则它现在将被映射至不同的物理地址PA0，其在POT 50中标记为“全局”页。VM 4将其敏感数据写入至“全局”页，从而使此信息曝露于包括超管理器2本身的任何其它程序。
此问题可通过在POT 50中提供信息58来避免，其将用于持有页的地址映射“锁定”至某些映射，以使得若另一程序在POT 50中的所有权属性信息已经设定之后改变页表80、82中的地址映射，则可触发访问违规。例如，当持有者BD主张页时，在主张页时的当前VA-PA或IPA-PA映射可使用对应于该实体编址页的POT项52的地址字段58记录。在以上示例中，POT 50可为如下：
随后，当VM 4试图使用中间地址IPA4访问专用页时，若超管理器2已同时将IPA4重映射以指向PA0，则此将被侦测到，因为在实体页PA0的POT项52中访问之中间地址IPA4现在将与中间地址IPA9匹配。因此，可标记出错误且VM 4可停止其安全处理以避免使敏感信息曝露于其它程序。这避免上文所论述类型的攻击。VM 4可随后再次请求IPA4以及IPA9的所有权以设定现在映射至这些IPA的实体页PA0、PA8的所需访问控制许可。
因此，在POT 50中包括反向地址转换映射可帮助避免上文所描述的由页表中的变化所导致的类型的攻击。尽管以上示例论述超管理器修改由虚拟机4持有的页的页表映射，但可使用类似技术防止虚拟机4修改由应用6或可信赖应用12持有的页的页表映射，在此情况下，VA将储存在地址字段58而非IPA中。
尽管未在图5中示出，但验证事务的方法也可包括额外步骤，该步骤验证POT项52对应于目标PA的“共享”属性是否与在S1页表项中针对对应VA所指定的预期属性匹配。当页持有者设定给定页的共享属性时(其指示该页为专用、IO、共享或全局，如上文所论述)，此也可触发S1页表的更新以使得对应页表项指定对应属性。在一些情况下，页表项最初仅可在S1TLB中更新，且随后存储器中的S1页表80可随后在对应页表项自S1TLB中驱逐出时更新。随后，当对该页发起访问请求时，S1MMU 80可输出在对应S1页表项中指定的预期共享属性(PISG类型)，且BDMU60可检查预期共享属性是否与POT项52中对应于PA所指定的共享属性匹配。若存在匹配，则访问请求可经验证(经受上文所描述的其它检查)。然而，若实际共享属性不与S1页表项中所指定的预期共享属性匹配，则访问请求被拒绝。这防止如下潜在攻击。
例如，给定BD可主张给定实体页的所有权且将其标记为专用以准备向该页写入敏感信息。然而，在BD开始写入敏感信息之前，另一BD可主张相同页的所有权且可将该页标记为全局。当先前持有者BD随后试图向该页写入敏感信息时，由于该页由当前持有者标记为全局，请求可被验证，且因此此可能导致敏感信息曝露于其它程序。此可通过向对应页表项写入指示该页所预期的页共享类型的信息，且在访问该页时检查此是否与POT中所记录的实际共享类别匹配来避免。
在以上示例中，在S1页表中指定预期共享属性(PISG类型)，但其它示例可在S2页表中对其进行指定。此外，在一些情况下，一些页可能具有S1页表中所指定的预期共享属性而其它页具有S2页表中所指定的共享属性，这取决于哪一程序设定共享属性。
总而言的，BDMU 60在MMU 40的上提供额外一层访问许可检查，以使得事务的验证要求检查在MMU 40以及BDMU 60两者中通过。然而MMU 40检查由处于某些优先权等级的程序设定的许可(例如EL1控制S1页表且EL2控制S2页表)，BDMU 60则强制可由以任何优先权等级执行的持有者程序施加至特定页的许可。因此，尽管超管理器2例如仍可将地址空间的特定区域分配至特定虚拟机4且防止其它VM 4使用S2MMU 40-2以及S2页表访问这些区域，但虚拟机4本身可通过在POT 50中设定适宜的许可以控制BDMU 60拒绝任何来自超管理器2的对于这些页的请求，来防止超管理器2访问在其经分配的页“池”内的一些页。此使得以下系统成为可能：其中各“盲域”可强制其安全性以使得其可针对系统内的任何其它域隐藏数据。
图6示出一方法的示例，通过该方法，BD可请求其具有写入访问的物理地址空间的任何页的所有权。在请求页的所有权时，相同实体页的先前持有者可能先前已向该页写入安全数据。为防止数据在页的所有权于不同BD之间传送时泄漏，可要求新的持有者在成为该页的有效持有者之前完成重写程序150以用于在请求页的各位置中重写数据。写入各位置的特定数据值并不重要，只要重写先前数据——例如，各位置可经写入0或任何其它虚设值。通过要求新的持有者在其可有效地主张所有权之前进行破坏性主张序列以在页内重写任何现有资料，即使先前持有给定页的特定BD已不存在(例如超管理器2可能已结束执行给定VM 4)，仍可强制数据的安全性。在一些示例中，可在处理电路24、25、28内提供一些专用硬件以在请求页所有权时进行重写序列。然而，在下文给出的示例中，与新的持有者BD相关联的软件通过向所主张的页的各位置触发一系列写入来进行重写，但在处理电路24、25、28中执行该软件的一些控制硬件检查新的持有者BD是否已成功完成重写程序150且在此完成此操作之前防止该页在POT 50中经标记为有效。
所有权请求可例如对应于执行所有权主张指令的预期持有者BD，该所有权主张指令指定对应于待主张的页的地址。在步骤130，接收到所有权请求，其指定VA以标识被请求所有权的页。在步骤132，MMU 40确定是否对指定页准许写入访问，并且如果MMU 40的阶段1或阶段2确定写入访问未经准许，则请求在步骤134被拒绝。因此，BD被阻止主张其本身不允许写入数据的页的所有权。若准许了写入访问，则VA(直接或经由IPA)经转换成PA且输出PA。
方法随后以重写程序150继续，该重写程序150用于在对应于目标PA的页中的各位置中重写数据。上文描述的主张计数器60系由控制硬件使用来追踪重写程序的进展并计数页迄今为止已经重写的行数。在步骤152，重写计数器60经初始化以指向页中的第一地址，例如来自页的基准地址偏移为零的地址。在步骤154，控制硬件等待请求程序BD(请求所有权的BD)以触发写入。当进行写入时，在步骤156，控制硬件检查写入的目标地址是否正确。例如，控制硬件可要求请求程序BD以固定次序迭代通过页的各行，因此可仅仅检查下一地址是否已经写入(例如写入偏移是否与增量计数器匹配)。若地址不正确，则在步骤158，所有权请求被拒绝且页在POT中标记为无效，以防止请求BD例如通过写入不在该页中的其它地址或反复写入相同地址而撤销重写程序。当所有权请求被拒绝时，若请求程序BD希望再次请求所有权，则其将不得不再次以新的所有权请求开始并正确完成重写程序150。
若目标地址在步骤156为正确的，则在步骤159，控制硬件使重写计数器增量。在步骤160，控制硬件检查请求BD是否已宣告其已完成所有权主张程序。例如，请求BD可执行所有权主张结束指令以标记其已完成重写程序50。若尚未达至所有权主张末尾，则方法返回步骤154以检查页将被重写的下一行。程序对于页的各行循环通过步骤154至160多次。最终，请求程序宣告其已完成其重写程序50，且在步骤162，控制硬件检查是否已经写入整页(例如重写计数器是否与该页中的行数匹配)。若尚未经写入整页，则所有权请求在步骤158再次被拒绝且页在POT 50中标记为无效。若已经写入整页，则页在步骤164标记为有效以使得请求程序BD现在成为该页的有效持有者且因此可独占性地控制对该页的访问。此外，页的PISG类型(共享属性)经写入对应POT项52。在一些情况下，最近主张的页最初可默认地经标记为专用，若新的持有者希望将页变为IO、共享或全局，则需要后续改变属性(例如，在下文图8或图14所示)。或者，可能在最初的所有权请求中指定将对该页指定共享属性的何值。更新共享属性也可触发S1TLB以及/或S1页表80中的对应页表项的更新，以编码预期共享类别以使得其可在随后访问存储器时针对POT共享属性经验证。
在步骤166，若请求者BD为处于EL0或S-EL0下的程序，则所有权请求中指定的VA经写入所主张的页的POT项52的地址字段58，而若请求者BD为处于EL1下的程序，则由MMU获得的IPA经写入地址字段58以锁定映射至POT中的反向PA-VA或PA-IPA以防止上文所描述类型的攻击。应了解在其它实施例中，步骤166可较早进行，例如在刚接收到所有权请求时进行。类似地，请求者程序的BDID可在图6所示的方法期间的任何时间经写入POT 50，只要POT项52不在步骤164之前生效。
以下示出用于请求者BD执行所有权请求以及重写程序150的假码的示例：
BD.Page.Invalidate(VA1)//使广播页失效
BD.Page.Claim.Start(VA1)//请求无效页
line＝(*64byte_ptr)VA1
do while(line<(VA1+PAGESIZE))
DCZ.WT(line++)//页有序清零
BD.Page.Claim.End(VA1)//使页生效
图7为解释假码的流程图。例如，应用希望主张对应于虚拟地址“VA1”的页的所有权。在请求所有权之前，请求者BD执行失效指令(BD.Page.Invalidate)以使与地址VA1相关联的来自BDMU 60内的任何旁看缓冲的任何POT项失效。此确保在所有权主张之后，旧的数据将不常驻在旁看缓冲中。因此，在图7的步骤190，页最初处于无效状态。请求者BD随后执行页主张开始指令(BD.Page.Claim.Start)以发起所有权请求。此导致实体编址页PA1(通过使用MMU 40转换VA1获得其地址)转化为“主张”状态。请求者(调用者)BD的BDID经写入用于页PA1的POT项52的BDID字段54。当前映射至PA1的虚拟地址VA1经写入地址字段58。主张计数器初始化为零。
请求程序随后执行数据清零指令(DCZ.WT)以开始第一重写操作。在此示例中，数据清零指令一次清零页的64个字节，但应了解其它示例可操作其它大小的数据区块。在步骤196，控制硬件检查该指令的写入偏移是否与主张计数匹配。若不匹配，则请求被拒绝且页在步骤190转化回「无效」状态，因此请求者BD若要再一次企图主张所有权则将不得不执行另一BD.Page.Claim.Start指令。另一方面，若写入偏移与主张计数匹配，则在步骤198，对主张计数器60增量，且请求者BD在步骤194执行另一数据清零指令DCZ.WT。循环步骤196、198、194直至请求者BD执行页主张结束指令(BD.Page.Claim.End)以发信号通知其已完成所有重写操作。在步骤198，控制硬件检查主张计数器与页中的地址的数目匹配。若选择主张计数器的位计数对应于页面大小，则当均已经写入对应页中的所有位置时，主张计数器将溢出，因此控制硬件可仅检查主张计数器的溢出字节，若其等于1，则将示出重写程序已完成。若主张计数器在步骤198尚未溢出，则页在步骤190再次转化回无效状态且请求者BD将不得不再次开始主张所有权。若主张计数器在步骤198已溢出，则在步骤200，页PA1变为有效且现在持有者可设定此页的属性。
当由新的程序循环使用特定BDID时，也可进行类似的破坏性重写程序150。例如，为将给定BDID自“无效”状态转化为“准备”状态，BDID首先经转化为“清除”状态。当处于“清除”状态时，硬件可检查进行重写程序150以在给定BDID当前示出为POT 50中的持有者的各页内重写各地址。硬件也可要求使与该BDID相关联的各POT项52均失效。实际重写操作可由超管理器2或要求建立新BD的其它程序在软件中执行，但硬件可检查重写程序成功完成并防止BDID在其已成功完成之前转化为「准备」状态。此防止与具有该BDID的旧程序相关联的敏感信息泄漏至共享相同BDID的新的程序。
其它实施例可省略“清除”状态，但自“无效”状态至“准备”状态的转化可在重写程序已成功完成之前被禁止以将在POT 50中所记录的各页中的数据重写为由对应BDID持有并使与该BDID相关联的各POT项52失效。
图8示出用于给定页的持有者BD更新POT 50中的属性的方法。在步骤210，发起POT更新请求，其指定标识目标页的VA以及待写入该页的POT项52的一个或多个属性。在步骤212，MMU 40检查是否准许对该页的写入访问，并且如果S1或S2MMU 40-1、40-2发信号通知访问违规，则请求被拒绝。若准许写入访问，则(直接从VA或经由IPA)获得经转换的PA。
在步骤222，使用物理地址查找POT 50以确定发起更新请求的当前上下文BD是否为所需页的持有者BD。若不然，则在步骤224请求被拒绝。
如果当前上下文BDID为所需页的持有者，则在步骤226，针对更新请求(对于起源于EL0、EL1或S-EL0的请求)的VA/IPA检查地址字段58，以检查地址映射是否与分配POT项52时的地址映射仍然相同。若不然，则在步骤228更新请求被拒绝。若地址匹配，则在步骤230，基于更新请求中指定的属性更新对应页所有权表项的属性。例如，页的持有者可改变属性以使得专用页现在为共享或共享页为专用，或可改变对于该页是否准许读取或写入。若存在共享属性的更改，则此也可触发S1TLB或页表80中的S1页表项中所记录的预期共享属性(PISG状态)的对应更新。
步骤226为可选的且另一实施例可自步骤222直接继续至步骤230，因为如上文图5所示，当随后发起存储器访问时，可在任何情况下侦测到地址映射的更改。然而，若在更新POT属性时标记地址映射的更改，则此可更早地向持有者BD标记存在潜在问题。
如图9所示，BDMU 60可具有页所有权表旁看缓冲(page ownership tablelookaside buffer；POTLB)302，其用于缓存POT 50的最近访问的项，以及BDDT旁看缓冲(BDDT lookaside buffer；BDDTLB)，其用于缓存BDDT 42的最近访问的项。这些以类似于MMU 40内的TLB 300的方式操作。如图9的下部所示，系统总线30以及处理单元24、25、28可支持使POTLB 302或BDDTLB 304的项失效的失效指令。当处理单元24、25、28执行这些指令中的一个时，在总线30上向系统中的每个BDMU 60广播命令以触发各BDMU 60以使来自TLB302、304的项失效。指令310、312系用于使POTLB 302的项失效。其可在例如即将主张页的所有权或更新POT50中的属性之前使用。指令310触发BDMU 60以使其来自POTLB 302的所有项失效。指令312触发BDMU 60以仅使对应于指定页地址的POTLB302的项失效(若指令指定VA或IPA，则其由MMU转换为PA且实体编址失效事务经广播至BDMU 60以使对应POT项失效)。类似地，指令314、316用于使BDDTLB 304的项失效，其中指令314触发BDDTLB 304的所有项的失效且指令316仅使与指定BDID相关联的项失效。在失效之后，当遭遇请求特定BDID或页之后续访问请求时，将需要自存储器34中的主BDDT 42或POT 50抓取对应项。
在一些情况下，类似的失效命令可由于由给定BD执行的其它指令自动产生。例如，当程序执行失效指令以使POT 50的项失效时，此可自动导致由处理电路24、25、BDMU 60或存储器控制器32内的硬件产生广播失效命令以触发BDMU 60中的项的对应失效。类似地，POT项的更新或BD状态中的生命周期更新或更改可导致BDMU 60中的POT或BDDT项的失效。
上文已论述一些具体示例。然而，本技术不限于这些精确示例。例如，以上示例以页为单位管理存储器区块的所有权，但POT 50可具有对应于一些其它大小的物理地址区块(其可为页的倍数或可对应于更多任意地址区块，其不一定需要与MMU 40所用的相同大小的页一致)的项。
尽管以上示例示出包括一个页所有权表50的系统，但在一些情况下，同一系统中可能存在多个POT 50。例如，若存在用于控制在物理存储器中不相交的不同DRAM的多个存储器控制器，则提供用于各存储器控制器/DRAM的单独的POT 50可为有用的。
此外，尽管以上示例示出用于控制并更新POT的命令由持有者程序发起，但在其它示例中这些命令可来自持有者程序所信赖的另一程序。例如，在一些系统中，可代表持有者域由在安全控制器28上执行的程序管理POT50。因此，当持有者程序请求待请求的页的所有权或POT 50的更新时，其可向可信赖程序(例如在安全控制器28上执行的程序)发送命令，其触发可信赖程序发起所有权请求或更新请求。类似地，上文描述的重写(破坏性主张)程序可由不一定为持有者程序的可信赖程序进行。
此外，尽管以上示例描述执行指令以触发所有权请求或POT更新请求，但在其它示例中，对于所有权或表更新的请求可由其它形式的命令触发。例如，命令可为指令、对用于控制POT的硬件控制器的直接I/O操作或(可信赖)函数调用。类似地，所有权主张开始以及结束命令不一定需要为指令且可为其它形式的命令。
图10示意性说明客体执行环境(guest execution environment；GEE)的安全初始化。客体执行环境可呈多种不同形式，例如独立应用程序、支持一个或多个应用程序的执行的操作系统，或甚至为进一步虚拟化系统。安全初始化系通过自用于客体执行环境的可执行代码源发送请求以初始化该客体执行环境来开始。初始化的请求经发送至超管理器。请求可例如为希望使用由超管理器控制的虚拟化计算器系统(基于云的计算系统)来初始化一些所要处理的用户的结果。初始化客体执行环境的请求同时(或可能在之后的时间)伴随有用于客体执行环境的执行的至少第一部分的可执行代码的加密版本。此加密可执行代码可经加密以在其以多种不同方式转移至其预期接收者期间帮助保护安全。在此示例中，加密可执行代码以公用/专用密钥对的公用密钥加密。专用密钥对由安全控制器(随后描述)持有且由其保密。
超管理器接收请求以初始化客体执行环境产生新的虚拟机(virtual machine；VM)且为物理存储器地址空间分配待由客体执行环境使用的页，且设定与客体执行环境相关联的其它参数，此在超管理器中为正常操作。超管理器随后向安全控制器转送用于初始化客体执行环境的请求、加密可执行代码、已由超管理器分配至客体执行环境的物理存储器地址空间的页的页标识符以及待由客体执行环境使用的盲域标识符。将理解，在典型系统中，超管理器将向客体执行环境分配大量的物理存储器地址空间，该客体执行环境可能在其操作中使用此经分配的地址空间中的一些或全部。在本示例性实施例中，安全控制器(以及后来的客体执行环境本身)首先破坏性主张其希望使用的物理存储器的任何页(自已由超管理器分配为可由客体执行环境使用)为由安全控制器且随后客体执行环境所持有。
安全控制器接收自超管理器转送的请求并破坏性主张所有其希望向其中安装加密执行代码的页。安全控制器将正在主张并清除的程序标记为状态“清除”，此在用于所请求的程序的程序描述符项中指示(当其经主张并清除时)。程序随后在安装可执行代码时经标记为“准备”。安全控制器使用其专用密钥解密其已接收到的可执行代码。经解密的代码储存至在此阶段中由安全控制器持有的所主张的页中。随后将储存经解密可执行代码的页标记为“执行”，其指示其已关闭且准备好执行。安全控制器随后将其已主张的页的所有权传送至正在经初始化的客体执行环境。也在此时初始化相关盲域内的预设的空CPU执行上下文结构。在此示例性实施例中，安全控制器已通过应用其专用密钥以解密可执行代码而已预形成安全初始化。在其它示例性实施例中，安全初始化可另外或替代地包括通过安全控制器的可执行代码的验证以及/或安全安装证实。
在此阶段中，安全控制器通知超管理器客体执行环境现在准备好“执行”。指示此为“第一次”执行的状态可以用于相关程序的CPU上下文表项单独储存。
超管理器执行排程程序以进行执行。当已到达最近经初始化的客体执行环境被第一次执行的时间时，超管理器开始此执行。客体执行环境随后执行储存至实体页中的经解密可执行代码，这些实体页已由安全控制器在客体执行环境的所有权中传送。在客体执行环境中执行的代码在超管理器标记为对其可用的这些页之中破坏性主张其需要的任何其它页。
应了解客体执行环境可呈现多种不同形式。在一些实施例中，客体执行环境可为支持多个客体应用程序的完整操作系统。在其它示例性实施例中，客体执行环境可为使用其自身存储器页且不具有单独操作系统或其它相关联系统的单一裸应用程序。本技术可在这些以及其它情形中使用。在超管理器控制下操作的客体执行环境提供独立程序该此分离执行的能力。此外，提供安全控制器以及页所有权表的机制以及破坏性主张页的所有权力求提供一种系统，其中客体执行环境的数据(无论呈何形式都)可受到保护免于被其它客体执行环境以及超管理器本身访问。
在此示例性实施例中，安全控制器呈现独立处理器的形式。在其它示例性实施例中，安全控制器可呈现在相同处理器上执行的可信赖程序(例如以安全模式在支持ARMLimited的TrustZone的处理器上执行的可信赖程序)或可信赖超管理器的形式，其取决于所需/所要的特定安全程度。
图11为流程图，其示意性说明破坏性页主张的程序。在步骤700，处理等待直到接收到取得页的所有权的请求。当接收到此类请求时，步骤702确定正常存储器管理单元是否为与请求程序相关的页提供写入许可。此存储器管理单元可由超管理器控制。若存储器管理单元不给出写入许可，则请求被拒绝且处理返回至步骤700。若存储器管理单元给出写入许可，则处理继续至步骤704，其中初始化重写计数器。步骤706等待直到侦测到向其请求所有权的页的一行已经重写。步骤708确定这是否为预期重写的下一行。假定在此示例性实施例中，预期依次写入形成存储器的页的行。若未重写预期行，则主张所有权的请求再次失败且处理返回至步骤700。若在步骤708的确定为重写了预期下一行，则处理继续至步骤710，其中重写计数器经增量。步骤712确定是否已经重写整页，此由重写计数器达至预定值指示。若重写计数器尚未达至指示已经重写整页的值，则处理返回至步骤706，其中系统等待重写页的下一行。若已经重写整页，则步骤714将页标记为现在由页所有权表中的请求者持有。
图12示意性说明用于提供本文中描述的系统的硬件环境800。在此示例中，在硬件环境800中提供多个处理器802、804、安全控制器806、实体主存储器808以及总线主控器装置，诸如经存储器映射的输入输出设备810，其全部经由互连结构812连接。应了解硬件环境800可呈现多种不同形式。本技术非常适合于例如在云计算的背景中使用，其中承租者(云客体)具有其希望执行的处理任务。承租者不具有其自身的处理硬件来进行所需任务，而是将该所需任务发送以在由云服务提供商提供的客体执行环境内执行。云服务提供商可以超管理器程序接收对于客体执行环境的请求且随后初始化客体执行环境的执行，如先前所论述。客体执行环境的执行可本身遍以及多个程序或甚至多个网站分布，其取决于所提供的云执行支持的类型。本文中描述的机制力图提供客体执行环境之间的更高安全等级，其中客体执行环境可针对该此受到保护且也可针对超管理器本身受到保护。
图12的硬件执行环境800支持如本文中所描述的页所有权表。处理器802、804以及安全控制器806各具备所有权以及重写追踪硬件(overwrite tracking hardware；OTH)，其用以管理获得物理存储器地址空间的页的所有权的程序以及重写该页(作为主张程序的一部分)，如本文中别处所描述。也至少在支持上下文切换的处理器802以及804内提供上下文切换电路(context switching circuitry；CS)，其用以将上下文数据保存至主存储器808内的上下文数据存储器814，其作为上下文切换程序的一部分。上下文切换电路为异常处置电路的形式。关于各上下文形成上下文资料存储器814的区域将由相关的相关联的程序持有，该程序可从而控制该上下文数据的访问以确保其保持为专用(若需要)。
图13示意性说明使用当前技术的软件层模型。此软件层模型包括多个等级的优先权，其自处于最高等级下的安全控制器向下延伸至超管理器以及客体执行环境，其可本身包括客体操作系统以及客体应用程序。在比超管理器的优先权等级低的优先权等级下初始化新的客体执行环境。
在一个示例性实施例中，优先权等级可自对应于客体应用程序的最低等级延伸。下一较高等级将为客体操作系统，随后为超管理器且随后为由安全控制器执行的监视器程序或韧体。最高优先权等级可与管理系统中所用的密码密钥的访问、其分布以及验证的安全复合体相关联。应了解可采用其它优先权等级模型。
本技术的特征为页所有权机制准许系统操作以使得客体执行环境控制其持有的页的访问，而例如具有较高优先权等级的超管理器可经客体执行环境阻止访问这些页。此与正常预期相反，在正常预期中较高优先权等级给予更多访问权以及对访问权的控制。图12中说明的所有权以及重写追踪电路可用以根据由该页的持有程控的访问配置来强制物理存储器地址空间内的存储器区域的所有权。持有程序(如页所有权表中所指示)可将页所有权标记为持有程序专用，或在持有程序与存储器访问请求的一个或多个其它源之间共享。页将通常在其破坏性主张之后经初始化为专用状态。由持有程序共享的访问可呈现多种不同形式，如图14中说明。用于页的持有程序可将该页的所有权传送至由持有程序(“母”程序)初始化的“子”程序。当此类母程序已初始化子程序且子程序仍处于“准备”状态时，其可将母程序持有的页的一个或多个的所有权传送至子程序。子程序将最初接收经标记为该子程序专用的这些页。若希望，则子程序可随后为其持有的页中的任一个改变共享访问控制状态以指示其与母程序共享的共享状态。当子程序自其母程序接收新的页时，其破坏性主张向其分配这些新的页。共享也可系与上代程序，诸如祖程序或上代阶层中的任何旧的程序。
当程序访问页时，在一些示例性实施例中，其可检查用于该页的该共享访问控制数据与程序所预期相同。例如，若程序持有页且已将其设定为共享访问控制为“专用”，则其可在其向该页储存任何敏感数据之前检查该页在页所有权表内仍以此方式经配置。
可由持有程序选定的共享的另一形式为与经存储器映射的装置共享页，其中相关存储器映射装置经映射至存储器的由改变访问控制的程序持有的页中。因此，可给予由程序持有的存储器地址空间内的经存储器映射装置访问由该相同程序持有的存储器的该特定页或另一页的权利。
可由持有程序指定的共享访问的另一形式为全局共享状态，其中准许物理地址存储器的页由任何其它程序访问且不再由任何个别程序持有(在一些示例性实施例中，可提供唯一的BDID以与全部全局页相关联)。持有程序可确保该持有程序的敏感数据不被写入至该全局共享页中。
图15示意性说明充当所有权电路的所有权以及重写追踪硬件如何用以处理自程序接收到的用于改变共享许可的请求。在步骤900，处理等待直到接收到改变共享许可的请求。当接收到此类请求时，步骤902确定是否已自在页所有权表中经指示为持有相关页的程序接收到改变访问许可的请求。若已从持有程序接收到请求，则步骤904操作访问许可的所请求的更改(例如采用图14中指示的访问控制状态选项中的一个)且随后处理返回至步骤900。若步骤902处的确定为请求系来自不持有相关页的程序，则步骤906用以忽略所请求的更改且视需要发起警告，即接收到不正确以及/或不合适的改变请求，随后处理再次返回至步骤900。
结合图10所提及，超管理器可用以对不同执行环境的执行进行排程。这些不同执行环境分别持有物理存储器地址空间的其持有页。当超管理器停止处理一个客体执行环境且开始处理不同的客体执行环境时，则此为执行上下文的切换且其程序的切换将为活动的。此上下文切换可通过受保护的异常处置来进行。在上下文更改发生时，处理器或更宽范围的系统的状态数据可包括多个状态参数，例如缓存器上下文、配置变量、程序状态值等。此状态数据为上下文数据且可表示专用信息，其理想地不允许对其它客体执行环境或超管理器本身可用。图16A以及图16B为流程图，其说明如何保护执行上下文。
在步骤1000，处理等待直到接收到上下文切换中断，诸如至不同程序的非自主出口。状态1002将重新启动数据保存至由经受中断的程序(客体执行环境)持有的上下文数据存储器814的部分。在一些示例性实施例中，此重新启动数据可为足以重新启动中断程序的状态数据，但不需要包括所有依赖中断程序的状态数据。例如，重新启动数据可包括通用缓存器内容，但不需要包括微架构状态，诸如缓存内容、转换旁看缓冲内容以及其类似物。在步骤1002将重新启动数据保存至由经中断的程序持有的上下文数据存储器814的部分中之后，步骤1004用以破坏性重写依赖当前程序的状态数据且其将在切换至另一程序之后可由任何其它程序访问。经重写的数据可为重新启动数据的超集。经重写的数据也可排除微架构数据以及不可由最近开始的程序访问的其它数据，例如由经中断的程序持有的存储器区域内的数据，但其由于页所有权表以及其它机制的操作而不可由新开始的程序访问。重写可例如将依赖当前程序的所有可访问状态设定为零值或不依赖实际上由经中断的程序进行的处理的一些其它预定值。系统随后返回至步骤1000以等候下一上下文切换中断。在自程序自主退出的情况下，例如至较高例外等级的程序调用，缓存器内容的子集，例如R0至R7，可经传递至调用目标，缓存器/状态在退出并重新进入时经储存并恢复。
如图16B所示，系统在步骤1005等待直到有新程序待开始。步骤1006用以确定待开始的新程序是否为CPU上下文数据中的相关联状态为“准备好”的程序。若程序不处于准备好的状态，则此指示其已经排程用于执行且已经执行至少一次，且因此将具有其持有上下文数据，该数据将应在其执行重新开始之前恢复。若待开始的程序不处于“准备好”的状态，则步骤1008用以自上下文数据存储器814内的其持有的存储器页恢复其重新启动数据。若待开始的程序处于“准备好”的状态，例如处于“准备好首次执行”状态，则绕过步骤1008。最后，在步骤1010，新程序的执行在程序返回至步骤1005以等候另一新程序之前开始。
图17指示程序描述符项，其可为程序描述符表内的多个程序描述符项中的一个。程序描述符项包括例如盲域标识符(blind domain identifier；BDID)。页描述符项也包括至上下文数据存储器814内的位置的指针(手柄)，当相关程序经切换出时，相关程序的上下文数据将保存至该位置(且该上下文数据自其恢复)。此指针指示由相关程序持有的存储器的区域。页描述符项也包括当前程序状态，如将在下文中进一步论述。
图18示意性说明程序的示例性程序状态。已停止使用的程序经标记为无效且其BDID将可由新程序回收。超管理器可对创建程序以及设定程序描述符项负责。该程序的初始化可结合如先前描述的安全控制器进行。可由程序采用的序列中的下一状态为“清除”状态。此指示已经主张相关程序BDID且由程序主张所有权的相关联的页正在经历清除，例如移除供相关BDID先前使用的页所有权表中的现有项且随后主张以及清除(经受破坏性重写)BDID的新的页。当清除已完成时，相关程序转化至“准备”状态，此指示相关程序打开且其页准备好填充。当页的填充已完成时，程序变为“执行”状态，其关闭且准备好执行。当程序的执行开始时，准备好第一次执行状态储存在域内的CPU执行上下文的状态区位中且用于控制重新启动数据是否恢复。图18说明程序的“生命周期”，其包括多个程序状态，程序在其执行准备之后依次通过这些程序状态。这些状态的数目以及具体形式可变化。
至少一些示例性实施例包括盲域执行上下文(或框架)BDEC，其可用于在将程序切换为执行以及结束执行时储存该程序的状态数据。此状态数据内包括相关程序是否已经历一些执行的指示。若程序尚未经执行，则其在此示例中标记为“新的”(参见先前论述的“准备好”的状态)。在退出程序时，执行上下文数据也可包括状态数据，诸如通用缓存器上下文。这些缓存器内容可在重新进入程序时被恢复。存在状态参数，其进一步指定程序经自主(例如在软件函数调用之后)或不自主(例如在硬件中断之后)退出；此信息可用于控制如何重新开始程序并退出预形成为程序的操作。可储存上下文数据以为相关程序专用。
各BDEC可含有状态指示，诸如新的、自主退出、非自主退出、自主完成、非自主完成以及无效。BDEC也可包括持有域的例外等级的指示、用于域的通用缓存器的内容(例如R0至R30、PC、P-状态等)以及用于域的例外等级缓存器的内容(例如TTBR_ELx等)。
大体上，可提供包括一个或多个项的所有权表，这些一个或多个项各为物理地址的对应区块指示多个程序中的哪一者为独占性控制物理地址的对应区块的访问的持有者程序。此可用于允许多个程序中的任一个独占性控制物理地址空间的给定区域以便限制其它程序对该区域的访问。此为尤其有用的，因为其可允许处于较低优先权等级的程序或限制优先权较高程序对数据的访问，其在典型系统中为不可能的。
大体上，可存在一些用于请求程序请求物理地址的目标区块的所有权的装置。物理地址的目标区块可直接在请求中或间接地通过指定虚拟地址或中间地址或以一些其它方式标识。例如，所有权请求可为专用所有权请求指令(诸如上文论述的主张开始指令)或另一种具有指示对给定页请求所有权的参数的指令，或请求可对应于另一种所有权请求命令(不一定为指令)，例如通过设定一些触发一些其它程序初始化所有权请求的控制信息。响应于所有权请求，处理电路可更新所有权表以指示请求程序现在为目标页的持有者。因此，请求程序可例如通过在将敏感数据写入存储器之前请求对应地址区块的所有权来保护敏感数据。
当给定地址区块的所有权自一个程序变为另一程序时，多种技术可用于防止敏感信息自旧的持有者泄漏至新的持有者。如在上文示例中论述，一种方法为在请求所有权的程序可有效成为该区块的持有者程序之前请求成功完成重写程序以重写目标区块中的各地址。此可通过实际上执行重写程序的硬件或以请求程序本身或进行重写程序但硬件检查其是否已成功完成的另一可信赖程序来强制。硬件检查重写程序是否已成功完成的一种方法可为检查以及确保在所有权主张开始命令与所有权主张结束命令之间执行的一个或多个写入操作中经重写的物理地址包括目标区块的每一物理地址。若在所有权主张开始与结束命令之间进行的写入不连续地覆盖整个地址区块，则重写程序可能失败且请求者无法有效地变成持有者。例如，这些检查可使用如上文论述的追踪完成写入数目以及其地址偏移的主张计数值来进行。应了解可存在其它技术用于确定重写程序已成功重写目标区块的各物理地址处的数据。
一些实施例可提供加密电路以加密写入存储器的数据并解密自存储器读取的数据。各程序可具有一个或多个相关联的密钥且写入特定地址区块的数据可使用与该区块的持有者相关联的密钥加密，且在自存储器读回数据时解密。在包括加密的系统中，重写过程可能不必要，因为即使在将地址区块传送至另一持有者之后与一个程序相关联的数据保留在存储器中，新的持有者仍不能够读取数据，因为其系使用旧持有者的密钥加密。
然而，出于增加安全性的原因，即使存在加密功能，但当传送区块的所有权时，较佳也要求对该地址区块执行重写程序。将加密与重写程序组合也具有以下益处，当传送区块的所有权时，持有者程序可改变其持有的每个地址区块所需的加密等级而不遭受数据损失的风险。例如，不同加密模式可包括不同的加密等级或强度。
大体上，可提供所有权保护电路以在所有权表的对应项指示当前程序未经持有者程序准许访问地址时拒绝来自当前程序的在该目标物理地址访问数据的请求。例如，所有权保护电路可包括上文描述的BDMU，或可替代地为在存储器控制器内提供的一些电路。通过拒绝不满足持有者的许可的要求，持有者程序可独占性控制对所持有的地址区块的访问。
除了所有权保护电路，也可存在访问控制电路，其强制由特定程序，诸如超管理器、虚拟机或操作系统设定的访问许可。例如，访问控制电路可对应于如上文论述的MMU。鉴于访问控制电路强制由处于特定优先权等级的特定程序设定的许可(例如，以允许超管理器在不同虚拟机之间分割地址空间)，所有权保护电路可通过请求需要其的这些许可的页的所有权来允许任何程序强制对其它程序的许可，而不论其优先权等级为何。
该技术可尤其对支持两个或更多个超管理器、一个或多个虚拟机、一个或多个客体操作系统以及一个或多个应用程序的系统有用。然而，更大体而言，该技术可应用于任何系统，其中多个程序共存且一个程序可防止另一程序访问数据。
如上文论述，POT 50可包括地址字段58，其有效表示自与POT项52相关联的PA至VA或IPA的“反向转换映射”，自该映射在特定参考时间点转换PA。
然而，类似技术也可更大体地应用至任何通过物理地址索引的表，该表至少一个项可标识第一地址，对应物理地址自该第一地址由地址转换电路转换。通过保存自物理地址至自其转换了物理地址的第一地址的反向映射的快照，有可能随后检查映射是否仍然相同，此可用于侦测地址映射中之后续更改，其可影响表的内容的有效性。
大体上，处理电路可响应于参考事件的发生以在对应于给定物理地址的表的项中记录当前由地址转换电路转换为给定物理地址的第一地址。参考事件可例如为将新的项分配至用于给定物理地址的表中、更新用于给定物理地址的表的现有项中的信息、执行预定类型的指令(例如指定给定第一地址的指令)或预定更改数据处理设备的操作模式(例如更改为安全模式)。因此，表中记录的第一地址可表示在参考事件的时存在的在第一地址与对应物理地址之间的映射。
随后，当接收到指定将由地址转换电路转换为目标物理地址的目标物理地址的访问请求时，控制电路可确定在目标第一地址与由对应于目标物理地址的表的项所指定的第一地址之间是否存在不匹配。例如，此有效地确定地址映射是否仍然与导致了第一地址储存至表的参考事件的时相同。若在这些地址之间存在不匹配，则请求可被拒绝或可发信号通知错误。
在一些情况下，可仅出于追踪过去地址映射以及侦测其在随后时间是否仍然相同的目的提供实体索引表，因此实体索引表不一定需要含有除第一地址本身的外的任何信息。
尽管本技术可用于任何实体索引表，但其尤其对上文论述的形式的所有权表有用，该所有权表指示对应物理地址区块的持有者且其中持有者独占性控制这些地址的访问。记录表中的反向实体至第一地址映射可帮助防止上文论述类型的攻击，其中地址映射的更改可导致敏感信息丢失。
在一些情况下，第一地址可为虚拟地址。在其它情况下，第一地址可为中间物理地址。此外，一个表可能具有一些第一地址为虚拟地址的项，以及第一地址为中间地址的其它项。
在本申请中，词语“被配置为……”用于意味着设备的部件具有能够进行所定义操作的配置。在此上下文中，“配置”意味着硬件或软件的互连配置或方式。例如，设备可具有提供所定义操作的专用硬件，或处理器或其它处理装置可经程序化以执行功能。“被配置为”不暗示设备部件需要以任何方式改变以便提供所定义的操作。
尽管本文中关于随附图详细描述本发明的说明性实施例，但应理解本发明不限于这些精确实施例，且熟习此项技术者可在不脱离如由随附申请专利范围所定义的本发明的范围以及精神的情况下在其中产生各种更改以及修改。

Claims (8)

1.一种用于处理数据的装置，包括：
所有权电路，强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：
所述给定持有程序专用；以及
在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
2.如权利要求1所述的装置，其中所述给定持有程序将所述给定存储器区域在共享时指定为在所述给定持有程序与以下各项中的一个之间共享：
映像在也由所述给定持有程序持有的存储器区域内中的一个或多个总线主控器装置；
将所述给定存储器区域的所有权传送至所述给定持有程序中的母程序；
所述给定持有程序中的祖程序，其在所述给定持有程序传送所述给定存储器区域的所有权之前传送所述给定存储器区域的所有权；以及
任何其它程序。
3.如权利要求1或2中的任一项所述的装置，其中所述所有权电路准许所述给定持有程序拒绝优先权等级高于所述给定持有程序之程序访问所述给定存储器区域。
4.如前述权利要求中的任一项所述的装置，其中将所述给定存储器区域分配至新的给定持有程序包括在所述新的给定持有程序获得所述独占权之前破坏性重写储存在所述给定存储器区域内的数据。
5.如权利要求4所述的装置，其中所述破坏性重写由所述新的给定持有程序执行，且所述重写之完成由重写追踪硬件来追踪以确保所述重写在所述新的持有者获得所述独占权之前完成。
6.如前述权利要求中的任一项所述的装置，包括所有权表以储存指示所述多个程序中的哪些具有控制哪些存储器区域的独占权。
7.一种用于处理数据的装置，包括：
所有权装置，用于强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：
所述给定持有程序专用；以及
在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
8.一种用于处理数据的方法，包括：
强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：
所述给定持有程序专用；以及
在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
CN201680033361.3A 2015-06-16 2016-04-26 共享页 Active CN107771323B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1510533.1A GB2539435B8 (en) 2015-06-16 2015-06-16 Data processing memory access control, in which an owning process for a region of memory is specified independently of privilege level
GB1510533.1 2015-06-16
PCT/GB2016/051168 WO2016203190A1 (en) 2015-06-16 2016-04-26 Shared pages

Publications (2)

Publication Number Publication Date
CN107771323A true CN107771323A (zh) 2018-03-06
CN107771323B CN107771323B (zh) 2022-07-22

Family

ID=53784799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033361.3A Active CN107771323B (zh) 2015-06-16 2016-04-26 共享页

Country Status (9)

Country Link
US (1) US10802729B2 (zh)
EP (1) EP3311282A1 (zh)
JP (1) JP6913636B2 (zh)
KR (1) KR102517506B1 (zh)
CN (1) CN107771323B (zh)
GB (1) GB2539435B8 (zh)
IL (1) IL255546B (zh)
TW (1) TWI740825B (zh)
WO (1) WO2016203190A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268379B2 (en) 2017-01-13 2019-04-23 Arm Limited Partitioning of memory system resources or performance monitoring
US20180203807A1 (en) 2017-01-13 2018-07-19 Arm Limited Partitioning tlb or cache allocation
US10649678B2 (en) * 2017-01-13 2020-05-12 Arm Limited Partitioning of memory system resources or performance monitoring
US10664306B2 (en) * 2017-01-13 2020-05-26 Arm Limited Memory partitioning
US10394454B2 (en) 2017-01-13 2019-08-27 Arm Limited Partitioning of memory system resources or performance monitoring
GB2563886B (en) * 2017-06-28 2019-12-25 Advanced Risc Mach Ltd Realm management unit-private memory regions
GB2563881B (en) * 2017-06-28 2019-12-25 Advanced Risc Mach Ltd Realm execution context masking and saving
GB2563887B (en) * 2017-06-28 2019-12-25 Advanced Risc Mach Ltd Masking of architectural state associated with a realm
GB2563883B (en) * 2017-06-28 2019-10-09 Advanced Risc Mach Ltd Invalidation of a target realm in a realm hierarchy
GB2563888B (en) * 2017-06-28 2020-03-18 Advanced Risc Mach Ltd Sub-realms
US10445009B2 (en) * 2017-06-30 2019-10-15 Intel Corporation Systems and methods of controlling memory footprint
US10664400B2 (en) 2017-07-11 2020-05-26 Arm Limited Address translation cache partitioning
US11687654B2 (en) * 2017-09-15 2023-06-27 Intel Corporation Providing isolation in virtualized systems using trust domains
GB2569358B (en) 2017-12-15 2020-01-29 Advanced Risc Mach Ltd Code realms
GB2570474B (en) 2018-01-26 2020-04-15 Advanced Risc Mach Ltd Region fusing
GB2578158B (en) * 2018-10-19 2021-02-17 Advanced Risc Mach Ltd Parameter signature for realm security configuration parameters
GB2578297B (en) * 2018-10-19 2021-07-14 Advanced Risc Mach Ltd Trusted intermediary realm
US11461244B2 (en) * 2018-12-20 2022-10-04 Intel Corporation Co-existence of trust domain architecture with multi-key total memory encryption technology in servers
US11531627B2 (en) 2019-03-08 2022-12-20 International Business Machines Corporation Secure storage isolation
US11487906B2 (en) 2019-03-08 2022-11-01 International Business Machines Corporation Storage sharing between a secure domain and a non-secure entity
US11640361B2 (en) 2019-03-08 2023-05-02 International Business Machines Corporation Sharing secure memory across multiple security domains
US11256625B2 (en) 2019-09-10 2022-02-22 Arm Limited Partition identifiers for page table walk memory transactions
CN114902223A (zh) * 2020-01-14 2022-08-12 华为技术有限公司 安全隔离方法、装置以及计算机系统
US20240106824A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Hardware identity impersonation for target access control

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428709A (zh) * 2001-11-13 2003-07-09 佳能株式会社 远程获取对设备的暂时独占控制的方法
CN1492332A (zh) * 2002-10-10 2004-04-28 �Ҵ���˾ 数据处理系统内分配和访问存储映像工具的方法、设备和系统
US6751710B2 (en) * 2000-06-10 2004-06-15 Hewlett-Packard Development Company, L.P. Scalable multiprocessor system and cache coherence method
CN1669011A (zh) * 2002-05-14 2005-09-14 微米技术有限公司 无序的动态随机存取存储器序列器
CN101071398A (zh) * 2006-05-10 2007-11-14 英特尔公司 多处理器系统上的分散－收集智能存储器体系结构
US20080244206A1 (en) * 2007-03-30 2008-10-02 Samsung Electronics Co., Ltd. Method of controlling memory access
CN101322103A (zh) * 2005-12-30 2008-12-10 英特尔公司 无约束事务存储器系统
US20090132827A1 (en) * 2004-02-05 2009-05-21 Research In Motion Limited Debugging port security interface
CN101520753A (zh) * 2008-02-29 2009-09-02 Arm有限公司 数据处理设备和控制虚拟机对安全存储器的访问的方法
US20090228673A1 (en) * 2008-03-04 2009-09-10 Microsoft Corporation Fine Granularity Hierarchiacal Memory Protection
CN101667144A (zh) * 2009-09-29 2010-03-10 北京航空航天大学 一种基于共享内存的虚拟机通信方法
US20110314224A1 (en) * 2010-06-16 2011-12-22 Arm Limited Apparatus and method for handling access operations issued to local cache structures within a data processing apparatus
US20120017029A1 (en) * 2010-07-16 2012-01-19 Santos Jose Renato G Sharing memory spaces for access by hardware and software in a virtual machine environment
US20120079254A1 (en) * 2010-09-24 2012-03-29 Arm Limited Debugging of a data processing apparatus
JP2014532201A (ja) * 2011-10-13 2014-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 仮想ゲストのメモリ保護の方法、システムおよびコンピュータプログラム

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454854B2 (ja) 1992-01-16 2003-10-06 株式会社東芝 メモリ管理装置及び方法
JP2007280421A (ja) 1994-09-09 2007-10-25 Renesas Technology Corp データ処理装置
US5623632A (en) 1995-05-17 1997-04-22 International Business Machines Corporation System and method for improving multilevel cache performance in a multiprocessing system
US5815701A (en) 1995-06-29 1998-09-29 Philips Electronics North America Corporation Computer method and apparatus which maintains context switching speed with a large number of registers and which improves interrupt processing time
US5754762A (en) 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US6085296A (en) * 1997-11-12 2000-07-04 Digital Equipment Corporation Sharing memory pages and page tables among computer processes
JP2000276405A (ja) 1999-01-19 2000-10-06 Matsushita Electric Ind Co Ltd アドレス変換装置及びこのアドレス変換装置を有するコンピュータシステム
JP2001297035A (ja) 2000-04-11 2001-10-26 Hitachi Ltd 情報処理装置
US6886085B1 (en) 2000-04-19 2005-04-26 International Business Machines Corporation Method and apparatus for efficient virtual memory management
US6789156B1 (en) * 2001-05-22 2004-09-07 Vmware, Inc. Content-based, transparent sharing of memory units
US6745307B2 (en) 2001-10-31 2004-06-01 Hewlett-Packard Development Company, L.P. Method and system for privilege-level-access to memory within a computer
US6854039B1 (en) 2001-12-05 2005-02-08 Advanced Micro Devices, Inc. Memory management system and method providing increased memory access security
US7278030B1 (en) * 2003-03-03 2007-10-02 Vmware, Inc. Virtualization system for computers having multiple protection mechanisms
US7503049B2 (en) 2003-05-29 2009-03-10 Panasonic Corporation Information processing apparatus operable to switch operating systems
US7356665B2 (en) * 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
US9152785B2 (en) * 2004-01-30 2015-10-06 Hewlett-Packard Development Company, L.P. Providing a flexible protection model in a computer system by decoupling protection from computer privilege level
TWI258662B (en) 2004-03-03 2006-07-21 Faraday Tech Corp Method and apparatus of determining whether a virtual address corresponds to a physical address in a translation lookaside buffer
JP2005275629A (ja) 2004-03-23 2005-10-06 Nec Corp マルチプロセッサシステム、及び、メモリアクセス方法
US7401230B2 (en) 2004-03-31 2008-07-15 Intel Corporation Secure virtual machine monitor to tear down a secure execution environment
US7330942B2 (en) 2004-07-31 2008-02-12 Hewlett-Packard Development Company, L.P. Method for efficient virtualization of physical memory in a virtual-machine monitor
US7334076B2 (en) 2005-03-08 2008-02-19 Microsoft Corporation Method and system for a guest physical address virtualization in a virtual machine environment
US20060294288A1 (en) 2005-06-24 2006-12-28 Rohit Seth System and method for using protection keys to emulate a large region identifier space
JP2007004661A (ja) 2005-06-27 2007-01-11 Hitachi Ltd 仮想計算機の制御方法及びプログラム
US8423747B2 (en) 2008-06-30 2013-04-16 Intel Corporation Copy equivalent protection using secure page flipping for software components within an execution environment
US7545381B2 (en) 2005-11-10 2009-06-09 Via Technologies, Inc. Interruptible GPU and method for context saving and restoring
US7702743B1 (en) 2006-01-26 2010-04-20 Symantec Operating Corporation Supporting a weak ordering memory model for a virtual physical address space that spans multiple nodes
US7950020B2 (en) 2006-03-16 2011-05-24 Ntt Docomo, Inc. Secure operating system switching
US7870336B2 (en) 2006-11-03 2011-01-11 Microsoft Corporation Operating system protection against side-channel attacks on secrecy
US8380987B2 (en) 2007-01-25 2013-02-19 Microsoft Corporation Protection agents and privilege modes
US8001336B2 (en) 2007-03-02 2011-08-16 International Business Machines Corporation Deterministic memory management in a computing environment
KR100874948B1 (ko) 2007-06-18 2008-12-19 한국전자통신연구원 권한 수준 위반 프로세스 관리 장치 및 방법
US8661181B2 (en) 2007-06-28 2014-02-25 Memory Technologies Llc Memory protection unit in a virtual processing environment
US7856536B2 (en) * 2007-10-05 2010-12-21 International Business Machines Corporation Providing a process exclusive access to a page including a memory address to which a lock is granted to the process
US8195912B2 (en) 2007-12-06 2012-06-05 Fusion-io, Inc Apparatus, system, and method for efficient mapping of virtual and physical addresses
US7966453B2 (en) 2007-12-12 2011-06-21 International Business Machines Corporation Method and apparatus for active software disown of cache line's exlusive rights
US8099541B2 (en) * 2008-01-22 2012-01-17 Globalfoundries Inc. Minivisor entry point in virtual machine monitor address space
JP4643702B2 (ja) 2008-10-27 2011-03-02 株式会社東芝 マイクロプロセッサ
US9077654B2 (en) 2009-10-30 2015-07-07 Iii Holdings 2, Llc System and method for data center security enhancements leveraging managed server SOCs
GB2474666B (en) * 2009-10-21 2015-07-15 Advanced Risc Mach Ltd Hardware resource management within a data processing system
WO2011074168A1 (ja) 2009-12-14 2011-06-23 パナソニック株式会社 情報処理装置
US8793439B2 (en) 2010-03-18 2014-07-29 Oracle International Corporation Accelerating memory operations using virtualization information
JP5612681B2 (ja) * 2010-05-24 2014-10-22 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 仮想計算機システム、領域管理方法、及びプログラム
US10013058B2 (en) 2010-09-21 2018-07-03 Apple Inc. Touch-based user interface with haptic feedback
GB2483907A (en) 2010-09-24 2012-03-28 Advanced Risc Mach Ltd Privilege level switching for data processing circuitry when in a debug mode
US9152573B2 (en) * 2010-11-16 2015-10-06 Vmware, Inc. Sharing memory pages having regular expressions within a virtual machine
US20120331465A1 (en) 2011-03-02 2012-12-27 Tadao Tanikawa Virtual machine system, virtual machine control method, virtual machine control application, and semiconductor integrated circuit
DE112011105577T5 (de) * 2011-08-30 2014-05-08 Hewlett-Packard Development Company, L.P. Virtueller hochprivilegierter Modus für eine Systemverwaltungsanforderung
US20130070513A1 (en) 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for direct backup of memory circuits
EP2788864B1 (en) * 2011-12-07 2016-09-21 Intel Corporation Techniques to prelink software to improve memory de-duplication in a virtual system
GB2497736A (en) 2011-12-16 2013-06-26 St Microelectronics Ltd Hardware monitor with context selector for selecting from multiple contexts
CN104011691B (zh) 2011-12-29 2016-12-14 英特尔公司 非易失性ram盘
US9286245B2 (en) 2011-12-30 2016-03-15 Intel Corporation Hardware enforced memory access permissions
DE102012201225A1 (de) 2012-01-27 2013-08-01 Continental Automotive Gmbh Rechnersystem
TWI480733B (zh) 2012-03-29 2015-04-11 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
JP5914145B2 (ja) 2012-05-01 2016-05-11 ルネサスエレクトロニクス株式会社 メモリ保護回路、処理装置、およびメモリ保護方法
US9037558B2 (en) 2012-05-25 2015-05-19 International Business Machines Corporation Management of long-running locks and transactions on database tables
US8825550B2 (en) 2012-08-23 2014-09-02 Amazon Technologies, Inc. Scaling a virtual machine instance
US9384024B2 (en) 2012-12-18 2016-07-05 Dynavisor, Inc. Dynamic device virtualization
JP6106765B2 (ja) 2013-02-05 2017-04-05 エイアールエム リミテッド メモリ保護ユニットを使用して、仮想化をサポートするゲスト・オペレーティング・システム
US9183399B2 (en) 2013-02-14 2015-11-10 International Business Machines Corporation Instruction set architecture with secure clear instructions for protecting processing unit architected state information
JP5362145B1 (ja) 2013-03-29 2013-12-11 株式会社東芝 論理アドレスと物理アドレスとの間のマッピングを管理するストレージシステム、ストレージコントローラ及び方法
GB2514107B (en) 2013-05-13 2020-07-29 Advanced Risc Mach Ltd Page table data management
GB2515536A (en) 2013-06-27 2014-12-31 Ibm Processing a guest event in a hypervisor-controlled system
US20150268985A1 (en) 2014-03-24 2015-09-24 Freescale Semiconductor, Inc. Low Latency Data Delivery
US9575778B2 (en) 2014-05-20 2017-02-21 Via Alliance Semiconductor Co., Ltd. Dynamically configurable system based on cloud-collaborative experimentation
US9589105B2 (en) 2015-03-25 2017-03-07 International Business Machines Corporation Securing protected health information based on software designation
GB2539436B (en) * 2015-06-16 2019-02-06 Advanced Risc Mach Ltd Secure initialisation

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751710B2 (en) * 2000-06-10 2004-06-15 Hewlett-Packard Development Company, L.P. Scalable multiprocessor system and cache coherence method
CN1428709A (zh) * 2001-11-13 2003-07-09 佳能株式会社 远程获取对设备的暂时独占控制的方法
CN1669011A (zh) * 2002-05-14 2005-09-14 微米技术有限公司 无序的动态随机存取存储器序列器
CN1492332A (zh) * 2002-10-10 2004-04-28 �Ҵ���˾ 数据处理系统内分配和访问存储映像工具的方法、设备和系统
US20090132827A1 (en) * 2004-02-05 2009-05-21 Research In Motion Limited Debugging port security interface
CN101322103A (zh) * 2005-12-30 2008-12-10 英特尔公司 无约束事务存储器系统
CN101071398A (zh) * 2006-05-10 2007-11-14 英特尔公司 多处理器系统上的分散－收集智能存储器体系结构
US20080244206A1 (en) * 2007-03-30 2008-10-02 Samsung Electronics Co., Ltd. Method of controlling memory access
CN101520753A (zh) * 2008-02-29 2009-09-02 Arm有限公司 数据处理设备和控制虚拟机对安全存储器的访问的方法
US20090228673A1 (en) * 2008-03-04 2009-09-10 Microsoft Corporation Fine Granularity Hierarchiacal Memory Protection
CN101667144A (zh) * 2009-09-29 2010-03-10 北京航空航天大学 一种基于共享内存的虚拟机通信方法
US20110314224A1 (en) * 2010-06-16 2011-12-22 Arm Limited Apparatus and method for handling access operations issued to local cache structures within a data processing apparatus
US20120017029A1 (en) * 2010-07-16 2012-01-19 Santos Jose Renato G Sharing memory spaces for access by hardware and software in a virtual machine environment
US20120079254A1 (en) * 2010-09-24 2012-03-29 Arm Limited Debugging of a data processing apparatus
JP2014532201A (ja) * 2011-10-13 2014-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 仮想ゲストのメモリ保護の方法、システムおよびコンピュータプログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EMMETT WITCHEL等: "Hardware Works, Software Doesn’t:", 《WORKSHOP ON HOT TOPICS IN OPERATING SYSTEMS》 *
SEONGWOOK JIN等: "Architectural Support for Secure Virtualization under a Vulnerable Hypervisor", 《IEEE》 *

Also Published As

Publication number Publication date
TWI740825B (zh) 2021-10-01
IL255546B (en) 2020-02-27
GB2539435A (en) 2016-12-21
JP2018523210A (ja) 2018-08-16
KR102517506B1 (ko) 2023-04-04
EP3311282A1 (en) 2018-04-25
WO2016203190A1 (en) 2016-12-22
GB201510533D0 (en) 2015-07-29
KR20180017093A (ko) 2018-02-20
JP6913636B2 (ja) 2021-08-04
US10802729B2 (en) 2020-10-13
GB2539435B (en) 2017-11-15
CN107771323B (zh) 2022-07-22
GB2539435B8 (en) 2018-02-21
TW201710913A (zh) 2017-03-16
IL255546A (en) 2018-01-31
US20180150251A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
CN107735768A (zh) 安全初始化
CN107771323A (zh) 共享页
CN107690621A (zh) 受保护的异常处置
CN107690628A (zh) 具有所有权表的数据处理装置和方法
CN107690629A (zh) 地址转换
JP7428770B2 (ja) コンピュータプログラム、コンピュータ可読記憶媒体及び装置
TWI410797B (zh) 用於記憶體存取安全性管理之方法及資料處理設備
CN107077428A (zh) 保护应用秘密免受操作系统攻击
CN109587106A (zh) 密码分区的云中的跨域安全性
CN107526974A (zh) 一种信息密码保护装置和方法
CN109739613A (zh) 嵌套页表的维护方法、访问控制方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant