CN107770101A

CN107770101A - 一种fpga中通用成帧规程gfp帧的封装方法及装置

Info

Publication number: CN107770101A
Application number: CN201610671512.XA
Authority: CN
Inventors: 何健
Original assignee: Nanjing ZTE New Software Co Ltd
Current assignee: ZTE Corp
Priority date: 2016-08-15
Filing date: 2016-08-15
Publication date: 2018-03-06
Anticipated expiration: 2036-08-15
Also published as: CN107770101B

Abstract

本发明公开了一种FPGA中通用成帧规程GFP帧的封装方法及装置。该方法包括：在随机存储器中待封装报文写入的起始地址前预留核心信头的地址；将待封装报文从起始地址依序写入随机存储器，并获取写入的结束地址；根据起始地址和结束地址计算待封装报文的长度；将待封装报文的长度写入预留核心信头的地址中，实现GFP帧的封装。本发明采用一个随机存储器即可实现GFP帧的封装，可以有效减少FPGA中逻辑资源的使用，同时使得控制逻辑更加简单，降低逻辑的复杂度，便于调试和维护。

Description

一种FPGA中通用成帧规程GFP帧的封装方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种FPGA中通用成帧规程GFP帧的封装方法及装置。

背景技术

FPGA(Field－Programmable Gate Array，即现场可编程门阵列)在通信领域中应用时，有时需要将各种报文封装为GFP(Generic Framing Procedure，通用成帧规程)帧。如图1所示，由于GFP在包头位置有4个字节的核心信头，其中包含了两个字节的净荷长度指示(PLI)，因此在发送GFP帧之前，必须先知道报文长度，才能填入GFP帧头。

如图2所示，目前封装发送GFP帧的方法中，先将输入的报文缓存在一个缓存FIFO(First Input First Output，先入先出队列)中，在报文缓存进FIFO的同时对报文长度进行计数，当报文结束时就得到了报文的长度。将得到的报文长度作为核心信头写入另一个输出用FIFO，然后再从缓存FIFO中读出已缓存的报文并写入输出用FIFO。这样就在输出用FIFO中得到了一个包头含有净荷长度指示、随后是报文数据的GFP帧。当封装处理逻辑将一个完整的GFP帧写入输出用FIFO之后，将一个GFP帧写入计数器加1，输出用FIFO的读出处理逻辑若判断到写入计数器大于读出计数器，这时输出用FIFO中应有完成的GFP帧，于是读出逻辑将输出用FIFO中的GFP帧读出并发送出去。

然而上述GFP帧封装方法中，在FPGA资源使用方面，需要至少两个FIFO，需要占用不少FPGA的逻辑资源；在逻辑控制方面需要实现两个FIFO的控制，增加了逻辑复杂度以及调试和维护的难度；特别是从输出用FIFO中读出的控制逻辑，需要通过两个计数器的差值来间接判断输出用FIFO中是否有完整的GFP帧，而无法直接判断FIFO中是否已有完整的GFP帧，致使读取的可靠性较低。

发明内容

本发明提供一种FPGA中通用成帧规程GFP帧的封装方法及装置，用以解决现有技术中采用两个FIFO封装GFP帧时，占用过多FPGA逻辑资源，同时逻辑复杂度以及调试和维护难度较高的问题。

为实现上述发明目的，本发明采用下述的技术方案：

依据本发明的一个方面，提供一种FPGA中通用成帧规程GFP帧的封装方法，包括：

在随机存储器中待封装报文写入的起始地址前预留核心信头的地址；

将所述待封装报文从所述起始地址依序写入所述随机存储器，并获取写入的结束地址；

根据所述起始地址和结束地址计算所述待封装报文的长度；

将所述待封装报文的长度写入所述预留核心信头的地址中，实现所述GFP帧的封装。

进一步地，所述方法还包括：

从所述随机存储器中读取所述GFP帧时，将报文的读出地址与所述结束地址进行对比；当对比结果不一致时，则从所述随机存储器中继续读取报文，直至对比结果一致为止。

进一步地，所述将所述待封装报文从所述起始地址依序写入所述随机存储器时，若写到所述随机存储器的最大地址时，则从所述随机存储器最低地址开始继续写入。

进一步地，所述在随机存储器中待封装报文写入的起始地址前预留核心信头的地址，具体包括：

获取上一个GFP帧的结束地址；

所述随机存储器中所述结束地址后的第5字节即为所述起始地址；

所述起始地址前的4个字节即为所述预留核心信头的地址。

进一步地，所述起始地址和所述结束地址记录存储于逻辑寄存器中。

依据本发明的一个方面，提供一种FPGA中通用成帧规程GFP帧的封装装置，包括：

预留单元，用于在随机存储器中待封装报文写入的起始地址前预留核心信头的地址；

报文写入单元，用于将所述待封装报文从所述起始地址依序写入所述随机存储器，并获取写入的结束地址；

计算单元，用于根据所述起始地址和结束地址计算所述待封装报文的长度；

核心信头写入单元，用于将所述待封装报文的长度写入所述预留核心信头的地址中，实现所述GFP帧的封装。

进一步地，所述装置还包括：

读取单元，用于从所述随机存储器中读取所述GFP帧时，将报文的读出地址与所述结束地址进行对比；当对比结果不一致时，则从所述随机存储器中继续读取报文，直至对比结果一致为止。

进一步地，所述报文写入单元具体用于：

将所述待封装报文从所述起始地址依序写入所述随机存储器时，若写到所述随机存储器的最大地址时，则从所述随机存储器最低地址开始继续写入。

进一步地，所述预留单元具体用于：

获取上一个GFP帧的结束地址；

所述起始地址前的4个字节即为所述预留核心信头的地址。

进一步地，所述装置还包括逻辑寄存单元，用于记录存储所述起始地址和所述结束地址。

本发明有益效果如下：

本发明所提供的GFP帧的封装方法及装置，在随机存储器中预留的核心信头的地址；在预留的核心信头的地址后依序将待封装报文写入缓存，写入完成时即获得报文长度；将获得的报文长度写入缓存中预留的核心信头的地址中，从而实现GFP帧的封装。本发明采用一个随机存储器即可实现GFP帧的封装，可以有效减少FPGA中逻辑资源的使用，同时使得控制逻辑更加简单，降低逻辑的复杂度，便于调试和维护。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为GFP帧的封装结构的示意图；

图2为现有技术FPGA中采用FIFO封装GFP帧的逻辑框图；

图3为本发明实施例FPGA中GFP帧封装方法的流程图；

图4为本发明实施例FPGA中GFP帧封装装置的结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中，缓存采用随机存储器RAM而非FIFO。具体地，为了实现GTP核心信头封装，需在预留地址中写入待封装报文的长度信息。FIFO虽然可以根据报文的起始地址和结束地址获取报文的长度信息，但是基于FIFO的特性，单个FIFO是无法完成报文前实现核心信头的写入，同样需要两个FIFO相互配合才能实现。而本发明中采用单个RAM即可在预留的位置写入核心信头的，减少FPGA中逻辑资源的占用，同时降低了逻辑的复杂度。其中，对于RAM的位宽不做特定限制，可以为1个字节，也可以为多个字节的。

本发明实施例提供了一种FPGA中GFP帧的封装方法，如图3所示，具体包括如下：

步骤101，在RAM中待封装报文写入的起始地址前预留核心信头的地址。

在该步骤中，每次在RAM中写入一个待封装报文之前，需要获取上一个GFP帧的结束地址。对于GFP帧的结束地址即为上一GFP帧中报文的结束地址，具体在步骤102中进行介绍，这里不再赘述。

将上一个GFP帧中报文的结束地址加5个字节，即为待封装报文的起始地址，并在逻辑寄存器中记录该起始地址，用于后续待封装报文长度的计算。而将上一个GFP帧的结束地址后4个字节，也就是待封装报文的起始地址的前4个字节作为预留地址，用于存储待封装报文的核心信头。而对于刚启动或者刚复位的设备时，逻辑寄存器中还不存在记录的上一个GFP帧的结束位置，因此，则将RAM的初始地址后的4个字节作为预留地址，第5个字节为待封装报文的起始地址。

步骤102，将待封装报文从起始地址依序写入RAM，并记录写入的结束地址。

在该步骤中，将待封装报文从起始地址开始依序连续写入RAM中，直至写完该报文。其中，当写到RAM的最大地址时，循环从RAM的最低地址开始继续写入。这样以一个环形队列的形式将待封装报文缓存于RAM中。当待封装报文写入结束时，在逻辑寄存器记录下写入的结束地址。

步骤103，根据起始地址和结束地址计算待封装报文的长度。

在该步骤中，根据逻辑寄存器记录的写入RAM的起始地址和结束地址，计算待封装报文的长度。

具体地，当结束地址大于起始地址时，则直接根据两个地址的差值可以获报文的长度。

而当结束地址小于起始地址(即写到RAM的最大地址时，循环从RAM的最低地址写入)时，则计算结束地址与RAM最低地址的差值、RAM最大地址与起始位置的差值，两个差值的和值即为待封装报文的长度。

当结束地址等于起始地址时，则说明待封装报文的长度为整个RAM地址空间的大小。而在选取RAM时，通常选择地址空间的大小要大于待封装报文的长度的RAM，这样可以保证读写控制逻辑的同时进行，加快GFP报文写入和读出的速度。

步骤104，将待封装报文的长度写入预留核心信头的地址中，实现GFP帧的封装。

在该步骤中，将得到的待封装报文长度作为生成净荷长度指示PLI写入到RAM预留核心信头的地址中。这样，将待封装报文写入完成后，在预留核心信头地址写入报文长度，即可在RAM中实现GFP帧的封装。

为了便于在发送GFP帧时，直接获知RAM中是否有GFP帧更新，本发明一个实施例中，从RAM中读出GFP报文时，需实时比较GFP报文的读出地址与记录的结束地址是否一致；

若两个不一致时，则说明GFP帧未读取完或者RAM中有新的GFP帧更新，则继续从当前读出地址开始，依序从RAM中读出数据，直到最新的结束地址为止。因此，本发明通过将读出地址与结束地址进行对比，当记录的结束地址更新，而导致与读出地址不一致时，则可以直接判断出RAM中有GFP帧的更新，从读出地址继续读出GFP帧的数据。

如图4所示，本发明实施例还提供一种FPGA中通用成帧规程GFP帧的封装装置，具体包括如下：

预留单元41，用于在RAM中待封装报文写入的起始地址前预留核心信头的地址；

报文写入单元42，用于将待封装报文从起始地址依序写入RAM，并获取写入的结束地址；

计算单元43，用于根据起始地址和结束地址计算待封装报文的长度；

核心信头写入单元44，用于将待封装报文的长度写入预留核心信头的地址中，实现GFP帧的封装。

进一步地，该装置还包括逻辑寄存单元45，用于记录存储起始地址和结束地址。

其中，预留单元41每次在RAM中写入一个待封装报文之前，需要获取上一个GFP帧的结束地址。将上一个GFP帧中报文的结束地址加5个字节，即为待封装报文的起始地址，并在逻辑寄存单元45中记录该起始地址，用于后续待封装报文长度的计算。而将上一个GFP帧的结束地址后4个字节，也就是待封装报文的起始地址的前4个字节作为预留地址，用于存储待封装报文的核心信头。而对于刚启动或者刚复位的设备时，逻辑寄存单元45中还不存在记录的上一个GFP帧的结束位置，因此，则将RAM的初始地址后的4个字节作为预留地址，第5个字节为待封装报文的起始地址。

其中，报文写入单元42写到RAM的最大地址时，循环从RAM的最低地址开始继续写入。这样以一个环形队列的形式将待封装报文存储于RAM中。当待封装报文写入结束时，在逻辑寄存单元45记录下写入的结束地址。

其中，计算单元43根据逻辑寄存单元45记录的写入RAM的起始地址和结束地址，计算待封装报文的长度：

当结束地址大于起始地址时，则直接根据两个地址的差值可以获报文的长度。

其中，核心信头写入单元44将得到的待封装报文长度作为生成净荷长度指示PLI写入到RAM预留核心信头的地址中。这样，将待封装报文写入完成后，在预留核心信头地址写入报文长度，即可在RAM中实现GFP帧的封装。

进一步地，为了便于在发送GFP帧时，直接获知RAM中是否有GFP帧更新，该装置还包括读出单元46，用于从RAM中读出GFP报文时，需实时比较GFP报文的读出地址与记录的结束地址是否一致；

综上所述，本发明实施例所提供的GFP帧的封装方法及装置，在RAM中预留的核心信头的地址；在预留的核心信头的地址后依序将待封装报文写入RAM，写入完成时即获得报文长度；将获得的报文长度写入RAM中预留的核心信头的地址中，从而实现GFP帧的封装。本发明采用一个RAM即可实现GFP帧的封装，可以有效减少FPGA中逻辑资源的使用，同时使得控制逻辑更加简单，降低逻辑的复杂度，便于调试和维护。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种FPGA中通用成帧规程GFP帧的封装方法，其特征在于，包括：

根据所述起始地址和结束地址计算所述待封装报文的长度；

2.如权利要求1所述的方法，其特征在于，所述方法还包括：

3.如权利要求1所述的方法，其特征在于，所述将所述待封装报文从所述起始地址依序写入所述随机存储器时，若写到所述随机存储器的最大地址时，则从所述随机存储器最低地址开始继续写入。

4.如权利要求1所述的方法，其特征在于，所述在随机存储器中待封装报文写入的起始地址前预留核心信头的地址，具体包括：

获取上一个GFP帧的结束地址；

所述起始地址前的4个字节即为所述预留核心信头的地址。

5.如权利要求1所述的方法，其特征在于，所述起始地址和所述结束地址记录存储于逻辑寄存器中。

6.一种FPGA中通用成帧规程GFP帧的封装装置，其特征在于，包括：

7.如权利要求6所述的装置，其特征在于，所述装置还包括：

8.如权利要求6所述的装置，其特征在于，所述报文写入单元具体用于：

9.如权利要求6所述的装置，其特征在于，所述预留单元具体用于：

获取上一个GFP帧的结束地址；

所述起始地址前的4个字节即为所述预留核心信头的地址。

10.如权利要求6所述的装置，其特征在于，所述装置还包括逻辑寄存单元，用于记录存储所述起始地址和所述结束地址。