CN107767836B - 一种基于fpga实现的液晶模组开电和关电时序的方法及装置 - Google Patents

Abstract

本发明涉及液晶模组的验证、测试领域，具体地指液晶模组的工厂生产线上，直接对模组玻璃进行检测的一种基于FPGA实现的液晶模组开电和关电时序的方法及装置，包括：上层配置接口、时钟产生组件、模组控制组件、信号输出组件、RPG图像模块以及供电输入模块；本发明满足了新型液晶模组检查需求，而且易于实现，工作可靠，操作简单，成本较低。

Description

一种基于FPGA实现的液晶模组开电和关电时序的方法及装置

技术领域

本发明涉及液晶模组的验证、测试领域，具体地指液晶模组的工厂生产线上，直接对模组玻璃进行检测的一种基于FPGA实现的液晶模组开电和关电时序的方法及装置。

背景技术

随着液晶模组的生产工艺日益复杂，性能指标日益增多，技术难度越来越高，对模组液晶面板的供电和控制信号也越来越多，这些电源之间，以及电源和图像时钟、模组控制信号、图像数据之间也必须满足准确的上电和关电时序，才能让模组正常稳定的工作，图像的颜色亮度清晰度伽马显示准确。但现有的图像信号源(PG盒)往往只能产生近似很粗略的开关电时序，无法提供精确的时序控制，从而无法满足新型模组的产生，为此需要一种能够进行此类精确开关电时序控制的方法和装置。

发明内容

本发明主要是解决现有技术所存在的等的技术问题；提供了一种用FPGA实现的可精确控制模组所需信号的开关电时序，满足了新型液晶模组检查需求，而且易于实现，工作可靠，操作简单，成本较低的基于FPGA实现的液晶模组开电和关电时序的装置。

本发明的上述技术问题主要是通过下述技术方案得以解决的：

一种基于FPGA实现的液晶模组开电和关电时序的方法，其特征在于，首先上电并开始计时，然后根据上层软件配置的参数将模组控制信号、模组图像时钟信号、模组图像数据信号以及电压/流源传输至液晶模组；并且在上电开始计时之前需延迟设定的毫秒后，再进行相关数据信号或电压/流源的传输。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，上电后，默认输出的模组所有电压/流源、时钟、控制信号均为零，即地电位，上电后需要高精准无抖动的、不受温度影响的时钟信号，该时钟信号为工作时钟信号。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，时钟信号经过PLL分频后输出设定微秒μs单位时钟信号作为微秒时间单位计时。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，上层软件能够实时接收液晶模组接收信号的工作状态，所述电压/流源包括直流电压源，恒流源，PWM高低电压源。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，当液晶模组接收信号的工作状态稳定后，先产生XAO信号给液晶模组，之后延时上层配置的时间再产生液晶模组Reset，再经过不同的供电延时后，分别使直流电压源输出信号、PWM电压源输出信号、恒流源输出信号按上电时序输出。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，当液晶模组接收信号的工作状态稳定后，PWM电源根据上层配置和模组控制信号，确定PWM占空比。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，当上层软件能够接收液晶模组接收信号的工作状态稳定后，继续进行模组控制信号、模组图像时钟信号、模组图像数据信号的输出，输出的上电时序按延迟设定帧设定行来输出信号。当按时间进行延迟时则仍根据1μs的单位时间来若干时间值；当按帧数则根据输入的RGB时序信号来输出。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，当所有信号都输出后，反馈当前状态给上层软件，以使得操作人员了解当前状态。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，当关电时，上层软件同样先配置下关电时序参数，并根据这些参数逐一产生相应的时间延时来分别控制控制模组控制信号、图像时钟输出信号、图像数据输出信号、直流电压源信号、PWM电压源信号、恒流源信号来停止输出，返回零电平。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的方法，上电前，用户通过上层软件，对液晶模组所需的启动信号XAO，复位Reset，电源电压值，电流值，电平转换时的上升沿时间、下降沿时间，各个PWM电源的高低电平，占空比，以及上电和关电时，各个电源和图像时钟，数据，控制信号之间的时序关系进行设置，

一种基于FPGA实现的液晶模组开电和关电时序的装置，其特征在于，该装置包括上层配置接口、时钟产生组件、模组控制组件、信号输出组件、RPG图像模块以及供电输入模块，上述接口、组件以及模块被配置为实现如权利要求1-9任一项所述方法的步骤。

在上述的一种基于FPGA实现的液晶模组开电和关电时序的装置，上电前，所有接口、组件、模块和液晶模组的地信号连在一起，以确保两者有相同的地电位，可使得其供电电压值是稳定的。所有模块和液晶模组的地电位通过接地稳定器接到大地上。

因此，本发明具有如下优点：1、由FPGA实现的，可精确到微秒级别的模组开关电时序控制。2、模组启动、复位、各个直流电源、PWM电源、恒流源、模组控制信号、模组图像时钟信号、模组图像数据信号均可统一同步的按照严格微秒级别时序进行上电输出、关电结束。3、精确的开关电时序参数，以及供电的电压值、恒流值、电平转换时的上升沿时间、下降沿时间、PWM电源高低电平和占空比均可由上层软件进行配置，操作简单，实现容易。

附图说明

附图1是本发明的一种硬件连接结构示意图。

附图2是本发明实施例中在上电前，各个电源和图像时钟，数据，控制信号之间的时序关系设置图。

附图3是本发明实施例中在上电前，模组液晶面板TCON控制信号(如CPV、STV、TP、OE1、OE2等)和电源之间的时序关系设置图。

附图4是本发明实施例中模组电源产生模块内部其中1路供电的产生细节图。

附图5是本发明实施例信号输出组件中直流电压源输出模块供电输出的细节图。

附图6是本发明实施例信号输出组件中直流电压源输出模块产生上电飞行时间的各个信号示意图。

附图7是本发明实施例信号输出组件中直流电压源输出模块产生关电飞行时间的各个信号示意图。

附图8是本发明实施例PWM电压源输出模块产生的PWM电压示意图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。其中，上层配置接口为模块1、基准时钟产生模块为模块2、单位时钟产生模块为模块3、模组开关电时序控制模块为模块4、RPG图像模块为模块5、模组控制信号产生模块为模块6、模组图像时钟产生模块为模块7、模组图像数据产生模块为模块8、供电输入模块为模块9、模组电源产生模块为模块10、模组控制信号输出模块为模块11、图像时钟输出模块为模块12、图像数据输出模块为模块13、直流电压源输出模块为直流电压源V1输出模块14-1。。。直流电压源Vn输出模块14-n、PWM电压源P1输出模块15-1。。。PWM电压源Pn输出模块15-n、恒流源A1输出模块16-1。。。恒流源An输出模块16-n。

实施例：

一、首先介绍下本发明的硬件连接结构。

本发明包括：

1、上层配置接口：与上层参数配置系统连接，接收的上层参数配置系统输出的各个参数配置信息；

2、时钟产生组件：用于产生单位时钟信号将其作为微秒时间单位计时信号并输出，具体包括：

基准时钟产生模块：用于产生高精准无抖动的、不受温度影响的设定时钟信号，并输出该时钟信号；

单位时钟产生模块：接收基准时钟产生模块输出的时钟信号，并对时钟信号经过PLL分频后，产生设定μs单位时钟信号后，输出该单位时钟信号。

3、模组控制组件：接收通过上层配置接口传输的各个参数配置信息，启动图像组件以及电压恒流组件，并将参数配置信息发送给图像组件以及电压恒流组件，同时实时接收图像组件以及电压恒流组件的反馈信息，并将反馈信息通过上层配置接口回传上层参数配置系统，具体包括：

模组开关电时序控制模块：上电后，延迟设定的毫秒后，将接收单位时钟产生模块输出的单位时钟信号并作为微秒时间单位计时，同时发送配置参数给对应的模块，并控制模块的开启和关闭，同时接收模块的反馈信息，并将反馈信息发送给上层参数配置系统；

模组控制信号产生模块：接收模组开关电时序控制模块发出的配置参数信息，并产生液晶模组所需的模组控制信号；

模组图像时钟产生模块：接收模组开关电时序控制模块发出的配置参数信息，并产生液晶模组所需的图像时钟信号；

模组图像数据产生模块：接收模组开关电时序控制模块发出的配置参数信息，并产生液晶模组所需的图像数据信号；

模组电源产生模块：接收模组开关电时序控制模块发出的配置参数信息，并将供电输入模块输出的24V的稳定直流根据配置产生相应的电压值，电流值，PWM高低电平。

4、信号输出组件：接收模组开关电时序控制组件的参数配置信息，并根据参数配置信息输出图像时序信号、图像数据信号、相应的电压值、电流值、PWM高低电平给液晶模组，具体包括：

模组控制信号输出模块：接收模组控制信号产生模块产生的模组控制信号，并将模组控制信号输出至液晶模组对应接口；

图像时钟输出模块：接收模组图像时钟产生模块产生的图像时钟信号，并将图像时钟信号输出至液晶模组对应接口；

图像数据输出模块：接收模组图像数据产生模块产生的图像数据信号，并将图像数据信号输出至液晶模组对应接口；

若干直流电压源输出模块：接收模组电源产生模块产生的直流电压源，并将直流电压源输出至液晶模组对应接口；

若干PWM电压源输出模块：接收模组电源产生模块产生的PWM电压源，并将PWM电压源输出至液晶模组对应接口；

若干恒流源输出模块：接收模组电源产生模块产生的恒流源，并将恒流源输出至液晶模组对应接口。

5、RPG图像模块：根据配置输出RPG图像时钟、时序信号，以及RPG图像图像数据信号给模组控制组件；

6、供电输入模块：将输入的220V市电后进行稳压，去毛刺干扰，并转换成24V的稳定直流供电后给模组控制组件。

二、下面结合上述硬件结构对控制方法进行简要描述，主要包括：

步骤1、上电前，用户通过上层软件，对模组玻璃面板所需的启动信号XAO，复位Reset，电源电压值，电流值，电平转换时的上升沿时间、下降沿时间，各个PWM电源的高低电平，占空比，以及上电和关电时，各个电源和图像时钟，数据，控制信号之间的时序关系进行设置，类似但不限于图2所示：

以及模组液晶面板TCON控制信号(如CPV、STV、TP、OE1、OE2等)和电源之间的时序关系进行设置，类似但不限于图3所示：

(说明，液晶模组玻璃面板所需的所有信号的时序均以模组启动信号XAO为高电平时为基准，其他信号均在其延时若干时间后产生)

步骤2、上电前，还需将本发明和模组的地信号连在一起，以确保两者有相同的地电位，可使得其供电电压值是稳定的。本发明内有个接地稳定器，地电位通过该装置接到大地上，一方面使得外界干扰能迅速流入大地，避免影响正常供电和信号，另一方面也能防止杂波干扰通过大地反向串入本发明和模组，确保其能稳定工作。

步骤3、当上电后，本发明默认输出的模组所有电源、时钟、控制信号均为零，即地电位。同时，模块1将上层软件配置的各个参数送入模块4中。上电后模块2开始工作，产生高精准无抖动的、不受温度影响的100Mhz时钟信号送给模块3，也送入模块4作为其工作时钟。模块3经过PLL分频，产生1微秒μs单位时钟信号送给模块4作为微秒时间单位计时。

步骤4、当上电后模块4开始工作后，将延迟几百个毫秒后，再通过“模组开关电控制总线”将上层的配置参数发给模块6,7,8,9,10，并启动它们工作。延时目的是避免上电初始时市电输入不稳定产生入网幅值波动和受到电网瞬间干扰。同时，上电后模块5和模块9开始工作，模块5产生模组显示画面的RGB图像，并分别将图像时钟信号给模块7，图像时序信号和图像数据给模块8。模块9输入220V市电后进行稳压，去毛刺干扰，并转换成24V的稳定直流供电。

步骤5、当模块4启动模块6,7,8,9,10工作后，这些模块在正常工作并输出信号后，会通过“模组开关电控制总线”返回它们的工作状态。模块10会根据配置来产生相应的电压值，电流值，PWM高低电平。模块6、7、8收到配置后分别产生模组所需的控制信号，图像时钟信号，图像数据信号。

步骤6、当模块4收到这些模块的“已稳定输出信号”的状态后，通过内部状态机控制，并在1微秒时间单位控制下，根据上层配置的上电时序，先产生XAO信号给模组，之后延时上层配置的时间再产生模组Reset，再经过不同的供电延时后，通过“模组开关电时序控制总线”分别控制模块14的各个电源使其按上电时序输出。而对于PWM电源，则根据上层配置，和输入的模组控制信号，确定其PWM占空比。如，若上层配置为其控制信号OE波形，则模块4则控制模块14将PWM电源的高低电平按照OE波形进行输出；若上层配置占空比为40％，则模块4控制模块14按此固定占空比输出PWM电源波形。

步骤7、当模块14完成配置后则通过“模组开关电时序控制总线”给模块4返回状态，模块4则再继续根据上层配置，控制模块11,12,13输出信号。输出的上电时序既可以按延迟多少时间(如延迟10ms)后输出哪种控制信号，时钟，图像数据，也可以按延迟多少帧多少行(如延迟3帧15行)来输出信号。当按时间进行延迟时则仍根据1μs的单位时间来若干时间值；当按帧数则根据输入的RGB时序信号(VSync，HSync，DE)来输出。

步骤8、当所有信号都输出后，则本发明反馈当前状态给上层软件，以使得操作人员了解当前状态。

步骤9、当关电时，上层软件同样先配置下关电时序参数，模块4则根据这些参数逐一产生相应的时间延时来分别控制模块11,12,13,14来停止输出，返回零电平。

需要注意的是：假设模块14-1输出电平有如下需求：

当上电时，需要在XAO信号产生后延迟100ms输出直流电压5V，并且从零电平到5V之间的上升沿时间为10μs。

当关电时，需要在当前完整帧结束后再延迟200ms关闭，且从5V到零电平之间的下降沿时间为20μs。

三、下面结合具体是实施例，以及输出模块的具体案例对本发明的控制方法进行具体阐述。

步骤1、当开电后，上层将此一路的供电电压设置值(直流5V)、驱动电流设置值(1A)、延迟上电时间(100ms)、上电飞行时间(上升沿时间10μs)、关电方式(当前帧结束后关电)、关电延迟时间(200ms)、关电飞行时间(下降沿20μs)送入模块4。

步骤2、模块4收到上层配置后，通过“模组开关电控制总线”将供电电压、驱动电流发给模块10-1，模块10-1则对送入的配置参数重新进行编码，以符合各个模块的编码需求，如模块10-3编码成1100，模块10-4A编码成1011等，并通过I2C总线将这些配置的电压电流值发给相关模块。模块10-1将驱动电流值通过I2C配置给模块10-3，则该模块输出对应的驱动电流大小。同时模块10-1将供电电压值根据其大小分别通过I2C配置给模块10-4的各个子模块，由于为产生较稳定和精准的不同电压值的直流电压，需要根据不同的电压值选择不同范围的供电产生模块，这些模块内部会对不同输出电压值有不同的电压产生模式。例如，模块10-4A能稳定精准的产生范围在5V～16V，模块10-4B能稳定精准的产生范围在1V～5V，模块10-4C能稳定精准的产生范围在16V～30V，模块10-4D能稳定精准的产生范围在30V～48V。(此范围只是举例说明这种实现方式的优点，本专利并不限定每个子模块的产生电压范围)模块10-1会自动根据要产生电压的范围选择对应的模块10-4的子模块。对于模块10-4还需要1Mhz的开关频率和高精准1V直流参考电压使其内部电路能正常工作，为此当模块10-3将输入24V电压输出后，模块10-5则自动产生出1V高精准电压送给模块10-4工作。同时模块10-1则产生出1Mhz的开关频率给模块10-4，该频率信号是根据输入的“模组开关电控制总线”中所包含的100Mhz随路时钟，将其进行分频操作得到的。本示例中模块10-1选择模块10-4A模块工作，而其他子模块则处于停止待机状态。在模块10-4A产生电压过程中，模块10-1也会通过I2C读取模块10-4A的工作状态，当检测到其产生了所需的电压后，则通过I2C控制模块10-6将模块10-4A的5V输出电压送入模块10-7。由于为了得到较大的输出电压范围，则模块10-4的各个子模块是采用开关电源的工作原理进行工作的，其产生的输出电压会因其工作原理而附加有较明显的噪声、毛刺、纹波，为此需要模块10-7进行稳压，输出较稳定的电压轨。模块10-7是由大量的不同电容值的低ESL固态电解电容、陶瓷电容，再加上电阻、大功率三极管，组成了多级π型有源滤波网络，具有稳压效果好，带负载驱动能力强，稳压范围大等优点，确保了后续模块得到稳定纯净的直流电平。之后再经过模块10-9后送入模块14中。模块10-9是保护本级模块避免其他模块串入干扰影响稳压操作。同时，模块10-8将输出到下级的电压进行采样后再将其电压值进行AD转换成采样电压数据送入模块10-1，模块10-1由于是FPGA来实现，当上电后，模块10-1通过模块10-8检测到已经稳定的产生所需的输出电压时，则立刻通过“模组开关电控制总线”反馈给模块4。当模块4收到所有各路的输出电压都产生好的消息后则开始输出XAO信号，同时开始延时计时，当Reset信号延迟时间到后则产生该信号，且Reset和各个路的输出电压都是并行的同时进行计时。并且在正常输出电压过程中，模块10-1也通过模块10-8实时监控输出电压变化，当出现瞬间电压变化时(变化原因可能是外界干扰、工作温度湿度变化、负载变化等引起)由于模块10-1是用FPGA实现，故可迅速知道变化电压的幅值、增减，并通过快速换算成模块10-4所需的参数变化量(如微调开关频率、内部反馈电阻值、输出电压变化量等参数)，及时控制模块10-4做出响应，对输出电压改变做出反向电压补偿(如输出电压变高，则产生电压变低，从而把输出电压拉下到正常值上来)，从而使得输出电压始终保持恒定不变，没有瞬间毛刺纹波出现，不受外部环境和负载变化的影响。

在本例中，当上电后模块4将上层配置的上电飞行时间和关电飞行时间通过“模组开关电时序控制总线”发给模块14-1-1，该模块由于是FPGA实现的，则迅速的将飞行时间转换成各个单位时间内的开关频率值(如第一个1ms单位时间内产生占空比为10％的频率，第二个1ms单位时间内产生占空比为20％的频率，以此类推，到第十个1ms单位时间内产生占空比100％的频率，如图3所示)。当模块4再产生XAO信号后，当该路的延时时间到后，即延时100ms到后则模块4通过“模组开关电时序控制总线”命令模块14-1-1输出电压，则模块14-1-1则将之前计算好的开关频率以“开关频率控制信号”送给模块14-1-2(若是直流电压，只需控制14-1-2A；若是PWM电压，则AB都控制)，模块14-1-2是个高速响应的供电开关模块，根据“开关频率控制信号”，该信号高电平时则模块14-1-2输出电压信号，低电平则停在输出电压值为零。从而模块14-1-2则输出了“开关频率控制信号”波形的不同频率方波的电压值。之后该开关电压波形送入模块14-1-3，该模块内部通过稳压芯片稳压二极管及相关外围元器件产生了阶梯形的单路稳压波形，每个阶梯幅值和开关电压波形的各个单位时间内的占空比相对应，之后该单路稳压波形送入模块14-1-4中进行稳压，该模块内部由许多各个不同容量的低ESL电容并联组成，将输入的阶梯形电压值经电容的充放电从而形成平滑增加的波形，输出成正常所需的飞行时间的单路输出电压。再送入模块14-1-5中，由模块14-1-1控制是否输出直流电压或者产生PWM电压，当输出直流电压时，则只将模块A输出，再通过模块14-1-6直接输出到模块14-1-8。模块14-1-8是防止外部干扰或模组干扰反串到本级模块影响输出。

步骤3、当输出电压是PWM电压时，则模块14-1-2,3,4的AB子模块均正常输出各自的单路直流稳压电压，同时送入模块14-1-5中，此时模块14-1-1收到模块4的PWM波形信号，并将其用内部高速时钟重新采样(以避免pwm波形在FPGA内部传送过程中出现的时序变差，波形占空比发生变化)输出成和PWM波形信号相同的“PWM高低电压控制信号”控制模块14-1-5，该模块是个高速切换模块，会将输入的PWM高低电压按照PWM波形分别切换输出，从而形成了PWM输出电压。再将该电压送入模块14-1-6中，由于模块14-1-5经切换两路电压输出会导致输出高低电平变化时叠加有切换毛刺震荡或上冲下冲现象，而模块14-1-6则进行滤波，去掉这些毛刺，输出成标准的稳定的PWM电压。

步骤4、模块14-1-7和14-1-9则分别采样电压电流并经过AD转换成数字化的“输出电压电流反馈信号”再经模块14-1-1反馈给模块4，使得模块4能实时监控本专利的输出给模组的电压电流值，一旦输出电压电流值发生改变偏离上层设置值，则模块4则立即告知模块10-1，再由模块10-1分别控制模块10-3,10-4调整电压电流产生，以使得输出电压电流值恢复成正常设置值。

在输出端时有模块14-1-10作为电荷储能模块，内部有大容量的电解电容，当输出直流电压时，作为储能元件协助稳定输出电压和电流，当负载瞬间变化导致输出电压或电流发生突变时，前级各个模块来不及变化时，此时模块14-1-10内储备有大量的电能且在输出端则能快速弥补突变恢复正常。但是在输出PWM电压时则模块14-1-1则通过关闭模块14-1-11，使得模块14-1-10断路，避免该模块导致PWM输出电压波形畸变。

步骤5、当上层下发关电命令时，模块4根据收到的RGB图像时序信号VSync的当前帧结束后，先控制模块6,7,8，11,12,13停止输出图像控制信号，图像时钟信号，图像数据信号，再经过延时200ms后命令模块14-1-1停止输出电压，当此时输出是直流电压时，模块14-1-1首先首先使得模块14-1-11断开和模块14-1-8的连接并连接到地，让模块14-1-10的电荷迅速释放到大地，避免这些电荷对关电时序产生影响。之后模块14-1-1根据上电时根据关电飞行时间计算的关电开关频率，使得“开关频率控制信号”输出各个时间单位的关电频率。而模块14-1-2,3,4则同样像开电那样将输出的变化的波形输出，从而产生了关电飞行时间的电压波形。

而若输出电压为PWM电压时，和输出直流电压不同的是，上电时，模块14-1-1则先控制模块14-1-5输出切换到PWM低电平，并控制14-1-2,3,4的B模块产生出上电飞行时间，则输出端口上体现的实际为从零经过一段飞行时间后到达PWM的低电平，即t1时刻，之后模块14-1-1再进行正常的PWM电平控制和输出。当进入关电后，模块14-1-1在控制最后一个PWM电压波形输出后，则使模块14-1-5切换到PWM低电平，之后再控制前面的-2,3,4各个B模块产生输出关电的飞行时间，从而输出端口从PWM低电平逐渐变为零，完成PWM电平关电操作。

为了准确的控制上电和关电的飞行时间，模块14-1-1在计算飞行时间时，需要将模块14-1-2～14-1-8的整个输出线路上的延时要考虑进去，即实际的飞线时间是上层配置的时间减去线路上的延时时间。

步骤6、当关电操作结束后，模块14-1-1则反馈给模块4，当模块4检测到所有各路电平输出均完成关电操作后，则命令模块10-1关闭电压产生，则模块10-1通过I2C关闭模块10-3,4停止输出产生各路电压，当所有各路电压都停止产生后，模块10-1再反馈给模块4，模块4在上报上层软件关电完成状态，从而关电操作结束。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (3)

1.一种基于FPGA实现的液晶模组开电和关电时序的方法，其特征在于，包括

步骤1、上电前，用户通过上层软件，对模组玻璃面板所需的启动信号XAO，复位Reset，电源电压值，电流值，电平转换时的上升沿时间、下降沿时间，各个PWM电源的高低电平，占空比，以及上电和关电时，各个电源和图像时钟，数据，控制信号之间的时序关系进行设置；以及模组液晶面板TCON控制信号和电源之间的时序关系进行设置；

步骤2、上电前，还需将所有接口、组件、模块和液晶模组的地信号连在一起，以确保两者有相同的地电位，可使得其供电电压值是稳定的，地电位通过接地稳定器接到大地上，一方面使得外界干扰能迅速流入大地，避免影响正常供电和信号，另一方面也能防止杂波干扰通过大地反向串入所有接口、组件、模块和液晶模组，确保其能稳定工作；

步骤3、当上电后，默认输出的模组所有电源、时钟、控制信号均为零，即地电位；同时，模块1将上层软件配置的各个参数送入模块4中；上电后模块2开始工作，产生高精准无抖动的、不受温度影响的100Mhz时钟信号送给模块3，也送入模块4作为其工作时钟；模块3经过PLL分频，产生1微秒μs单位时钟信号送给模块4作为微秒时间单位计时；

步骤4、当上电后模块4开始工作后，将延迟几百个毫秒后，再通过“模组开关电控制总线”将上层的配置参数发给模块6,7,8,9,10，并启动它们工作；延时目的是避免上电初始时市电输入不稳定产生入网幅值波动和受到电网瞬间干扰；同时，上电后模块5和模块9开始工作，模块5产生模组显示画面的RGB图像，并分别将图像时钟信号给模块7，图像时序信号和图像数据给模块8；模块9输入220V市电后进行稳压，去毛刺干扰，并转换成24V的稳定直流供电；

步骤5、当模块4启动模块6,7,8,9,10工作后，这些模块在正常工作并输出信号后，会通过“模组开关电控制总线”返回它们的工作状态；模块10会根据配置来产生相应的电压值，电流值，PWM高低电平；模块6、7、8收到配置后分别产生模组所需的控制信号，图像时钟信号，图像数据信号；

步骤6、当模块4收到这些模块的“已稳定输出信号”的状态后，通过内部状态机控制，并在1微秒时间单位控制下，根据上层配置的上电时序，先产生XAO信号给模组，之后延时上层配置的时间再产生模组Reset，再经过不同的供电延时后，通过“模组开关电时序控制总线”分别控制模块14的各个电源使其按上电时序输出；而对于PWM电源，则根据上层配置，和输入的模组控制信号，确定其PWM占空比；若上层配置为其控制信号OE波形，则模块4则控制模块14将PWM电源的高低电平按照OE波形进行输出；若上层配置占空比为40%，则模块4控制模块14按此固定占空比输出PWM电源波形；

步骤7、当模块14完成配置后则通过“模组开关电时序控制总线”给模块4返回状态，模块4则再继续根据上层配置，控制模块11,12,13输出信号；输出的上电时序既可以按延迟多少时间后输出哪种控制信号，时钟，图像数据，也能够按延迟多少帧多少行来输出信号；

步骤8、当所有信号都输出后，则反馈当前状态给上层软件，以使得操作人员了解当前状态；

步骤9、当关电时，上层软件同样先配置下关电时序参数，模块4则根据这些参数逐一产生相应的时间延时来分别控制模块11,12,13,14来停止输出，返回零电平。

2.根据权利要求1所述的一种基于FPGA实现的液晶模组开电和关电时序的方法，其特征在于，上层软件能够实时接收液晶模组接收信号的工作状态，所述电源包括直流电压源，恒流源，PWM高低电压源。

3.根据权利要求1所述的一种基于FPGA实现的液晶模组开电和关电时序的方法，其特征在于，当液晶模组接收信号的工作状态稳定后，先产生XAO信号给液晶模组，之后延时上层配置的时间再产生液晶模组Reset，再经过不同的供电延时后，分别使直流电压源输出信号、PWM电压源输出信号、恒流源输出信号按上电时序输出。

Images