CN107766269A - 一种隔离交换装置及方法 - Google Patents

一种隔离交换装置及方法 Download PDF

Info

Publication number
CN107766269A
CN107766269A CN201710971449.6A CN201710971449A CN107766269A CN 107766269 A CN107766269 A CN 107766269A CN 201710971449 A CN201710971449 A CN 201710971449A CN 107766269 A CN107766269 A CN 107766269A
Authority
CN
China
Prior art keywords
write
data
transmitted
interface modules
pcie interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710971449.6A
Other languages
English (en)
Inventor
张小林
哈泉新
张迩棣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EWARE INFORMATION TECHNOLOGY Co Ltd
Original Assignee
EWARE INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EWARE INFORMATION TECHNOLOGY Co Ltd filed Critical EWARE INFORMATION TECHNOLOGY Co Ltd
Priority to CN201710971449.6A priority Critical patent/CN107766269A/zh
Publication of CN107766269A publication Critical patent/CN107766269A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA
    • G06F2213/2804—Systems and methods for controlling the DMA frequency on an access bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种隔离交换装置及方法，该装置包括：第一PCIE接口模块，用于将传输数据个数和准备好无效标志写入BAR空间存储器中，接收准备好有效标志，接收待传输数据；BAR空间存储器，用于存储准备好无效标志和传输数据个数，接收准备好有效标志；第二PCIE接口模块，用于从BAR空间存储器中读取传输数据个数，将准备好无效标志置为有效，将准备好有效标志写入BAR空间存储器；第二DMA读写控制器，用于从缓冲空间存储器读取待传输数据，将待传输数据发送至第二PCIE接口模块；缓冲空间存储器，用于存储待传输数据；第一DMA读写控制器，用于接收待传输数据，将待传输数据写入缓冲空间存储器。本发明实现数据双向转发。

Description

一种隔离交换装置及方法
技术领域
本发明涉及隔离交换领域，尤其涉及一种隔离交换装置及方法。
背景技术
物理隔离是我国目前解决涉密网信息安全保密的唯一有效办法，但也带来了信息交换的困难。近几年，为解决这一难题，国内一些有识企业开展了网络安全隔离与信息交换技术的研究，在国外称为AirGap技术或Gap技术。该技术试图在物理隔离的网络间建立“逻辑连接”，在完成信息交换的同时，实现网络的“安全隔离”。
“网络安全隔离与信息交换系统”基本上是用计算机模拟“人工拷盘”的方式实现数据交换的。它主要由内网处理单元、外网处理单元、安全隔离与信息交换处理单元三部分组成。
外网处理单元与外网(如国际互联网)相连，内网处理单元与内网(如内部办公网)相连；安全隔离与信息交换处理单元通过专用硬件断开内、外网的物理连接，并在任何时刻只与其中一个网络连接，读取等待发送的数据，然后“推送”到另一个网络上。在切换速度非常快的情况下，可以实现信息的实时交换。具体过程为：
当外网数据要传送到内网时，外网处理单元会完整地接收所有的TCP/IP数据包，并按照相关RFC标准将其组装成磁盘文件。经过安全检查(如入侵检测、查杀病毒等)后，由安全隔离与交换处理单元将数据文件“摆渡”到内网处理单元，此后，安全隔离与信息交换处理单元与内网处理单元断开，由内网处理单元以TCP/IP数据包的方式将数据传递给内网的主机。
当内网数据要传送到外网时，内网处理单元会完整地接收所有的TCP/IP数据包，并按照相关RFC标准将其组装成磁盘文件。经过保密检查(如内容审查等)后，由安全隔离与交换处理单元将数据文件“摆渡”到外网处理单元，此后，安全隔离与信息交换处理单元与外网处理单元断开，由外网处理单元以TCP/IP数据包的方式将数据传递给外网的主机。
然而，目前，用于安全隔离与交换处理的隔离交换装置存在数据传输速率慢、设计复杂，成本高和数据传输量小等的问题。
因此，需要一种数据传输速率快、设计简单的隔离交换装置以及基于隔离交换装置实现的隔离交换方法。
发明内容
根据本发明的一个方面，提供一种隔离交换装置，包括：
第一PCIE(peripheral component interconnect express，是一种高速串行计算机扩展总线标准)接口模块，用于接收第一处理单元通过PIO(PIO模式是一种通过CPU执行I/O端口指令来进行数据的读写的数据交换模式)写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR(Base Address Register基址寄存器)空间存储器中，用于接收准备好有效标志，向第一DMA读写控制器发送启动信号，还用于接收第一处理单元通过DMA(Direct Memory Access，直接内存存取)写操作写入的待传输数据，并将待传输数据发送至所述第一DMA读写控制器；
BAR空间存储器，用于存储准备好无效标志和传输数据个数，用于接收准备好有效标志，将准备好有效标志写入第一PCIE接口模块；
第二PCIE接口模块，用于从BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器，用于接收待传输数据，并将待传输数据发送至第二处理单元；
第二DMA读写控制器，用于接收启动信号，还用于从缓冲空间存储器读取待传输数据，将待传输数据发送至第二PCIE接口模块；
缓冲空间存储器，用于存储待传输数据；
第一DMA读写控制器，用于接收启动信号，与第一PCIE接口模块连通，用于接收待传输数据，还用于将待传输数据写入缓冲空间存储器。
第一PCIE接口模块、第二PCIE接口模块、BAR空间存储器、第一DMA读写控制器、第二DMA读写控制器、缓冲空间存储器集成在一片FPGA上。FPGA可以为XLINX XC6VLX240TFPGA。
第一PCIE接口模块、第二PCIE接口模块均采用金手指的形式。
PCIE接口模块包括PCIE配置空间。BAR空间存储器采用双口RAM(Random AccessMemory，随机存取存储器)的方式同时映射到两个PCIE配置空间实现BAR空间存储器共享，两边的PCIE端口均能读写两个PCIE配置空间部分空间。
本发明的RAM具有14976Kb。
本发明的PCIE接口模块支持存储器读写、I/O读写和配置空间读写。
本发明的缓冲空间存储器具有128K×32b。
根据本发明的另一个方面，提供一种基于上述隔离交换装置实现的隔离交换方法，包括以下步骤：
第一PCIE接口模块接收第一处理单元通过PIO写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR空间存储器中；
BAR空间存储器存储准备好无效标志和传输数据个数；
第二PCIE接口模块从BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器；
第二DMA读写控制器接收启动信号，并与缓冲空间存储器连通；
BAR空间存储器接收准备好有效标志，将准备好有效标志写入所述第一PCIE接口模块；
第一PCIE接口模块接收准备好有效标志，向第一DMA读写控制器发送启动信号；
第一DMA读写控制器接收启动信号；
第一PCIE接口模块与第一DMA读写控制器连通；
第一PCIE接口模块接收第一处理单元通过DMA写操作写入的待传输数据，并将待传输数据发送至第一DMA读写控制器；
第一PCIE接口模块与第一DMA读写控制器断开；
第一DMA读写控制器接收待传输数据；
第一DMA读写控制器与缓冲空间存储器连通；
第一DMA读写控制器将待传输数据写入缓冲空间存储器；
第一DMA读写控制器与缓冲空间存储器断开；
缓冲空间存储器存储待传输数据；
第二DMA读写控制器从缓冲空间存储器读取待传输数据，将待传输数据发送至第二PCIE接口模块；
第二PCIE接口模块接收待传输数据，并将待传输数据发送至第二处理单元。
本发明与现有技术相比，具有以下优点：
1.本发明的隔离交换装置本发明的隔离交换装置设置了第一DMA读写控制器和第二DMA读写控制器，因而具有双向性，即能够从第一处理单元到第二处理单元传输数据，也能够从第二处理单元到第一处理单元传输；
2.本发明的隔离交换装置中RAM具有14976Kb，缓冲空间存储器具有128K×32b，以实现隔离交换装置的数据转发吞吐量达到1Gbps。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的设置。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明的隔离交换装置框图；
图2为本发明的隔离交换方法流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所设置。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。
图1为本发明的隔离交换装置框图，如图1所示，根据本发明的一个方面，提供一种隔离交换装置，包括：
第一PCIE接口模块，用于接收第一处理单元通过PIO写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR空间存储器中，用于接收准备好有效标志，向第一DMA读写控制器发送启动信号，还用于接收第一处理单元通过DMA写操作写入的待传输数据，并将待传输数据发送至所述第一DMA读写控制器；
BAR空间存储器，用于存储准备好无效标志和传输数据个数，用于接收准备好有效标志，将准备好有效标志写入第一PCIE接口模块；
第二PCIE接口模块，用于从BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器，用于接收待传输数据，并将待传输数据发送至第二处理单元；
第二DMA读写控制器，用于接收启动信号，还用于从缓冲空间存储器读取待传输数据，将待传输数据发送至第二PCIE接口模块；
缓冲空间存储器，用于存储待传输数据；
第一DMA读写控制器，用于接收启动信号，与第一PCIE接口模块连通，用于接收待传输数据，还用于将待传输数据写入缓冲空间存储器。
第一PCIE接口模块、第二PCIE接口模块、BAR空间存储器、第一DMA读写控制器、第二DMA读写控制器、缓冲空间存储器集成在一片FPGA上。FPGA可以为XLINX XC6VLX240TFPGA。其中，关键器件FPGA和双口RAM可以根据设计要求自行选定。另外，FPGA各项资源使用率应当低于80％，留出一定冗余度。
第一PCIE接口模块、第二PCIE接口模块均采用金手指的形式。例如，与X86处理单元连接的PCIE接口模块需要采用金手指的形式。
PCIE接口模块包括PCIE配置空间。BAR空间存储器采用双口RAM的方式同时映射到两个PCIE配置空间实现BAR空间存储器共享。
本发明的RAM具有14976Kb，其中，前一半32K×64b空间用于一个方向的传输数据中转，后一半32K×64b空间用于另一个方向的传输数据中转，传输过程中采用中断的方式进行数据同步。设计中数据缓冲区大小为32×8KB，则上层一次写入的数据量最大为32×8KB。
本发明的PCIE接口模块支持存储器读写、I/O读写和配置空间读写。具体地，PCIE接口模块在Linux操作系统下驱动程序支持的功能包括：PCIe的PIO(Programming Input/Output Model，PIO模式是一种通过CPU执行I/O端口指令来进行数据的读写的数据交换模式)读写操作；PCIe的DMA读写操作；PCIe的中断操作。
本发明的缓冲空间存储器具有128K×32b。
本发明的隔离交换装置还包括时钟、电源等外围辅助电路以及PCB主板。例如，隔离交换装置可以选DC12V或者DC5V作为输入电源，通过金手指从主板供电。具体地，PCB主板面积可以在紧凑布局走线的基础上，根据需要自定，但尽量缩小PCB宽度。电源和时钟器件采用工业级器件，确保隔离交换卡在-10～60摄氏度能正常工作。
本发明的隔离交换装置通过PCIE接口模块可以分别连接两个基于X86方案设计的处理单元，完成两个X86处理单元之间的数据交换和转发。
本发明的隔离交换装置设置了第一DMA读写控制器和第二DMA读写控制器，因此具有双向性，即能够从第一处理单元到第二处理单元传输数据，也能够从第二处理单元到第一处理单元传输。
本发明的隔离交换装置中RAM具有14976Kb，缓冲空间存储器具有128K×32b，以实现隔离交换装置的数据转发吞吐量达到1Gbps。
图2为本发明的隔离交换方法流程示意图，如图2所示，本发明提供的基于上述隔离交换装置实现的隔离交换方法，包括以下步骤：
第一PCIE接口模块接收第一处理单元通过PIO写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR空间存储器中；
BAR空间存储器存储准备好无效标志和传输数据个数；
第二PCIE接口模块从BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器；
第二DMA读写控制器接收启动信号，并与缓冲空间存储器连通；
BAR空间存储器接收准备好有效标志，将准备好有效标志写入所述第一PCIE接口模块；
第一PCIE接口模块接收准备好有效标志，向第一DMA读写控制器发送启动信号；
第一DMA读写控制器接收启动信号；
第一PCIE接口模块与第一DMA读写控制器连通；
第一PCIE接口模块接收第一处理单元通过DMA写操作写入的待传输数据，并将待传输数据发送至第一DMA读写控制器；
第一PCIE接口模块与第一DMA读写控制器断开；
第一DMA读写控制器接收待传输数据；
第一DMA读写控制器与缓冲空间存储器连通；
第一DMA读写控制器将待传输数据写入缓冲空间存储器；
第一DMA读写控制器与缓冲空间存储器断开；
缓冲空间存储器存储待传输数据；
第二DMA读写控制器从缓冲空间存储器读取待传输数据，将待传输数据发送至第二PCIE接口模块；
第二PCIE接口模块接收待传输数据，并将待传输数据发送至第二处理单元。
本发明的隔离交换方法使得数据转发延时小于100us。
以上是从第一处理单元到第二处理单元的过程，从第二处理单元到第一处理单元的过程同理。
具体地，下面以其中的一个X86系统(X86A)需要向另一个X86系统(X86B)传输N个数据为例说明数据传输及同步实现过程：
第一步：X86A将接收准备好无效标志及本次传输的个数N通过PIO写操作写入到BAR空间中，向X86B发送数据传输请求中断后进入查询接收准备好无效标志的状态；
第二步：X86B接收到X86A发来的数据传输请求中断后，通过PIO读操作从BAR空间读取传输个数，启动DMA接收操作后通过PIO写操作将接收准备好标志置为有效；
第三步：X86A一旦查询到接收准备好标志置为有效，启动发送DMA操作，完成本次数据传输。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种隔离交换装置，其特征在于，包括：
第一PCIE接口模块，用于接收第一处理单元通过PIO写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR空间存储器中，用于接收准备好有效标志，向第一DMA读写控制器发送启动信号，还用于接收所述第一处理单元通过DMA写操作写入的待传输数据，并将待传输数据发送至所述第一DMA读写控制器；
BAR空间存储器，用于存储准备好无效标志和传输数据个数，用于接收准备好有效标志，将准备好有效标志写入所述第一PCIE接口模块；
第二PCIE接口模块，用于从所述BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器，用于接收待传输数据，并将待传输数据发送至第二处理单元；
第二DMA读写控制器，用于接收启动信号，还用于从所述缓冲空间存储器读取待传输数据，将待传输数据发送至所述第二PCIE接口模块；
缓冲空间存储器，用于存储待传输数据；
第一DMA读写控制器，用于接收启动信号，用于接收待传输数据，还用于将待传输数据写入所述缓冲空间存储器。
2.根据权利要求1所述的隔离交换装置，其特征在于，所述第一PCIE接口模块、所述第二PCIE接口模块、所述BAR空间存储器、所述第一DMA读写控制器、所述第二DMA读写控制器、所述缓冲空间存储器集成在一片FPGA上。
3.根据权利要求2所述的隔离交换装置，其特征在于，所述FPGA为XLINX XC6VLX240TFPGA。
4.根据权利要求3所述的隔离交换装置，其特征在于，所述第一PCIE接口模块、所述第二PCIE接口模块均采用金手指的形式。
5.根据权利要求4所述的隔离交换装置，其特征在于，所述PCIE接口模块包括PCIE配置空间。
6.根据权利要求5所述的隔离交换装置，其特征在于，所述BAR空间存储器采用双口RAM的方式同时映射到两个PCIE配置空间实现所述BAR空间存储器共享。
7.根据权利要求6所述的隔离交换装置，其特征在于，所述RAM具有14976Kb。
8.根据权利要求7所述的隔离交换装置，其特征在于，所述PCIE接口模块支持存储器读写、I/O读写和配置空间读写。
9.根据权利要求8所述的隔离交换装置，其特征在于，所述缓冲空间存储器具有128K×32b。
10.一种基于权利要求4至9任一项所述隔离交换装置实现的隔离交换方法，其特征在于，包括以下步骤：
第一PCIE接口模块接收第一处理单元通过PIO写操作写入的传输数据个数，将传输数据个数和准备好无效标志写入BAR空间存储器中；
BAR空间存储器存储准备好无效标志和传输数据个数；
第二PCIE接口模块从所述BAR空间存储器中读取传输数据个数，向第二DMA读写控制器发送启动信号，将准备好无效标志置为准备好有效标志，将准备好有效标志写入BAR空间存储器；
第二DMA读写控制器接收启动信号，并与缓冲空间存储器连通；
BAR空间存储器接收准备好有效标志，将准备好有效标志写入所述第一PCIE接口模块；
第一PCIE接口模块接收准备好有效标志，向第一DMA读写控制器发送启动信号；
所述第一DMA读写控制器接收启动信号；
所述第一PCIE接口模块与所述第一DMA读写控制器连通；
所述第一PCIE接口模块接收所述第一处理单元通过DMA写操作写入的待传输数据，并将待传输数据发送至所述第一DMA读写控制器；
所述第一PCIE接口模块与所述第一DMA读写控制器断开；
所述第一DMA读写控制器接收待传输数据；
所述第一DMA读写控制器与缓冲空间存储器连通；
所述第一DMA读写控制器将待传输数据写入所述缓冲空间存储器；
所述第一DMA读写控制器与所述缓冲空间存储器断开；
所述缓冲空间存储器存储待传输数据；
所述第二DMA读写控制器从所述缓冲空间存储器读取待传输数据，将待传输数据发送至所述第二PCIE接口模块；
第二PCIE接口模块接收待传输数据，并将待传输数据发送至第二处理单元。
CN201710971449.6A 2017-10-18 2017-10-18 一种隔离交换装置及方法 Pending CN107766269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710971449.6A CN107766269A (zh) 2017-10-18 2017-10-18 一种隔离交换装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710971449.6A CN107766269A (zh) 2017-10-18 2017-10-18 一种隔离交换装置及方法

Publications (1)

Publication Number Publication Date
CN107766269A true CN107766269A (zh) 2018-03-06

Family

ID=61268811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710971449.6A Pending CN107766269A (zh) 2017-10-18 2017-10-18 一种隔离交换装置及方法

Country Status (1)

Country Link
CN (1) CN107766269A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112866247A (zh) * 2021-01-18 2021-05-28 杭州中网智慧科技有限公司 一种身份认证方法和装置
CN115328827A (zh) * 2022-10-14 2022-11-11 北京航天驭星科技有限公司 基于pcie的存储系统、方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557119U (zh) * 2009-05-08 2010-08-18 深圳市永达电子股份有限公司 一种基于双端口ram的隔离卡装置
US9015350B2 (en) * 2003-01-21 2015-04-21 Mellanox Technologies Ltd. Method and apparatus for a shared I/O network interface controller
CN106502951A (zh) * 2016-10-21 2017-03-15 南京南瑞集团公司 Pcie接口数据摆渡卡及其摆渡数据的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9015350B2 (en) * 2003-01-21 2015-04-21 Mellanox Technologies Ltd. Method and apparatus for a shared I/O network interface controller
CN201557119U (zh) * 2009-05-08 2010-08-18 深圳市永达电子股份有限公司 一种基于双端口ram的隔离卡装置
CN106502951A (zh) * 2016-10-21 2017-03-15 南京南瑞集团公司 Pcie接口数据摆渡卡及其摆渡数据的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112866247A (zh) * 2021-01-18 2021-05-28 杭州中网智慧科技有限公司 一种身份认证方法和装置
CN115328827A (zh) * 2022-10-14 2022-11-11 北京航天驭星科技有限公司 基于pcie的存储系统、方法及电子设备
CN115328827B (zh) * 2022-10-14 2023-06-02 北京航天驭星科技有限公司 基于pcie的存储系统、方法及电子设备

Similar Documents

Publication Publication Date Title
US8949486B1 (en) Direct memory access to storage devices
CN101710314B (zh) 高速外围部件互连交换控制器及其实现方法
US9910816B2 (en) Scalable direct inter-node communication over peripheral component interconnect-express (PCIe)
US20210397578A1 (en) One-way bus bridge
KR20180012190A (ko) 멀티 모드에서 동작하는 장치 및 그것을 포함하는 시스템
CN106933504B (zh) 用于提供存储系统的访问的方法和系统
US9219695B2 (en) Switch, information processing apparatus, and communication control method
CN102792290A (zh) 互连中的阻隔交易
US8990451B2 (en) Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller
JP2010061663A (ja) 単一ｓａｓエクスパンダの機能性を提供するために複数のｓａｓエクスパンダを組み合わせる方法、及び、単一ｓａｓエクスパンダ
GB2411088A (en) Packet tunneling between nodes of a multi-processor computer
US20150036681A1 (en) Pass-through routing at input/output nodes of a cluster server
CN103154920A (zh) 统一i/o适配器
CN109983741A (zh) 经由直接存储器访问设备在虚拟机之间传送分组
US20240054100A1 (en) Method of notifying a process or programmable atomic operation traps
US8244930B1 (en) Mechanisms for synchronizing data transfers between non-uniform memory architecture computers
CN107766269A (zh) 一种隔离交换装置及方法
CN106055504A (zh) 控制数据传输的方法、装置及计算机设备
CN103312614B (zh) 一种组播报文处理方法、线卡及通信设备
US9053092B2 (en) System authorizing direct data transfers between memories of several components of that system
CN101577712A (zh) 支持多终端远程接入的业务前置机及其网络接口卡
US11256420B2 (en) Method and apparatus for scaling out storage devices and scaled-out storage devices
US20220382557A1 (en) On-demand programmable atomic kernel loading
CN107453999A (zh) 一种网络设备和网络报文转发方法
US20180097747A1 (en) Processor designed for a deterministic switched ethernet network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180306

RJ01 Rejection of invention patent application after publication