CN107766188B - 列车控制系统中的内存检测方法及装置 - Google Patents

列车控制系统中的内存检测方法及装置 Download PDF

Info

Publication number
CN107766188B
CN107766188B CN201710954173.0A CN201710954173A CN107766188B CN 107766188 B CN107766188 B CN 107766188B CN 201710954173 A CN201710954173 A CN 201710954173A CN 107766188 B CN107766188 B CN 107766188B
Authority
CN
China
Prior art keywords
cpu
control system
train control
value
calculation results
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710954173.0A
Other languages
English (en)
Other versions
CN107766188A (zh
Inventor
刘波
郜春海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Traffic Control Technology TCT Co Ltd
Original Assignee
Traffic Control Technology TCT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Traffic Control Technology TCT Co Ltd filed Critical Traffic Control Technology TCT Co Ltd
Priority to CN201710954173.0A priority Critical patent/CN107766188B/zh
Publication of CN107766188A publication Critical patent/CN107766188A/zh
Application granted granted Critical
Publication of CN107766188B publication Critical patent/CN107766188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种列车控制系统中的内存检测方法及装置，属于列车控制技术领域。该方法包括：通过分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段。分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。由于可周期性地检测寄存器的状态，从而可及时检测出列车控制系统中两个CPU暂未使用的寄存器出现异常的状况。因此，提高了系统的安全性。

Description

列车控制系统中的内存检测方法及装置
技术领域
本发明涉及列车控制技术领域，更具体地，涉及一种列车控制系统中的内存检测方法及装置。
背景技术
作为列车上控制系统中的一种，2取2控制系统得到了广泛的运用。在2取2控制系统中，每周期进行输出结果比较可保证控制系统的安全性，即只有当两个CPU输出结果一致时，整个控制系统才会输出此一致的结果。否则，控制系统将会输出导向安全侧。由于2取2控制系统只比较输出结果，则控制系统中每个CPU对外而言均为一个黑盒，即外界无法获知该控制系统的运行状态。在不了解2取2控制系统中CPU运行状态的情况下，如果一个CPU的某部分寄存器状态出现异常，而该部分寄存器暂时未使用，则控制系统将无法获知此状态，即延缓了故障的发现时间。另外，随着时间的增长，若另一CPU的寄存器也出现了同样的故障，那么再使用该部分出现故障的寄存器时，由于两个CPU中部分寄存器出现的故障一致，从而会导致2取2控制系统无法识别该错误，此时系统有可能输出错误决定，导致危险情况的发生。基于此，目前急需一种用于检测列车控制系统中内存的检测方式。
发明内容
为了解决上述问题，本发明提供一种克服上述问题或者至少部分地解决上述问题的列车控制系统中的内存检测方法及装置。
根据本发明的第一方面，提供了一种列车控制系统中的内存检测方法，该方法包括：
分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；
在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；
分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
本发明实施例提供的方法，通过分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段。在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算。分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。由于可周期性地检测寄存器的状态，从而可及时检测出列车控制系统中两个CPU暂未使用的寄存器出现异常的状况，并解决了列车控制系统中两个CPU的未使用寄存器在时间上先后出现同一故障，而导致错误输出的问题。因此，提高了系统的安全性。
根据本发明的第二方面，提供了一种列车控制系统中的内存检测装置，包括：
分段模块，用于分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；
计算模块，用于在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；
第一比较模块，用于分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
根据本发明的第三方面，提供了一种列车控制系统中的内存检测设备，包括：
至少一个处理器；以及
与处理器通信连接的至少一个存储器，其中：
存储器存储有可被处理器执行的程序指令，处理器调用程序指令能够执行如第一方面所提供的方法。
根据本发明的第四方面，提供了一种非暂态计算机可读存储介质，非暂态计算机可读存储介质存储计算机指令，计算机指令使计算机执行如第一方面所提供的方法。
应当理解的是，以上的一般描述和后文的细节描述是示例性和解释性的，并不能限制本发明。
附图说明
图1为本发明实施例的一种列车控制系统中的内存检测方法的流程示意图；
图2为本发明实施例的一种列车控制系统中的内存检测装置的结构示意图；
图3为本发明实施例的一种列车控制系统中的内存检测设备的框图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
作为列车控制系统中的一种，2取2控制系统得到了广泛的运用。在2取2控制系统中，每周期进行输出结果比较可保证控制系统的安全性，即只有当两个CPU输出结果一致时，整个控制系统才会输出此一致的结果。否则，控制系统将会输出导向安全侧。由于2取2控制系统只比较输出结果，则控制系统中每个CPU对外而言均为一个黑盒，即外界无法获知该控制系统的运行状态。在不了解2取2控制系统中CPU运行状态的情况下，如果一个CPU的某部分寄存器状态出现异常，而该部分寄存器暂时未使用，则控制系统将无法获知此状态，即延缓了故障的发现时间。另外，随着时间的增长，若另一CPU的寄存器也出现了同样的故障，那么再使用该部分出现故障的寄存器时，由于两个CPU中部分寄存器出现的故障一致，从而会导致2取2控制系统无法识别该错误，此时系统有可能输出错误决定，导致危险情况的发生。基于此，目前急需一种用于检测列车控制系统中内存的检测方式。
针对相关技术中的问题，本发明实施例提供了一种列车控制系统中的内存检测方法。参见图1，该方法包括：101、分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；102、在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；103、分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
其中，第一CPU中寄存器的个数与第二CPU中寄存器的个数一致。第一CPU与第二CPU的分段方式一致，第一CPU与第二CPU得到的分段也一致。以第一CPU为例，对第一CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，可形成连续的N位二进制数。然后，可对N位二进制数进行分段。基于上述内容，关于对N位二进制数进行分段的方式，本发明实施例对此不作具体限定，包括但不限于：以每2个寄存器作为一组，对N位二进制数进行分段。为了便于理解，以8位寄存器为例，以对第一CPU中所有寄存器对应的N位二进制数进行分段的过程进行举例，具体过程可参考如下表1：
表1
Figure BDA0001433563820000051
在上述表1中，寄存器1至寄存器n即为第一CPU中的所有寄存器。其中，每个寄存器为8位，共有n个寄存器。将寄存器1至寄存器n按照标号大小依次拼接，可得到如表1中所示的二进制数“0101 0101 1010 1010……0000 0000 1111 1111”，即N位二进制数。
在对每一CPU对应的连续多位二进制数按照预设长度进行分段后，可再执行步骤102。其中，在每个周期下读取哪一分段数值以进行CRC计算，可由具体周期轮次来确定。例如，若当前周期为第一个周期，则可读取第一个分段数值。若当前周期为第二个周期则可读取第二个分段数值，依次类推。
例如，以上表1为例。对于第一CPU，若在当前周期下需要获取第一个分段数值，可由表1可知第一个分段数值为“0101 0101 1010 1010”。同理，对于第二CPU，同样可确定对应的第二个分段数值。
通过上述过程，可分别得到第一CPU及第二CPU对应的每一个分段数值对应的CRC计算结果，从而可将第一CPU与第二CPU在相同分段下的CRC计算结果进行比较，比较两者是否一致。若第一CPU与第二CPU在所有相同分段下的CRC计算结果均一致，则说明第一CPU与第二CPU的寄存器状态要么都正常，要么两者都异常。若两者存在一个相同分段下的CRC计算结果不一致，则说明第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，从而可将2取2系统导向安全侧。
本发明实施例提供的方法，通过分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段。在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算。分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。由于可周期性地检测寄存器的状态，从而可及时检测出列车控制系统中两个CPU暂未使用的寄存器出现异常的状况，并解决了列车控制系统中两个CPU的未使用寄存器在时间上先后出现同一故障，而导致错误输出的问题。因此，提高了系统的安全性。
由上述实施例的内容可知，当第一CPU与第二CPU在所有相同分段下的CRC计算结果均一致时，第一CPU与第二CPU的寄存器状态存在两者都异常的可能性，从而作为一种可选实施例，分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致之后，还包括：
若两者一致，在每个周期下，将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较，若存在任一CPU的任一分段数值与任一分段数值对应的模拟值不一致，则确定任一CPU故障，并将列车控制系统导向安全侧。
本发明实施例提供的方法，通过将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较，根据比较结果确定每一CPU是否故障，从而可在上述CRC计算比较过程的基础上，在两个CPU同时出现故障而也可检测出来。因此，提高了系统的安全性。
作为一种可选实施例，将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较之前，还包括：
预先在应用程序中以结构体的方式保存每一CPU中每一寄存器在不同操作指令下的状态值；
根据每个周期下应用程序输出的操作指令以及每一CPU中每一寄存器在不同操作指令下的状态值，获取每一CPU的每一段数值对应的模拟值。
由上述实施例的内容可知，在每个周期下读取哪一个分段数值以进行CRC计算，可由具体周期轮次来确定。而分段的总数量有限，例如为k，若当前周期的轮次为k+1，则可重新从第一个分段数值进行CRC计算并进行比较。作为一种可选实施例，分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致之后，还包括：
若当前周期下比较的是最后一个分段，则在下一个周期下将第一CPU与第二CPU在第一个分段下的CRC计算结果进行比较，并重复CRC计算及比较过程。
作为一种可选实施例，预设长度为32位的倍数。当然，实际分段过程中，预设长度还可以取其它值，本发明实施例对此不作具体限定。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
基于上述实施例所提供的列车控制系统中的内存检测方法，本发明实施例提供了一种列车控制系统中的内存检测装置。参见图2，该装置包括：
分段模块201，用于分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；
计算模块202，用于在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；
第一比较模块203，用于分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
作为一种可选实施例，该装置还包括：
第二比较模块，用于当两者一致时，在每个周期下，将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较，若存在任一CPU的任一分段数值与任一分段数值对应的模拟值不一致，则确定任一CPU故障，并将列车控制系统导向安全侧。
作为一种可选实施例，该装置还包括：
保存模块，用于预先在应用程序中以结构体的方式保存每一CPU中每一寄存器在不同操作指令下的状态值；
获取模块，用于根据每个周期下应用程序输出的操作指令以及每一CPU中每一寄存器在不同操作指令下的状态值，获取每一CPU的每一段数值对应的模拟值。
作为一种可选实施例，第一比较模块203，还用于在当前周期下比较的是最后一个分段时，则在下一个周期下将第一CPU与第二CPU在第一个分段下的CRC计算结果进行比较，并重复CRC计算及比较过程。
作为一种可选实施例，预设长度为32位的倍数。
本发明实施例提供的装置，通过分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段。在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算。分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。由于可周期性地检测寄存器的状态，从而可及时检测出列车控制系统中两个CPU暂未使用的寄存器出现异常的状况，并解决了列车控制系统中两个CPU的未使用寄存器在时间上先后出现同一故障，而导致错误输出的问题。因此，提高了系统的安全性。
本发明实施例提供了一种列车控制系统中的内存检测设备。参见图3，该列车控制系统中的内存检测设备包括：处理器(processor)301、存储器(memory)302和总线303；
其中，处理器301及存储器302分别通过总线303完成相互间的通信；
处理器301用于调用存储器302中的程序指令，以执行上述实施例所提供的列车控制系统中的内存检测方法，例如包括：分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
本发明提供一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质存储计算机指令，该计算机指令使计算机执行上述实施例所提供的列车控制系统中的内存检测方法，例如包括：分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；在列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；分别获取第一CPU与第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定第一CPU与第二CPU中至少存在一个CPU寄存器状态异常，并将列车控制系统导向安全侧。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的信息交互设备等实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分方法。
最后，本申请的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种列车控制系统中的内存检测方法，其特征在于，包括：
分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；
在所述列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；
分别获取所述第一CPU与所述第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定所述第一CPU与所述第二CPU中至少存在一个CPU寄存器状态异常，并将所述列车控制系统导向安全侧。
2.根据权利要求1所述的方法，其特征在于，所述分别获取所述第一CPU与所述第二CPU在相同分段下的CRC计算结果并比较两者是否一致之后，还包括：
若两者一致，在每个周期下，将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较，若存在任一CPU的任一分段数值与所述任一分段数值对应的模拟值不一致，则确定所述任一CPU故障，并将所述列车控制系统导向安全侧。
3.根据权利要求1所述的方法，其特征在于，所述将每一CPU的每一分段数值与每一分段数值对应的模拟值进行比较之前，还包括：
预先在应用程序中以结构体的方式保存每一CPU中每一寄存器在不同操作指令下的状态值；
根据每个周期下所述应用程序输出的操作指令以及每一CPU中每一寄存器在不同操作指令下的状态值，获取每一CPU的每一段数值对应的模拟值。
4.根据权利要求1所述的方法，其特征在于，所述分别获取所述第一CPU与所述第二CPU在相同分段下的CRC计算结果并比较两者是否一致之后，还包括：
若当前周期下比较的是最后一个分段，则在下一个周期下将所述第一CPU与所述第二CPU在第一个分段下的CRC计算结果进行比较，并重复CRC计算及比较过程。
5.根据权利要求1所述的方法，其特征在于，所述预设长度为32位的倍数。
6.一种列车控制系统中的内存检测装置，其特征在于，包括：
分段模块，用于分别将列车控制系统的第一CPU与第二CPU中的所有寄存器值按照寄存器在内存中的位置先后顺序从先到后进行排列，形成每一CPU对应的连续多位二进制数，并将每一CPU对应的连续多位二进制数按照预设长度进行分段；
计算模块，用于在所述列车控制系统运行的每个周期下，按照每一CPU对应的所有分段中每一分段的先后顺序从先到后实时读取每一分段数值，并对每一分段数值进行循环冗余校验CRC计算；
第一比较模块，用于分别获取所述第一CPU与所述第二CPU在相同分段下的CRC计算结果并比较两者是否一致，若两者不一致，则确定所述第一CPU与所述第二CPU中至少存在一个CPU寄存器状态异常，并将所述列车控制系统导向安全侧。
7.一种列车控制系统中的内存检测设备，其特征在于，包括：
至少一个处理器；以及
与所述处理器通信连接的至少一个存储器，其中：
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1至5任一所述的方法。
8.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行如权利要求1至5任一所述的方法。
CN201710954173.0A 2017-10-13 2017-10-13 列车控制系统中的内存检测方法及装置 Active CN107766188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954173.0A CN107766188B (zh) 2017-10-13 2017-10-13 列车控制系统中的内存检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954173.0A CN107766188B (zh) 2017-10-13 2017-10-13 列车控制系统中的内存检测方法及装置

Publications (2)

Publication Number Publication Date
CN107766188A CN107766188A (zh) 2018-03-06
CN107766188B true CN107766188B (zh) 2020-09-25

Family

ID=61269590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954173.0A Active CN107766188B (zh) 2017-10-13 2017-10-13 列车控制系统中的内存检测方法及装置

Country Status (1)

Country Link
CN (1) CN107766188B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110334486B (zh) * 2019-06-28 2021-10-08 潍柴动力股份有限公司 应用程序完整性校验方法及设备
CN113821396A (zh) * 2020-06-18 2021-12-21 中车株洲电力机车研究所有限公司 处理器运行状态监视诊断方法及装置
CN113238941B (zh) * 2021-05-12 2023-04-07 展讯通信（上海）有限公司 开发调试系统、方法、设备和介质
CN113886148A (zh) * 2021-10-28 2022-01-04 杭州和利时自动化有限公司 一种cpu的诊断系统、方法、装置以及介质
CN117706260B (zh) * 2024-02-06 2024-04-30 禹创半导体(深圳)有限公司 Esd事件检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473153A (zh) * 2012-06-05 2013-12-25 英飞凌科技股份有限公司 用于检测微控制器中的潜在故障的方法和系统
CN103744752A (zh) * 2013-12-20 2014-04-23 北京交控科技有限公司 一种内存的在线故障检测方法和装置
JP2014137795A (ja) * 2013-01-18 2014-07-28 Mitsubishi Electric Corp 二重化プログラマブルコントローラ及びその同期化方法
CN104598342A (zh) * 2014-12-31 2015-05-06 曙光信息产业(北京)有限公司 内存的检测方法和装置
CN104794086A (zh) * 2015-03-27 2015-07-22 北京交大思诺科技有限公司 一种串行通信的安全系统和安全的串行通信方法
CN107209708A (zh) * 2015-01-14 2017-09-26 三菱电机株式会社 数据处理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307271B1 (en) * 2009-09-17 2012-11-06 Emc Corporation Fast verification of data block cycle redundancy checks
CN103678028A (zh) * 2013-12-16 2014-03-26 重庆川仪自动化股份有限公司 一种ram内存检测方法及装置
JP6496562B2 (ja) * 2014-04-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置、診断テスト方法及び診断テスト回路
CN107239374B (zh) * 2017-06-06 2020-05-05 烽火通信科技股份有限公司 基于fpga实现ddr接口自动化读写测试的装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473153A (zh) * 2012-06-05 2013-12-25 英飞凌科技股份有限公司 用于检测微控制器中的潜在故障的方法和系统
JP2014137795A (ja) * 2013-01-18 2014-07-28 Mitsubishi Electric Corp 二重化プログラマブルコントローラ及びその同期化方法
CN103744752A (zh) * 2013-12-20 2014-04-23 北京交控科技有限公司 一种内存的在线故障检测方法和装置
CN104598342A (zh) * 2014-12-31 2015-05-06 曙光信息产业(北京)有限公司 内存的检测方法和装置
CN107209708A (zh) * 2015-01-14 2017-09-26 三菱电机株式会社 数据处理装置
CN104794086A (zh) * 2015-03-27 2015-07-22 北京交大思诺科技有限公司 一种串行通信的安全系统和安全的串行通信方法

Also Published As

Publication number Publication date
CN107766188A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN107766188B (zh) 列车控制系统中的内存检测方法及装置
CN104778111A (zh) 一种进行报警的方法和装置
CN108038021B (zh) 一种计算机程序运行阶段代码内存校验方法
CN113467420A (zh) 区域控制器故障检测方法及装置
EP2405357A2 (en) Methods systems and apparatus for determining whether built-in-test fault codes are indicative of an actual fault condition or a false alarm
CN104461765A (zh) 基于版本校验的联锁系统数据准确性检测方法
CN114495497B (zh) 一种交通异常数据的判别和插补方法及系统
US11467558B2 (en) Interruption recovery method for machine tool machining file and machine tool applying same
CN109815124B (zh) 基于mbse的联锁功能缺陷分析的方法及装置、联锁系统
CN113221096A (zh) 一种在混沌工程中随机事件相关性分析方法及系统
CN111398703B (zh) 电压模数转换器的自动化测试方法、装置及存储介质
CN111240883B (zh) 基于有限状态机的系统诊断方法、装置、设备及存储介质
CN111309584B (zh) 数据处理方法、装置、电子设备及存储介质
CN105630625A (zh) 检测数据副本之间的一致性的方法和装置
CN106383751B (zh) 一种改进的随机存取内存自检方法
CN109254898B (zh) 一种软件模块执行顺序监视方法及监视系统
CN111124809A (zh) 一种服务器传感器系统的测试方法及装置
CN111382052A (zh) 代码质量评价方法、装置及电子设备
US11836057B2 (en) Fault location in a redundant acquisition system
CN111352754B (zh) 一种数据存储检错纠错方法及数据存储装置
CN112799911A (zh) 一种节点健康状态检测方法、装置、设备及存储介质
CN106354635A (zh) 一种嵌入式设备的程序代码段自检方法及装置
CN111752600A (zh) 代码异常检测方法、装置、计算机设备及存储介质
CN114614969B (zh) 信息物理系统中攻击类型的判断与应对的方法、电子设备及存储介质
CN113467984B (zh) 飞机系统故障诊断方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant