CN107765782A - 机箱装置 - Google Patents

机箱装置 Download PDF

Info

Publication number
CN107765782A
CN107765782A CN201610708290.4A CN201610708290A CN107765782A CN 107765782 A CN107765782 A CN 107765782A CN 201610708290 A CN201610708290 A CN 201610708290A CN 107765782 A CN107765782 A CN 107765782A
Authority
CN
China
Prior art keywords
random access
access memory
output system
control unit
basic input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610708290.4A
Other languages
English (en)
Inventor
魏光群
廖原樟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Shencloud Technology Co Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CN201610708290.4A priority Critical patent/CN107765782A/zh
Publication of CN107765782A publication Critical patent/CN107765782A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供一种机箱装置,包含一具有识别码及位址资料的服务器;一机箱管理器包括一处理单元,一储存有多个基本输入输出系统(Basic Input Output System,BIOS)版本的储存单元,及一第一随机存取存储器;及一传输单元。每一服务器包含一第二随机存取存储器,并回应一开机信号读取该第二随机存取存储器的该对应位址资料,并经由对应的一传输控制单元、一传输通道与该传输单元,读取映射至该第一随机存取存储器的一存储器区块,以获得该等基本输入输出系统版本中一对应的基本输入输出系统版本,并且执行一开机程序。

Description

机箱装置
技术领域
本发明是有关于一种装置,特别是指一种机箱装置。
背景技术
现有技术中的机箱装置(Chassis Device)包含若干台服务器,且每一服务器包括一处理单元、一芯片组、一随机存取存储器(RAM)及一只读存储器(ROM)。该处理单元电连接该芯片组及该随机存取存储器,该芯片组具有一串列外围界面(Serial PeripheralInterface,SPI)以电连接该只读存储器。该只读存储器储存一预设基本输入输出系统(Basic Input Output System,BIOS)版本。于每一服务器中,当每一服务器进行开机时,储存在该只读存储器中的该预设BIOS版本会映射至该随机存取存储器中,使得该处理单元在读取该随机存取存储器时,取得该预设BIOS版本来执行一开机程序。例如,该处理单元会根据该预设BIOS版本进行硬件周边的侦测与开机自我检测(Power On Self Test,POST)等程序。
然而,对于此现有技术的机箱装置而言,由于该预设BIOS版本是储存在每一服务器的该只读存储器中,因此当该只读存储器损坏或是当进行更新该只读存储器中所储存的BIOS版本的过程中,发生因更新不适当而中止更新的情况时,将导致对应该只读存储器的该服务器无法开机的窘境。此外,由于该只读存储器是装设于对应的该服务器内部,因此该只读存储器的维修及更换会相当不便。
发明内容
因此,本发明的目的,即在提供一种可使至少一服务器正常开机且具有一易于维修及更换的储存单元的机箱装置。
于是,本发明机箱装置包含一传输通道、一机箱管理器、一传输单元、至少一本地服务器及至少一传输控制单元。
该机箱管理器包括一第一处理单元、一储存单元及一第一随机存取存储器。
该储存单元电连接该第一处理单元,且储存有多个分别对应于多个不同位址资料的基本输入输出系统版本。该第一随机存取存储器电连接该第一处理单元。该传输单元利用一第一传输界面电连接该第一处理单元,及利用一第二传输界面电连接该传输通道。
该至少一传输控制单元利用该第二传输界面电连接该传输通道。该至少一本地服务器分别对应于该至少一传输控制单元,每一本地服务器包括一第二随机存取存储器及一第二处理单元。
该第二随机存取存储器储存一对应识别码及该等位址资料中的一对应位址资料。该第二处理单元电连接该第二随机存取存储器,并利用该第一传输界面电连接对应的该传输控制单元以接收一开机信号。
其中,于每一本地服务器中,当每一本地服务器接收到该开机信号时,该第二处理单元回应于该开机信号读取该第二随机存取存储器的该对应位址资料,并经由对应的该传输控制单元、该传输通道与该传输单元,读取映射至该第一随机存取存储器的一存储器区块,以获得该等基本输入输出系统版本中一对应的基本输入输出系统版本,并且执行一开机程序。
本发明至少具有以下的功效:藉由该机箱管理器的该储存单元储存该等BIOS版本,再藉由本地服务器在开机时利用随机存储器之间的映射,除了能避免习知本地服务器因其内部BIOS版本更新不适当而中止更新时导致无法开机,更能提收BIOS版本的更新与维护的便利性。
【附图说明】
图1是一方块图,说明本发明机箱装置的第一实施例;及
图2是一方块图,说明本发明机箱装置的第二实施例。
【具体实施方式】
在本发明被详细描述之前,应当注意在以下的说明内容中,类似的元件是以相同的编号来表示。
<第一实施例>
参阅图1,本发明机箱装置的第一实施例包含一传输通道1、一机箱管理器(ChassisManager)2、一传输单元3、二个本地服务器4、二个传输控制单元5。需注意的是,该传输通道1支援一低针脚数总线(Low Pin Count Bus,LPCB)的协定,且该等传输控制单元5的数量与该等本地服务器4的数量相同。在其他实施例中,该等本地服务器4及该等传输控制单元5的数量亦可为三个以上,且该机箱装置亦可仅包含一个本地服务器4及一个传输控制单元5。
更具体来说,该机箱装置是一个服务器机柜(Server Rack),每一本地服务器4是该服务器机柜的一个节点(Node)。该等本地服务器4及该机箱管理器2是分别设置在该服务器机柜的三个机板上,再分别插设在该服务器机柜的一背板上,且该传输通道1也是设置在该背板上。特别值得一提的是:该传输单元3与该机箱管理器2是设置在相同的该机板上,该等传输控制单元5分别与对应的该等本地服务器4设置在相同的该机板上,但不限于此,该传输单元3及该等传输控制单元5也可皆设置在该背板上。
该机箱管理器2包括一第一处理单元21、一储存单元22、一第一随机存取存储器23及一通讯模块24。在此实施例中,该机箱管理器2为,例如,一服务器。
该储存单元22电连接该第一处理单元21,且储存有多个分别对应于多个不同位址资料的基本输入输出系统(Basic Input Output System,BIOS)版本。该第一随机存取存储器23电连接该第一处理单元21。该通讯模块24适于经由一通讯网路60连接一远端服务器6。该远端服务器6用以产生一开机信号,并将该开机信号经由该通讯网路60传送至该通讯模块24,且该远端服务器6可更新储存在该储存单元22中的该等BIOS版本。在此实施例中,该储存单元22包括一快闪随身碟,且该通讯网路60是一乙太网络(Ethernet),但不限于此。
该传输单元3利用一第一传输界面电连接该第一处理单元21,及利用一第二传输界面电连接该传输通道1。在此实施例中,该等第一传输界面及第二传输界面中的每一者为一低针脚数总线界面(Low Pin Count Bus Interface,LPCBI)。在其他实施例中,该第二传输界面可支援一快速外围组件互连 (Peripheral Component Interconnect Express,PCIE)的协定,但不限于此。
每一本地服务器4经由该通讯模块24、该第一处理单元21、该传输单元3、该传输通道1及对应的该传输控制单元5接收来自该远端服务器6的该开机信号,且具有一对应识别码及该等位址资料中的一对应位址资料,并包括一第二随机存取存储器41及一第二处理单元42。
于该等本地服务器4的每一者中,该第二随机存取存储器41储存该对应识别码及该对应位址资料,该对应识别码为该第二随机存取存储器41的一存取位址,该对应位址资料用以供该第二处理单元42获得该等BIOS版本中的一对应的BIOS版本。该第二处理单元42电连接该第二随机存取存储器41,且利用该第一传输界面电连接对应的该传输控制单元5。该第二处理单元42在接收到该开机信号时,其回应于该开机信号读取该第二随机存取存储器41的该对应识别码及该对应位址资料,并产生一包含该对应识别码与该对应位址资料的BIOS请求,且将该BIOS请求至少经由对应的该传输控制单元5、该传输通道1与该传输单元3传送至该机箱管理器2的该第一处理单元21。在此实施例中,该第二处理单元42包括一处理器421及一芯片组422,该芯片组422为一南桥芯片组或一平台路径控制器(PlatformController Hub,PCH)。
该等传输控制单元5分别对应于该等本地服务器4。该等传输控制单元5中的每一者接收来自该远端服务器6的该开机信号,并将该开机信号传输至该等本地服务器4中的一对应者。为方便说明起见,定义该等本地服务器4及该等传输控制单元5中邻近该机箱管理器2之一者分别为第一个本地服务器4及第一个传输控制单元5,定义该等本地服务器4及该等传输控制单元5中远离该机箱管理器2的另一者分别为第二个本地服务器4及第二个传输控制单元5。该第一个传输控制单元5利用该第一传输界面电连接该第一个本地服务器4及利用该第二传输界面电连接该传输通道1。该第二个传输控制单元5利用该第一传输界面电连接该第二个本地服务器4及利用该第二传输界面电连接该传输通道1。在此实施例中,该等传输控制单元5的每一者例如包括一场效可程序逻辑闸阵列(Field Programmable GateArray,FPGA)或一特殊应用集成电路(Application-Specific Integrated Circuit,ASIC)的方式实现。
详细来说,该第一个传输控制单元5具有一输出一开机目标设定信号的第一通用型输入输出(General Purpose Input and Output,GPIO)接脚及一输出一电源信号的第二GPIO接脚。该第一个本地服务器4的该芯片组422具有一电连接该第一GPIO接脚以接收该开机目标设定信号(BIOS BOOT STRAP)的第一输入接脚,及一电连接该第二GPIO接脚以接收该电源信号(Power Button)的第二输入接脚。该开机目标设定信号被用来决定该第一个本地服务器4进行开机时,该处理器421所读取的该第二随机存取存储器41是映射至该第一随机存取存储器23还是另一个以串列外围界面(SPI)电连接该芯片组422的只读存储器(ROM)(图未示,即先前技术的方法)。当该第一个传输控制单元5根据该开机信号使该开机目标设定信号及该电源信号皆具有一低逻辑准位(即,逻辑准位为0)时,该第一个本地服务器4藉由该LPCBI进行开机。当该第一个传输控制单元5根据该开机信号使该开机目标设定信号及该电源信号具有一高逻辑准位(即,逻辑准位为1)时,该第一个本地服务器4藉由该SPI总线界面读取该第二随机存取存储器41映射至该只读存储器(ROM)所储存的BIOS版本以进行开机。换句话说,该开机目标设定信号用来决定是以习知的SPI界面或本案的LPCBI界面所分别映射至不同存储器来执行开机,而该电源信号的逻辑值的变化相当于服务器的一电源键被按下而将该本地服务器开机。需注意的是,该第二个传输控制单元5与该第二个本地服务器4的该芯片组422之间的连接及操作关系和该第一个传输控制单元5与该第一个本地服务器4的该芯片组422之间的连接及操作关系相同,故于此不赘述。
以下说明本发明的机箱装置如何执行一开机程序。由于该第一个本地服务器4及该第一个传输控制单元5所执行的该开机程序与该第二个本地服务器4及该第二个传输控制单元5所执行的该开机程序相同,故以下仅举该第一个本地服务器4及该第一个传输控制单元5为例说明本发明的机箱装置的该开机程序。
操作时,当该远端服务器6所送出的该开机信号是使该第一个本地服务器4根据该储存单元22中所储存的该等BIOS版本进行开机时,该第一传输界面必须为该LPCBI。于此情况下,该远端服务器6会先将该开机信号经由该通讯网路60传送至该通讯模块24,其中,该开机信号包括一用以指定开起哪台本地服务器4的服务器指定码(以下举开起该第一个本地服务器4为例做说明,但不限于此)。接着,该通讯模块24将该开机信号传送至该第一处理单元21。当该第一处理单元21接收到该开机信号后,该第一处理单元21便将该开机信号经由该传输单元3及该传输通道1传送至每一传输控制单元5,并控制与该服务器指定码相对应的该第一个本地服务器4所对应的该第一个传输控制单元5根据该开机信号,使该开机目标设定信号及该电源信号具有一低逻辑准位(即,该等第一及第二GPIO接脚的电位皆为低电位),同时该第一个传输控制单元5将该开机信号传送至该第一个本地服务器4的该第二处理单元42的该芯片组422。当该芯片组422接收到该开机信号,且该第一个本地服务器4的该第二处理单元42的该处理器421回应于该开机信号产生该BIOS请求时,该处理器421将该BIOS请求经由该芯片组422、该第一个传输控制单元5、该传输通道1与该传输单元3传送至该机箱管理器2的该第一处理单元21,且该第一处理单元21接收到该BIOS请求后,该第一处理单元21根据该BIOS请求中的该对应位址资料,自该储存单元22所储存的该等BIOS版本中选取该对应的BIOS版本,并根据该BIOS请求中的该对应识别码,将该对应的BIOS版本储存在该第一随机存取存储器23的一对应该对应识别码的存储器区块。接着,当该芯片组422接收到该开机信号,该处理器421产生该BIOS请求后且要读取该第二随机存取存储器41来执行该开机程序时,该处理器421会对应读取至该第一随机存取存储器23中的该存储器区块(即,该第一随机存取存储器23的该存储器区块所储存的该对应的BIOS版本会映射至该第二随机存取存储器41)来执行该开机程序。详细来说,该处理器421会根据该BIOS请求中的该对应识别码经由该芯片组422、该第一个传输控制单元5、该传输通道1与该传输单元3,对该第一随机存取存储器23中的该存储器区块的该对应的BIOS版本作读取,以便该第一个本地服务器4中的该第二处理单元42的该处理器421根据该第一随机存取存储器23中的该对应的BIOS版本来执行该开机程序。
需注意的是,在其他实施例中,该远端服务器6所发出的该开机信号也可控制该第一个传输控制单元5使该开机目标设定信号及该电源信号具有一高逻辑准位(即,该等第一及第二GPIO接脚的电位皆为高电位),使得该本地服务器4藉由该SPI总线界面将该只读存储器(ROM)所储存的BIOS版本映射至该第二随机存取存储器41以进行开机。
此外,在其他实施例中,该第一个传输控制单元5可用软件模拟低针脚数 (LowPin Count,LPC)的存储器,并储存该第一个本地服务器4开机时所需的该对应的BIOS版本。因此,当该第一个本地服务器4的该芯片组422接收到该开机信号时,该第一个本地服务器4的该处理器421回应于该开机信号产生该BIOS请求,并将该BIOS请求经由该第一个本地服务器4的该芯片组422及该第一传输界面(即,该LPCBI)传送至该第一个传输控制单元5,以致该第一个传输控制单元5回应于该BIOS请求,将其所暂存的该对应的BIOS版本经由该第一传输界面与该第一个本地服务器4的该芯片组422传送至该第一个本地服务器4中的该处理器421,使得该第一个本地服务器4中的该处理器421根据来自该第一个传输控制单元5的该对应的BIOS版本执行该开机程序。需注意的是,该第二个传输控制单元5与该第二个本地服务器4之间的该开机程序和该第一个传输控制单元5与该第一个本地服务器4之间的该开机程序相同,故于此不赘述。
<第二实施例>
参阅图2,本发明机箱装置的第二实施例与第一实施例相似,二者不同之处在于:此第二实施例省略了第一实施例中的该通讯模块24、该通讯网路60及该远端服务器6,且该开机信号是来自该机箱装置本身的一电源钮(图未示),但不限于此。
应注意的是,第二实施例的其他组件的操作情形与第一实施例相似,于此不再赘述。
综上所述,由于本发明机箱装置可由该远端服务器6来进行远端开机,且该远端服务器6可更新该机箱管理器2的该储存单元22中所储存的该等BIOS版本,藉此可避免习知服务器因其内部BIOS版本更新不适当而中止更新时导致无法开机的情形发生。此外,该储存单元22为一快闪随身碟且其并非装设于该本地服务器4内相较于习知装设于该服务器内部的该储存单元,具有易于维修及更换的优点,故确实能达成本发明的目的。
惟以上所述者,仅为本发明的实施例而已,当不能以此限定本发明实施的范围,凡是依本发明申请专利范围及专利说明书内容所作的简单的等效变化与修饰,皆仍属本发明专利涵盖的范围内。

Claims (7)

1.一种机箱装置,其特征在于,包含:
一传输通道;
一机箱管理器,包括
一第一处理单元,
一储存单元,电连接该第一处理单元,且储存有多个分别对应于多个不同位址资料的基本输入输出系统版本,及
一第一随机存取存储器,电连接该第一处理单元;
一传输单元,利用一第一传输界面电连接该第一处理单元,及利用一第二传输界面电连接该传输通道;
至少一传输控制单元,每一传输控制单元利用该第二传输界面电连接该传输通道;及
至少一本地服务器,分别对应于该至少一传输控制单元,每一本地服务器包括
一第二随机存取存储器,储存一对应识别码及该等位址资料中的一对应位址资料,及
一第二处理单元,电连接该第二随机存取存储器,并利用该第一传输界面电连接对应的该传输控制单元以接收一开机信号;
其中,于每一本地服务器中,当每一本地服务器接收到该开机信号时,该第二处理单元回应于该开机信号读取该第二随机存取存储器的该对应位址资料,并经由对应的该传输控制单元、该传输通道与该传输单元,读取映射至该第一随机存取存储器的一存储器区块,以获得该等基本输入输出系统版本中一对应的基本输入输出系统版本,并且执行一开机程序。
2.根据权利要求1所述的机箱装置,其特征在于:
该第二处理单元还回应于该开机信号读取该第二随机存取存储器的该对应识别码,并产生一包括该对应识别码与该对应位址资料的基本输入输出系统请求,且将该基本输入输出系统请求至少经由对应的该传输控制单元、该传输通道与该传输单元传送至该机箱管理器的该第一处理单元;
当该第一处理单元接收到该基本输入输出系统请求时,该第一处理单元根据该基本输入输出系统请求中的该对应位址资料,自该储存单元所储存的该等基本输入输出系统版本中选取该对应的基本输入输出系统版本,并根据该基本输入输出系统请求中的该对应识别码,将该对应的基本输入输出系统版本储存在该第一随机存取存储器中对应该识别码的该存储器区块;及
当该第二处理单元要读取映射至该第一随机存取存储器时,该第二处理单元根据该基本输入输出系统请求中的该对应识别码经由对应的该传输控制单元、该传输通道与该传输单元,对该第一随机存取存储器中的该存储器区块的该对应的基本输入输出系统版本作读取。
3.根据权利要求1所述的机箱装置,其特征在于,该机箱管理器还包括一通讯模块,该通讯模块适于经由一通讯网路连接一远端服务器,该远端服务器可更新储存在该储存单元中的该等基本输入输出系统版本。
4.根据权利要求3所述的机箱装置,其特征在于,该开机信号是由该远端服务器所产生并至少经由该通讯网路、该机箱管理器、该传输单元、该传输通道传送至每一传输控制单元。
5.根据权利要求1所述的机箱装置,其特征在于,该开机信号来自该机箱装置本身的一电源钮。
6.根据权利要求1所述的机箱装置,其特征在于,该等第一传输界面及第二传输界面中的每一者为一低针脚数总线界面。
7.根据权利要求6所述的机箱装置,其特征在于,
每一传输控制单元包含一输出一开机目标设定信号的第一通用型输入输出接脚及一输出一电源信号的第二GPIO接脚;
每一本地服务器的该第二处理单元包含一电连接该第一通用型输入输出接脚以接收该开机目标设定信号的第一输入接脚,及一电连接该第二通用型输入输出接脚以接收该电源信号的第二输入接脚;及
该开机目标设定信号被用来决定该本地服务器进行开机时,所读取的该第二随机存取存储器是映射至该第一随机存取存储器还是另一个以串列外围界面电连接该第二处理单元的只读存储器。
CN201610708290.4A 2016-08-23 2016-08-23 机箱装置 Pending CN107765782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610708290.4A CN107765782A (zh) 2016-08-23 2016-08-23 机箱装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610708290.4A CN107765782A (zh) 2016-08-23 2016-08-23 机箱装置

Publications (1)

Publication Number Publication Date
CN107765782A true CN107765782A (zh) 2018-03-06

Family

ID=61264745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610708290.4A Pending CN107765782A (zh) 2016-08-23 2016-08-23 机箱装置

Country Status (1)

Country Link
CN (1) CN107765782A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389705A (zh) * 2018-04-16 2019-10-29 环达电脑(上海)有限公司 计算机装置、服务器装置及其混合存储器单元的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582034A (zh) * 2008-05-14 2009-11-18 英业达股份有限公司 分享基本输入输出系统的伺服装置及其方法
CN101751268A (zh) * 2008-12-12 2010-06-23 群联电子股份有限公司 主板、储存装置及其控制器与开机方法
CN103150279B (zh) * 2013-04-02 2015-05-06 无锡江南计算技术研究所 一种主机与基板管理控制器共享设备的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582034A (zh) * 2008-05-14 2009-11-18 英业达股份有限公司 分享基本输入输出系统的伺服装置及其方法
CN101751268A (zh) * 2008-12-12 2010-06-23 群联电子股份有限公司 主板、储存装置及其控制器与开机方法
CN103150279B (zh) * 2013-04-02 2015-05-06 无锡江南计算技术研究所 一种主机与基板管理控制器共享设备的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389705A (zh) * 2018-04-16 2019-10-29 环达电脑(上海)有限公司 计算机装置、服务器装置及其混合存储器单元的控制方法
CN110389705B (zh) * 2018-04-16 2023-03-17 环达电脑(上海)有限公司 计算机装置、服务器装置及其混合存储器单元的控制方法

Similar Documents

Publication Publication Date Title
US8640118B2 (en) Managing firmware on a system board
US10162646B2 (en) System for programmably configuring a motherboard
US20200076703A1 (en) Iot cloud to cloud architecture
CN109814910A (zh) 自动化灰度发布方法、装置、计算机系统及存储介质
CN107463456A (zh) 一种提升双网卡ncsi管理系统切换效率的系统及方法
CN102081568B (zh) 多主机板服务器系统
WO2019079112A1 (en) SINGLE CONNECTION FOR IOT DEVICES
US8397053B2 (en) Multi-motherboard server system
JP6884844B2 (ja) オフボードフラッシュメモリ
CN104899063B (zh) 一种服务器管理系统及启动方法
US20200218811A1 (en) Full server recovery architecture for cloud bare metal instances
CN105912488B (zh) 计算机装置及其控制方法
CN109587331A (zh) 云手机故障自动修复的方法与系统
CN110618918A (zh) Pch下硬盘状态灯的控制方法、控制装置及控制设备
CN110399217A (zh) 一种内存资源分配方法、装置及设备
CN114153782B (zh) 数据处理系统、方法和存储介质
CN100466558C (zh) 实现对pos系统进行税控数据监控的方法
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
CN107807840A (zh) 一种应用于虚拟机网络的设备直通方法以及装置
CN112231251B (zh) 板卡槽位识别方法、装置、通信设备及可读存储介质
CN107765782A (zh) 机箱装置
CN106709051A (zh) 一种比对信息展示的方法、设备及系统
CN115454896A (zh) 基于smbus的ssd mctp控制消息验证方法、装置、计算机设备及存储介质
CN104243563B (zh) 一种面向aws平台的并行系统快速部署方法
CN113325940A (zh) 智能设备的功耗管控方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180306

WD01 Invention patent application deemed withdrawn after publication