CN107749750A - 一种隔离型延时电路 - Google Patents
一种隔离型延时电路 Download PDFInfo
- Publication number
- CN107749750A CN107749750A CN201711169643.9A CN201711169643A CN107749750A CN 107749750 A CN107749750 A CN 107749750A CN 201711169643 A CN201711169643 A CN 201711169643A CN 107749750 A CN107749750 A CN 107749750A
- Authority
- CN
- China
- Prior art keywords
- switch element
- isolation
- module
- resistance
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Networks Using Active Elements (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及一种隔离型延时电路,具有隔离模块1、延时模块2、输出模块3,其三者依次顺序连接。大电压输入信号Vin输入至隔离模块1,隔离模块1将经过隔离的信号Vg输入至延时模块2,延时模块2将经过延时了的信号Vd输入至输出模块3以输出所需的延迟信号Vout。本发明通过利用晶体管的电流放大能力,即可实现使用较小的电容和电阻达到较长的延时;并且其抗干扰能力强,强弱电之间的隔离性能很好,以及对电压性噪声能有效地抑制。
Description
技术领域
本发明属于电子电路领域,尤其涉及延时电路领域。
背景技术
延时电路是电路的表现形式的叫法,电路模式叫单稳态电路。以555定期为中心的延时电路多而常见,它电路结构简单,外围元件少,工作稳定。现有技术中一般采用电容延时,就是RC延时,利用电容的充放电调节RC时间常数来完成,一般要配合另外的一个触发电路来达到延时控制,实际上555延时电路就是用的RC充放电。
目前,在集成电路实现长时间的延时采用两种方案,一种是用RC延时电路,另一种是用恒流源为电容充放电。RC延时电路,一般利用电容上电压随充电时间的变化,当电压达到阈值时,输出延时后的信号。但是这种RC电路结构产生的延时时间随温度变化较大,并且需要较大的电容和电阻才能实现较长时间的延时,且精度不高,无法抗高压、抗干扰,并增加了硬件成本。
发明内容
本发明的目的在于针对现有技术的不足,提供一种具有耐高压、抗干扰的隔离型延时电路。
本发明为实现上述目的采用的技术方案是:
提供一种隔离型延时电路,其包括:隔离模块、延时模块、输出模块;其中电压输入信号Vin输入至所述隔离模块,所述隔离模块将经过隔离的信号Vg输入至所述延时模块,所述延时模块将经过延时了的信号Vd输入至所述输出模块以输出所需的延迟信号Vout。
其中所述隔离模块具体为一光耦隔离电路,所述光耦隔离电路具体结构为:所述电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极,所述发光二极管的负极通过电阻R1接地;所述光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源,所述电阻R2与所述5V电压源之间连接三极管Q2的集电极,所述三极管Q1的集电极还连接所述三极管Q2的基极,所述三极管Q1的基极连接电阻R3并接地,所述三极管Q1的基极还连接电阻R4的一端,所述三极管Q1的发射极接地,电容C1并联在所述电阻R4两端,所述电阻R4的另一端连接电阻R5并接地,所述电阻R4的另一端还连接所述三极管Q2的发射极并且输出所述经过隔离的信号Vg。
其中所述延时模块具体结构为:包括可控开关S、电容元件C2、开关元件Q3、开关元件Q4、开关元件Q5和触发器;其中,所述经过隔离的信号Vg同时输入至所述开关元件Q4的第一端和第二端以及所述开关元件Q5的第二端,所述开关元件Q4的第三端接地,所述开关元件Q5的第三端接地,所述开关元件Q5的第一端接所述开关元件Q3的第三端,所述开关元件Q3的第一端接直流电源,所述开关元件Q3的第二端同时接所述电容元件C2的第二端、所述可控开关S的第二端以及所述触发器的输入端,所述可控开关S的第一端接直流电源,所述电容元件C2的第一端接直流电源,所述触发器的电源端接直流电源,所述触发器的接地端接地,所述触发器的输出端作为所述延时电路的输出端。
其中所述开关元件Q3具体为N型三极管,其中其第一端为集电极,第二端为基极,第三端为发射极。
其中所述开关元件Q4具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
其中所述开关元件Q5具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
本发明的有益效果是:不需要较大电容和电阻,利用晶体管的电流放大能力,以及在高压区域进行隔离,即可实现具有耐高压、抗干扰的隔离型长延时电路。
附图说明
图1为本发明的隔离型延时电路结构示意图;
图2为本发明的隔离型延时电路中隔离模块的具体结构示意图;
图3为本发明的隔离型延时电路整个电路具体结构示意图;
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1:
本发明实施例1提供的隔离型延时电路结构示意图如图1所示,其包括:隔离模块1、延时模块2、输出模块3,其三者依次顺序连接。大电压输入信号Vin输入至隔离模块1,隔离模块1将经过隔离的信号Vg输入至延时模块2,延时模块2将经过延时了的信号Vd输入至输出模块3以输出所需的延迟信号Vout。
其中,图2示出了本发明实施例1中的隔离模块的具体结构示意图,其中该隔离模块具体为一光耦隔离电路,其具体结构为:大电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极,其负极通过电阻R1接地;光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源,电阻R2与5V电压源之间连接三极管Q2的集电极,三极管Q1的集电极还连接三极管Q2的基极,三极管Q1的基极连接电阻R3并接地,三极管Q1的基极还连接电阻R4的一端,三极管Q1的发射极接地,电容C1并联在电阻R4两端,电阻R4的另一端连接电阻R5并接地,电阻R4的另一端还连接三极管Q2的发射极并且输出经过隔离的信号Vg。上述隔离模块通过增加光敏基极正反馈来提高光耦的开关速度。
其中,图3示出了本发明实施例1中的隔离型延时电路的具体的电路结构示意图,其中输出模块为一触发器,所述延时电路具体包括:可控开关S、电容元件C2、开关元件Q3、开关元件Q4、开关元件Q5和触发器;其中,经过隔离的信号Vg同时输入至所述开关元件Q4的第一端和第二端以及所述开关元件Q5的第二端,所述开关元件Q4的第三端接地,所述开关元件Q5的第三端接地,所述开关元件Q5的第一端接所述开关元件Q3的第三端,所述开关元件Q3的第一端接直流电源,所述开关元件Q3的第二端同时接所述电容元件C2的第二端、所述可控开关S的第二端以及所述触发器的输入端,所述可控开关S的第一端接直流电源,所述电容元件C2的第一端接直流电源,所述触发器的电源端接直流电源,所述触发器的接地端接地,所述触发器的输出端作为所述延时电路的输出端。
其中,开关元件Q3具体为N型三极管,其中其第一端为集电极,第二端为基极,第三端为发射极。
开关元件Q4具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
开关元件Q5具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
其中,本领域技术人员对其中开关器件进行选择转换,比如选择开关器件为P沟道MOS管或P型三极管,其连接方式只是进行相对应的转换,并没有实质性的变化。
因此,通过利用晶体管的电流放大能力,即可实现使用较小的电容和电阻达到较长的延时;并且其抗干扰能力强,强弱电之间的隔离性能很好,另外,光耦属电流型器件,对电压性噪声能有效地抑制。
上述实施例只是为了说明本发明的技术构思及特点,其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所作出的等效的变化或修饰,都应涵盖在本发明的保护范围内。
Claims (6)
1.一种隔离型延时电路,其特征在于,其包括:隔离模块、延时模块、输出模块;其中电压输入信号Vin输入至所述隔离模块,所述隔离模块将经过隔离的信号Vg输入至所述延时模块,所述延时模块将经过延时了的信号Vd输入至所述输出模块以输出所需的延迟信号Vout。
2.根据权利要求1所述的隔离型延时电路,其特征在于,其中所述隔离模块具体为一光耦隔离电路,所述光耦隔离电路具体结构为:所述电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极,所述发光二极管的负极通过电阻R1接地;所述光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源,所述电阻R2与所述5V电压源之间连接三极管Q2的集电极,所述三极管Q1的集电极还连接所述三极管Q2的基极,所述三极管Q1的基极连接电阻R3并接地,所述三极管Q1的基极还连接电阻R4的一端,所述三极管Q1的发射极接地,电容C1并联在所述电阻R4两端,所述电阻R4的另一端连接电阻R5并接地,所述电阻R4的另一端还连接所述三极管Q2的发射极并且输出所述经过隔离的信号Vg。
3.根据权利要求1所述的隔离型延时电路,其特征在于,其中所述延时模块具体结构为:包括可控开关S、电容元件C2、开关元件Q3、开关元件Q4、开关元件Q5和触发器;其中,所述经过隔离的信号Vg同时输入至所述开关元件Q4的第一端和第二端以及所述开关元件Q5的第二端,所述开关元件Q4的第三端接地,所述开关元件Q5的第三端接地,所述开关元件Q5的第一端接所述开关元件Q3的第三端,所述开关元件Q3的第一端接直流电源,所述开关元件Q3的第二端同时接所述电容元件C2的第二端、所述可控开关S的第二端以及所述触发器的输入端,所述可控开关S的第一端接直流电源,所述电容元件C2的第一端接直流电源,所述触发器的电源端接直流电源,所述触发器的接地端接地,所述触发器的输出端作为所述延时电路的输出端。
4.根据权利要求3所述的隔离型延时电路,其特征在于,所述开关元件Q3具体为N型三极管,其中其第一端为集电极,第二端为基极,第三端为发射极。
5.根据权利要求4所述的隔离型延时电路,其特征在于,所述开关元件Q4具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
6.根据权利要求5所述的隔离型延时电路,其特征在于,所述开关元件Q5具体为N沟道MOS管,其中其第一端为漏极,第二端为栅极,第三端为源极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711169643.9A CN107749750A (zh) | 2017-11-22 | 2017-11-22 | 一种隔离型延时电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711169643.9A CN107749750A (zh) | 2017-11-22 | 2017-11-22 | 一种隔离型延时电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107749750A true CN107749750A (zh) | 2018-03-02 |
Family
ID=61251648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711169643.9A Pending CN107749750A (zh) | 2017-11-22 | 2017-11-22 | 一种隔离型延时电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107749750A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102811041A (zh) * | 2012-07-13 | 2012-12-05 | 电子科技大学 | 一种长延时电路 |
CN105845505A (zh) * | 2016-06-14 | 2016-08-10 | 珠海英搏尔电气股份有限公司 | 电动车电气部件总成、继电器开关电路及其控制方法 |
-
2017
- 2017-11-22 CN CN201711169643.9A patent/CN107749750A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102811041A (zh) * | 2012-07-13 | 2012-12-05 | 电子科技大学 | 一种长延时电路 |
CN105845505A (zh) * | 2016-06-14 | 2016-08-10 | 珠海英搏尔电气股份有限公司 | 电动车电气部件总成、继电器开关电路及其控制方法 |
Non-Patent Citations (1)
Title |
---|
田德恒: "数字信号光耦合器应用电路设计", 《电子测试》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103825436B (zh) | 一种高速大电流的功率场效应管驱动电路 | |
CN104079158A (zh) | 一种超低静态功耗的电源启控电路 | |
CN204103466U (zh) | 一种mos管型太阳能充电保护电路 | |
CN104811174A (zh) | 可调节功率开关管开关速度的功率开关管驱动电路 | |
CN204305425U (zh) | 无变压器的恒流电源电路 | |
CN106130525A (zh) | 单向导通电路和用该电路制成的配电线路故障定位装置 | |
CN107749750A (zh) | 一种隔离型延时电路 | |
CN203658414U (zh) | 电池模拟电路 | |
CN207265996U (zh) | 一种脉冲大电流点火开关电路 | |
CN206743111U (zh) | 具自供电控制机制的电源转换器 | |
CN206742153U (zh) | 一种可控延时重启电路 | |
CN206564463U (zh) | 一种消火花电路及含有该电路的小家电设备 | |
CN108900081A (zh) | 一种控制负压输出的电路 | |
CN208862634U (zh) | 一种电源切换供电电路 | |
CN208739028U (zh) | 一种控制负压输出的电路 | |
CN203522680U (zh) | 延时电路 | |
CN208738139U (zh) | 一种继电器控制电路及继电器控制装置 | |
CN207339633U (zh) | 一种改进的功率开关管的驱动电路 | |
CN206283485U (zh) | 一种简易sicmos驱动电路 | |
CN201918909U (zh) | 电除尘用的三相高压电源 | |
CN105227166A (zh) | 一种mos管背栅电压控制电路 | |
CN204615787U (zh) | 一种0~28v阶跃电压发生器 | |
CN207744194U (zh) | 一种led防冲击电路 | |
CN204807617U (zh) | 峰值检测电路 | |
CN219875094U (zh) | 防反接保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180302 |
|
RJ01 | Rejection of invention patent application after publication |