CN107743048A - 一种应用于去除otdr噪声的信号处理系统 - Google Patents

Abstract

本发明涉及一种应用于去除OTDR噪声的信号处理系统，包括：模数转换器、激光器及驱动单元、序列累加器、预处理计数器、脉冲发生器、双端口存储器、自适应滤波器、事件判决器、预处理数据判决器。所述自适应滤波器，从所述双端口存储器的只读端口读取预处理数据，采用小波变换的自适应滤波方法对所读取的预处理数据进行噪声处理；所述事件判决器，对所述自适应滤波器输出的滤波后的数据进行事件判决；所述预处理数据判决器，根据m组预处理数据经过所述事件判决器后的差异性判决m组预处理数据中的某组是否为正确数据或高信噪比数据。

Description

一种应用于去除OTDR噪声的信号处理系统

技术领域

本发明涉及一种信号处理系统，具体涉及一种应用于OTDR的去除噪声的信号处理系统，尤其适用于去除OTDR的非平稳噪声。

背景技术

常规的，光时域反射仪(OTDR)装置的构成如图1所示，OTDR工作过程的经典描述如下：每次测试时，微处理器向脉冲发生器发出命令，脉冲发生器发出电脉冲，激光器受电脉冲的控制产生宽度很窄的光脉冲，光脉冲经过光纤耦合器注入被测光纤，光脉冲在光纤中传播，沿光纤各点来的后向散射光返回到光纤的注入端，再通过光纤耦合器反射到光接收器。光接收器的作用与激光器相反，它是把光信号转化成模拟电信号，该信号经过放大后传送给A/D，经A/D采样转化成数字信号后由微处理器读入，微处理器把读入的信号经过数字滤波、平均和其它方法处理后输出给液晶显示器，就可以观察和记录所测的结果。而且故障点的位置、光纤接头或损耗点位置、光纤长度等物理量由对读入波形的计算获得。

从上述过程可知，任意时刻沿光纤各点来的后向散射光的累计经过耦合器后为光接收器在该时刻的功率，其主要成分为对应光纤链路某确定位置对脉冲对应散射效应的反映，为获得更远距离光纤的测量能力，要求接收电路的灵敏度更高，以获得更大的动态范围。OTDR的动态范围定义为初始背向散射光信号能量与下降到特定噪声级别的电平之差，用dB表示。高灵敏度的接收电路更容易收到各类型噪声的干扰，对于平稳噪声源，采用常规的滤波器例如FIR、小波变换等方法可以比较好的予以抑制，但是对于OTDR的应用，噪声有其特殊之处，为能提高信噪比，一般采用发送光脉冲多次，并将返回光信号序列累计多次，计算算术平均的方法来获得信噪比更高的波形，再进行滤波或事件提取计算类应用。而且常规的，每次测量耗时依据应用在5秒到50秒不等，原理上耗时越长，获得的波形信噪比越高。

典型OTDR信号处理时序如图2所示，为方便后续表达，以符号SER表示一次光脉冲发射后对应的一个数字信号接收序列，总序列数q即每次OTDR测量都会发送脉冲q次，以所有结果的算术平均提高信噪比，使用符号#表示两个数据序列的加法，如SER1#SER2获得的结果序列就是依次将序列SER1中每个位置的数据与SER2中对应位置的数据做加法得到的。图中，在a脉冲发出后，接收数据系列获得数据序列SER1，在b脉冲发出后，累加器获得结果SER1，接收数据系列获得数据序列SER2，在c脉冲发出后，累加器获得结果SER1#SER2，接收数据系列获得数据序列SER3，在d脉冲发出后，累加器获得结果SER1#SER2#SER3，接收数据系列获得数据序列SER4，以此类推，在所有q脉冲发出后，累加器获得结果SER1#SER2#SER3#...#SER(q-1)，接收数据系列获得数据序列SERq，随后一个时钟周期，不会再有脉冲发出，累加器获得结果SER1#SER2#SER3#...#SER(q-1)#SERq，容易注意到，OTDR是一个通过重复性测量来获得高信噪比并且测量时间长的应用，那么，对于非平稳的噪声源的干扰，例如瞬时的冲击、短时的温度变化、甚至偶发的器件失效或者工作不正常等这类的噪声源则没有进行针对性处理。

另外，如图3所示，为获得大动态范围的返回光信号序列，同时保证探测线性，现有的常规方法是采用换档结构的线性电路，图3右侧部分的电路结构表明，工作时，依据所需探测范围的不同，依次通过只开启K1(即通路)、只开启K2(即通路)、只开启K3(即通路)来获得不同放大倍数的测量，以保证大动态范围测量，对应于图3左侧实际得到OTDR的测试曲线，标记放大器第一档部分为K1通路时候测量结果，标记放大器第二档部分为K2通路时候测量结果，标记放大器第三档部分为K3通路时候测量结果，由于不同档位电路本质上有不同的频响范围，其固有噪声也有差异，这也是典型的非平稳噪声源。

发明内容

本发明的目的就是克服现有技术存在的问题和不足，提供一种能够处理OTDR中噪声，尤其是非平稳噪声的方法。本发明利用基于小波的自适应滤波法和分时间段测量而弃用无效数据相结合的方法。特别地，利用自适应滤波器降低不同电放大器噪声，利用分时间段测量方法降低短时干扰所引入的噪声，两者相结合能比较好地提高OTDR的信噪比，为准确计算衰减参数、事件距离、获得平滑可视波形等提供有力支持。

本发明提供了一种应用于去除OTDR噪声的信号处理系统，包括：模数转换器、激光器及驱动单元、序列累加器、预处理计数器、脉冲发生器、双端口存储器、自适应滤波器、事件判决器、预处理数据判决器；其中：

所述脉冲发生器，包括用于产生电脉冲的数字电路，所产生的电脉冲与OTDR测量所需的光脉冲对应，在一次OTDR测量期间产生q个电脉冲；

所述激光器及驱动单元，用于将所述脉冲发生器产生的电脉冲无失真的转换为光脉冲信号；

所述模数转换器，用于将表示OTDR测试结果的模拟电信号转换成数字信号，形成测量序列SERi，表示由第i次光脉冲获得的测量序列SER；

所述序列累加器，用于将接收到的每n个测量序列SER进行累加和预处理获得一组预处理数据，由此在一次OTDR测量期间获得m组预处理数据，m*n＝q；

所述双端口存储器，其一个端口为只写端口，与所述序列累加器相连，由所述序列累加器将获得的每组预处理数据写入，另一个端口为只读端口，用于取走数据以进行后续噪声处理；

所述预处理计数器，用于对所述序列累加器获得的预处理数据的组数进行计数，每获得一组预处理数据则产生一个中断信号通知所述自适应滤波器从所述双端口存储器的只读端口读取一组新的预处理数据；

所述自适应滤波器，从所述双端口存储器的只读端口读取预处理数据，采用小波变换的自适应滤波方法对所读取的预处理数据进行噪声处理；

所述事件判决器，对所述自适应滤波器输出的滤波后的数据进行事件判决；

所述预处理数据判决器，根据m组预处理数据经过所述事件判决器后的差异性判决m组预处理数据中的某组是否为正确数据或高信噪比数据。

在上述技术方案中，所述序列累加器在对每n个测量序列SER进行累加后进一步进行算术平均计算。

在上述技术方案中，所述自适应滤波器采用多分辨率框架进行小波分解，将原始信号X信号分解得到cD1、cD2、cD3、cA3，其中，cD1表示最高频部分，cA3表示最低频部分；然后，对cD1的序列取绝对值排序，得到序列abs(cD1)，然后排序；取噪声恢复门限为排序序列中最大的beta个数值中的最小值，将cD1中绝对值大于噪声恢复门限的数置成噪声平均值，最后以cD2、cD3、cA3和更新后的cD1做小波重建，得到降噪后的信号序列。

在上述技术方案中，所述预处理数据判决器，采用的指标评价函数为：

EVL_ij表示对预处理序列j的第i个参数的评价，Pij表示预处理序列j的第i个参数的数值，abs函数为求绝对值的计算，aver表示求取算术平均的计算，averPi表示第i个参数所有m组序列的算术平均，stdPi为第i个参数的准确性衡量标准量；

总体评价函数为：abs(EVLj-averEVL)<r*ratio

式中，*为乘法计算，ratio表示平均偏差率；

求取预处理序列j的所有从1到r个事件参数评价值的和，以EVLj表示第j个序列的总体评价，以averEVL表示所有m组序列总体评价的平均值；m个序列中，由此计算得到的评价函数为1的，表示高信噪比的序列。

在上述技术方案中，所述脉冲发生器、序列累加器、预处理计数器、双端口存储器由PLD器件实现。

在上述技术方案中，所述自适应滤波器、事件判决器、预处理数据判决器由DSP和/或CPU实现。

在上述技术方案中，所述PLD器件为FPGA或CPLD。

本发明取得了以下技术效果：

本发明使用了PLD器件和DSP/MCU类器件混用的结构，发挥各自器件的优点，PLD负责持续采样和累加计算，处理器经中断触发后立刻完成当前预处理序列的计算，保证同时满足系统计算性能和实时性；

本发明使用自适应小波变换的方法，提高接收采样序列的信噪比，尤其对由于不同档位电路本质上有不同的频响范围、固有噪声也有差异的非平稳噪声源，有很好的抑制效果；

本发明使用预处理数据判决器分辨出预处理数据序列中噪声和畸变小的序列为最后计算事件的有效序列，很好的抑制非平稳噪声源的噪声。

本发明中的核心计算单元在预处理序列计算和最后的降噪后数据计算后复用，即模块化标准化了相关设计，又节省了资源消耗。

附图说明

图1为现有OTDR的典型结构；

图2为现有典型OTDR时序图；

图3为现有典型OTDR波形和对应的线性探测电路；

图4为本发明OTDR数字信号处理系统框架图；

图5为本发明OTDR PLD器件时序图；

图6为本发明处理器流程图；

图7为本发明自适应滤波计算流程图；

图8为本发明预处理数据判决器流程图；

具体实施方式

为了便于本领域普通技术人员理解和实施本发明，下面结合附图及具体实施方式对本发明作进一步的详细描述。

本发明提供了一种能够处理OTDR中的噪声，尤其是非平稳噪声，的数字信号处理系统，其系统框架如图4所示，包括模数转换器ADC、激光器及驱动单元、序列累加器、预处理计数器、脉冲发生器、双端口存储器(即预处理数据存储器)、自适应滤波器、事件判决器、预处理数据判决器、中断服务例程等部分，其中：

所述脉冲发生器，包括用于产生电脉冲的数字电路，所产生的电脉冲与所需的具有一定测量脉宽的光脉冲对应。所述测量脉宽通常依据应用时候的先验信息由用户命令指定。

所述ADC，用于将表示OTDR测试结果的模拟电信号转换成数字信号，以q表示一次测量所需的发送光脉冲的总次数，即接收用于提高信噪比的序列中的脉冲总个数，推荐q为2的整数幂。

所述激光器及驱动单元用于将电脉冲无失真的转换为光脉冲信号。

所述序列累加器用于每次光脉冲发出后，将接收到的测量序列SER进行累加，例如，在第一次脉冲发出后，累加器的测试并保存值为0#SER1,第二次脉冲发出后，累加器的测试并保存值为0#SER1#SER2，第i次脉冲发出后，累加器的测试并保存值为0#SER1#SER2#…#SERi，其可通过计数器、加法器、寄存器组构成实现。本发明将每n个脉冲累计的结果做算术平均后，作为一组处理后数据，定义这样的算术平均过程为预处理，即(0#SER1#SER2#…#SERn)/n。推荐n为2的整数幂。若一共m组数据需要预处理，那么q＝m x n，即两者的积就是总序列数q。

所述双端口存储器为保存上述m组预处理数据的存储器。其一个端口为只写端口，累加器负责将计算结果写入。另一个端口为只读端口，用于取走数据以进行后续噪声处理。

所述预处理计数器用于计数，每次预处理序列有更新后，一方面产生中断信号通知读取新一组预处理的数据，另一方面在延时后(即等待读取完成后)更新地址，为下次累加器的写入提供正确地址。

脉冲发生器、序列累加器、预处理计数器、双端口存储器这些部分通常由一个PLD器件(通常可使用FPGA)实现。

自适应滤波器、事件判决器这些部分通常在DSP/CPU这一类处理器使用软件算法实现。

所述自适应滤波器为使用小波变换的自适应滤波模块，从双端口存储器的只读端口读取数据，采用小波变换的自适应滤波方法进行噪声处理。

所述事件判决器为OTDR典型事件判决器，对自适应滤波器输出的滤波后数据进行事件判决，通常可以用时域的分析方法如图形分析方法或者频率的分析方法(如小波变换、开窗傅立叶变换等)获得。由于这类方法为任何OTDR产品所必有部分，此处不予详述。

所述预处理数据判决器是根据m组数据(一共q个序列)经过事件判决器后的差异性判决m组数据中的某组是否为正确数据或高信噪比数据,在后续处理中将区别对待。

所述中断服务单元，用于产生触发自适应滤波器从双端口存储器的只读端口读取数据以进行噪声处理，即处理器中收到中断后，开启某组数据滤波数据读取过程的子程序。

为进一步说明上述PLD器件内部单元的工作原理，使用图5的时序图予以说明，比较其与图2的差异可以得出本发明的特点。图5分为上下两部分，上部分为序列累加器内部时序图，比较图2可以看出，在每次发出脉冲后，使用累加器累加接收数据序列的数值，与传统方法的不同之处在于，传统方法为所有q个序列计算累加和的算术平均输出，而本发明为每n个序列计算序列的平均输出,一共n组，在测试时间不变条件下，序列总数仍然为q个。图5中，在a脉冲发出后，接收数据系列获得数据序列SER1，在b脉冲发出后，累加器获得结果SER1，接收数据系列获得数据序列SER2，在c脉冲发出后，累加器获得结果SER1#SER2，接收数据系列获得数据序列SER3，在d脉冲发出后，累加器获得结果SER1#SER2#SER3,接收数据系列获得数据序列SER4，以此类推，在所有本组内第n个脉冲发出后，累加器获得结果SER1#SER2#SER3#...#SER(n-1),接收数据系列获得数据序列SERn,随后一个时钟周期，累加器获得结果SER1#SER2#SER3#...#SER(n-1)#SERn。图5中下图为PLD器件整体时序图，从两图之间的连接说明可以看出，图5上图中的时序为第一个n个数据序列处理的时序，对于第二个、第三个到第m个，序列累加器内部的时序处理过程与之类似，直到所有的q个脉冲信号发送完毕，所有m组的预处理数据会被计算出并全部存储到内部存储器。在每一组的预处理数据计算出来后，即图5上图中算术平均输出AVERSER得到后，预处理数据序列将被写入存储器，PLD器件发出中断信号以通知DSP取出最新一组预处理后的数据序列，第一组预处理数据序列获得后发出中断脉冲intrpulse1，第二组预处理数据序列获得后发出中断脉冲intrpulse2，第三组预处理数据序列获得后发出中断脉冲intrpulse3，第m组预处理数据序列获得后发出中断脉冲intrpulsem，与此同时，存储器地址递增，为下组数据序列的写入做好准备，其中地址0是第一组预处理数据序列地址，其中地址1是第二组预处理数据序列地址，依次类推，注意每次OTDR测试前需要将地址清0以初始化。预处理数组的时序与上述过程同步，即第一组预处理序列AVERSER1写入地址存储器0，第二组预处理序列AVERSER2写入地址存储器1，第三组预处理序列AVERSER3写入地址存储器2，第m组预处理序列AVERSERm写入地址存储器m-1。

为进一步说明处理器器件内部单元的工作原理，使用图6的程序流程图予以说明，图6右边的中断服务例程负责在收到中断后对每组预处理数据序列滤波并计算事件参数的操作，由于每次中断触发表示新的一组预处理数据在PLD器件存储器中已经准备好，故每次中断会触发图6左边的处理流程读取PLD器件存储器并顺序执行自适应滤波和事件判决的操作，然后退出中断。预处理数据序列组变量表示预处理数据序列组的索引，有效值在1到m之间，故图6左图在初始化时候将其赋值为0，中断服务程序每次进入会为其递增操作，主程序判决到所有的m组预处理数据序列完毕后，使用预处理数据判决器获得有效数据序列组列表TAB，处理数据判决器是根据m组数据经过事件判决器后的差异性判决m组数据中的某组是否为正确数据或高信噪比数据的单元，也就是说在处理完毕后，TAB表中为能够符合衡量标准的预处理数据序列的索引集合，例如，如果第一个预处理数据序列不能合乎信噪比要求，TAB表的内容为【2，3，4，…m】,表长度为m-1,以此类推，如果有k个预处理数据序列不能呵护信噪比要求，那么表长度为m-k。而后主程序会取出PLD中所有TAB表中的预处理数据序列进行序列加法计算，再计算算术平均，得到降噪后数据，对降噪后数据再次使用自适应滤波器和事件判决器计算即可获取本次测量参数。完成本次OTDR的测量过程。

自适应滤波器，主要用来削弱由于电路放大特性的不一致性而引入的非平稳噪声，其计算流程如图7所示。首先利用图7右侧的多分辨率框架进行小波分解，其中，cD1表示最高频部分，cA3表示最低频部分，即原始信号X信号经过分解后得到cD1、cD2、cD3、cA3几个部分。而后，对cD1的序列取绝对值排序，即将cD1中每个数取绝对值，得到序列abs(cD1)，然后排序。取噪声恢复门限为排序序列中最大的beta个数值中的最小值，即认为凡是大于取噪声恢复门限的数值是噪声太大的点，需要予以处理，一般beta的数值选取为序列总长度的2％或者3％，即认为此序列中高频分量大于此数值的点为不正常点，或者信噪比太差的点。而后，将cD1中绝对值大于噪声恢复门限的数置成噪声平均值，平均值取算术平均即可，最后，以cD2、cD3、cA3和更新后的cD1做小波重建，即得到降噪后的序列。

预处理数据判决器，在图8中示例予以说明，首先，提交m组数据序列的事件参数列表，如图例中所示，P1表示事件1发生位置，P2表示事件1接头衰减数值，设共计r个事件参数，由于常规的测试过程中，被测对象是保持稳定的，故对所有m组预处理序列都可以得到r个参数列表。对于同样的参数测量，认为测试结果依据大概率收敛，个别测试结果异常认为受到非平稳噪声的干扰，故通过穷举参数索引值，可以获得从P1到Pr所有参数的评价值，对于预处理序列j的第i个参数，Pij表示预处理序列j的第i个参数的数值，取abs函数为求绝对值的计算，取aver为求取算术平均的计算，averPi表示第i个参数所有m组序列的算术平均，stdPi为第i个参数的准确性衡量标准量，这个通常为OTDR的指标参数或者指标参数的线性函数，例如接头衰减的测量精度定义0.3db，那么准确性衡量标准量可以定义为50％×0.3db，由此确定的指标评价函数为

而后，获得评价表如右图求和计算所有预处理序列的评价，即表格的最右列，其计算方法为，求取预处理序列j的所有从1到r个事件参数评价值的和，以EVLj表示第j个序列的总体评价，以averEVL表示所有m组序列总体评价的平均值，取*为乘法计算，总体评价函数为

abs(EVLj-averEVL)<r*ratio,

一般地，ratio表示平均偏差率，例如，常用取值一般选0.2左右的数。M个序列中，凡是评价函数为1的，表示高信噪比的序列，应该予以保留。

至此，判决器的工作过程完毕。

虽然本发明已经详细地示出并描述了一个相关的特定的实施例参考，但本领域的技术人员应该能够理解，在不背离本发明的精神和范围内可以在形式上和细节上作出各种改变。这些改变都将落入本发明的权利要求所要求的保护范围。

Claims (7)

1.一种应用于去除OTDR噪声的信号处理系统，其特征在于包括：模数转换器、激光器及驱动单元、序列累加器、预处理计数器、脉冲发生器、双端口存储器、自适应滤波器、事件判决器、预处理数据判决器；其中：

所述脉冲发生器，包括用于产生电脉冲的数字电路，所产生的电脉冲与OTDR测量所需的光脉冲对应，在一次OTDR测量期间产生q个电脉冲；

所述激光器及驱动单元，用于将所述脉冲发生器产生的电脉冲无失真的转换为光脉冲信号；

所述模数转换器，用于将表示OTDR测试结果的模拟电信号转换成数字信号，形成测量序列SERi，表示由第i次光脉冲获得的测量序列SER；

所述序列累加器，用于将接收到的每n个测量序列SER进行累加和预处理获得一组预处理数据，由此在一次OTDR测量期间获得m组预处理数据，m*n＝q；

所述双端口存储器，其一个端口为只写端口，与所述序列累加器相连，由所述序列累加器将获得的每组预处理数据写入，另一个端口为只读端口，用于取走数据以进行后续噪声处理；

所述预处理计数器，用于对所述序列累加器获得的预处理数据的组数进行计数，每获得一组预处理数据则产生一个中断信号通知所述自适应滤波器从所述双端口存储器的只读端口读取一组新的预处理数据；

所述自适应滤波器，从所述双端口存储器的只读端口读取预处理数据，采用小波变换的自适应滤波方法对所读取的预处理数据进行噪声处理；

所述事件判决器，对所述自适应滤波器输出的滤波后的数据进行事件判决；

所述预处理数据判决器，根据m组预处理数据经过所述事件判决器后的差异性判决m组预处理数据中的某组是否为正确数据或高信噪比数据。

2.根据权利要求1所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述序列累加器在对每n个测量序列SER进行累加后进一步进行算术平均计算。

3.根据权利要求1或2所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述自适应滤波器采用多分辨率框架进行小波分解，将原始信号X信号分解得到cD1、cD2、cD3、cA3，其中，cD1表示最高频部分，cA3表示最低频部分；然后，对cD1的序列取绝对值排序，得到序列abs(cD1)，然后排序；取噪声恢复门限为排序序列中最大的beta个数值中的最小值，将cD1中绝对值大于噪声恢复门限的数置成噪声平均值，最后以cD2、cD3、cA3和更新后的cD1做小波重建，得到降噪后的信号序列。

4.根据权利要求1-3中任一项所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述预处理数据判决器，采用的指标评价函数为：

EVL_ij表示对预处理序列j的第i个参数的评价，Pij表示预处理序列j的第i个参数的数值，abs函数为求绝对值的计算，aver表示求取算术平均的计算，averPi表示第i个参数所有m组序列的算术平均，stdPi为第i个参数的准确性衡量标准量；

总体评价函数为：abs(EVLj-averEVL)<r*ratio

式中，*为乘法计算，ratio表示平均偏差率；

求取预处理序列j的所有从1到r个事件参数评价值的和，以EVLj表示第j个序列的总体评价，以averEVL表示所有m组序列总体评价的平均值；m个序列中，由此计算得到的评价函数为1的，表示高信噪比的序列。

5.根据权利要求1-4中任一项所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述脉冲发生器、序列累加器、预处理计数器、双端口存储器由PLD器件实现。

6.根据权利要求1-5中任一项所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述自适应滤波器、事件判决器、预处理数据判决器由DSP和/或CPU实现。

7.根据权利要求5所述的应用于去除OTDR噪声的信号处理系统，其特征在于：所述PLD器件为FPGA或CPLD。