CN107729681A - 适用于在轨重构fpga的通用仿真方法和系统 - Google Patents

Abstract

本发明提供了一种适用于在轨重构FPGA的通用仿真方法和系统，该系统包括：仿复位模块、仿时钟模块、仿PROM模块、仿FLASH模块、仿Xilinx FPGA模块。仿复位模块提供复位信号；仿时钟模块提供在轨重构FPGA的工作时钟；仿PROM模块存储固定的Xilinx FPGA加载刷新数据；仿FLASH模块存储可在轨重构的Xilinx FPGA加载刷新数据；仿Xilinx FPGA模块用于接收在轨重构FPGA输出的加载刷新数据。本发明克服了在地面硬件联试中难以模拟的FLASH芯片发生单粒子翻转的难题；通过修改PROM、FLASH芯片中存储的数据文件格式可以灵活测试不同类型的FPGA在轨重构系统。

Description

适用于在轨重构FPGA的通用仿真方法和系统

技术领域

本发明涉及航空航天以及电力电子技术领域，具体地，涉及适用于在轨重构现场可编程门阵列(Field-Programmable Gate Array，FPGA)的通用仿真方法和系统。

背景技术

航天器工作在太空环境，经受高能粒子轰击后航天器中的Xilinx现场可编程门阵列(Field-Programmable Gate Array，FPGA)、FLASH(闪存)等芯片易发生单粒子翻转，使得器件的逻辑发生变化，造成系统功能紊乱，严重时会发生灾难性事故。为应对单粒子翻转带来的危害，需要在轨重构FPGA，定时对Xilinx FPGA进行配置刷新，以提高系统工作稳定性。

在地面硬件联测中，由于无法模拟FLASH芯片发生单粒子翻转的情况，难以完整验证在轨重构系统的正确性。申请专利号201318003436.2，名称“一种Virtex 4系列FPGA的刷新实现与验证测试方法”，介绍了Xilinx Virtex 4系列FPGA刷新实现及验证方法。该方案未开发在VCS平台的仿真环境，测试对象仅适用于Virtex 4系列FPGA，且只可测试刷新功能，不可测试在轨重构功能。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种适用于在轨重构FPGA的通用仿真方法和系统。

第一方面，本发明提供的一种适用于在轨重构FPGA的通用仿真方法，包括：

将Xilinx现场可编程门阵列FPGA开发工程中的*.bit文件转格式化为*.txt文件；

将*.txt文件的每8bit的高低位进行交换，得到符合Xilinx FGPA开发环境中的mcs格式文件；

将*.txt文件进行错误检测与纠正EDAC，得到Xilinx FPGA加载刷新数据的EDAC文件，记为：edac_data0.data、edac_data1.data、edac_data2.data；

根据FLASH中EDAC数据存储格式对所述EDAC文件进行格式整理；

将*.txt文件按照FLASH中数据存储格式，进行格式整理，得到加载刷新数据，记为：flash0_format.dat、flash1_format.dat、flash2_format.dat；

将EDAC文件edac_data0.data、edac_data1.data、edac_data2.data与加载刷新数据flash0_format.dat、flash1_format.dat、flash2_format.dat按照FLASH中扇区存储格式进行整理，得到完整的FLASH数据文件，记为flash_data_all.dat；

通过修改flash_data_all.dat文件，模拟FLASH芯片发生单粒子翻转的情况。

可选地，所述Xilinx FPGA还用于接收并记录命令字及配置刷新数据。

可选地，还包括：根据在轨重构系统选用的可编程只读存储器PROM的型号，在每两个Xilinx FPGA加载和刷新的数据之间添加所需的随机数；得到PROM中存储的固定数据文件，记为：prom.txt。

可选地，所述按照FLASH中扇区存储格式进行整理，包括：

将加载刷新数据生成的EDAC数据按照扇区存储格式进行排列，形成FLASH数据文件flash_data_all.dat。

可选地，还包括：在应用于不同卫星型号时，根据不同的PROM型号，生成相应的不同格式的PROM数据文件。

可选地，还包括：

基于verilog语言编译：*.bit转化为*.txt工具、FLASH中EDAC数据生成工具、FLASH扇区整理工具。

第二方面，本发明提供一种适用于在轨重构FPGA的通用仿真系统，应用权利要求1-6任一项所述的适用于在轨重构FPGA的通用仿真方法，包括：

仿复位模块、仿可编程只读存储器PROM模块、仿FLASH模块、仿时钟模块、至少一个仿Xilinx现场可编程门阵列FPGA模块，其中：

仿复位模块，用于向在轨重构现场可编程门阵列FPGA提供复位信号；

仿PROM模块，用于存储固定的Xilinx FPGA加载刷新数据，并接收在轨重构FPGA发送的prom控制信号，以及向在轨重构FPGA发送prom数据信号；

仿FLASH模块，用于接收在轨重构FPGA发送的flash控制信号，并向在轨重构FPGA发送flash数据信号；

仿Xilinx FPGA模块，用于接收在轨重构FPGA发送的加载刷新数据，并向在轨重构FPGA发送加载完毕控制信号；

仿时钟模块，用于向在轨重构现场可编程门阵列FPGA提供时钟信号。

与现有技术相比，本发明具有如下的有益效果：

1、本发明提供的适用于在轨重构FPGA的通用仿真方法和系统，通过在仿真平台使用软件模拟FLSAH(闪存)中数据发生单粒子翻转现象，从而能够实现验证的定时刷新，确保在轨重构系统的准确性。

2、本发明提供的适用于在轨重构FPGA的通用仿真方法和系统，将加载刷新数据及控制信号输入给在轨重构FPGA，通过观察其对Xilinx FPGA的数据输出，完成在轨重构FPGA设计正确性的仿真验证；解决了地面联测无法模拟的FLASH芯片中数据发生单粒子翻转难题。

3、本发明构造了Xilinx FPGA模型，可响应并记录在轨重构系统的工作流程，并将相应信息保存在记录文件中，增强了仿真系统的可视性。

4、本发明除设计了基于FLASH的在轨重构仿真系统外，还包含传统的PROM加载刷新仿真环境，扩大了仿真系统适用性。

5、本发明的可选方案中使用Verilog语言设计了格式转换程序、EDAC编码程序、扇区格式存储程序、接收加载刷新数据程序；上述程序均以模块化的结构包含在本发明阐述的仿真系统中，增强了本发明中的仿真系统的可移植性。

6、本发明通用性较强，可以通过改变*.bit的数据内容、更改仿Xilinx FPGA模型，实现对Virtex2、Virtex4、Virtex5等不同系列Xilinx FPGA的在轨重构及加载刷新的仿真。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明提供的适用于在轨重构FPGA的通用仿真系统的结构示意图；

图2为本发明提供的构建PROM数据文件的流程图；

图3为本发明提供的生成FLASH数据文件流程图；

图4为本发明提供的Xilinx FPGA的工作流程示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明旨在提供一种通用的在轨重构FPGA仿真方法和系统，构造可编程只读存储器(Programmable Read-Only Memory，PROM)、FLASH芯片中存储的数据的加载和刷新，特别是要解决地面联测无法模拟的FLASH芯片中数据发生单粒子翻转的难题。本发明中的仿真系统将加载和刷新的数据及控制信号传输给在轨重构FPGA，通过观察在轨重构FPGA对Xilinx FPGA的数据输出，完成在轨重构FPGA设计正确性的仿真验证。

具体地，针对不同Xilinx系列FPGA的加载文件格式，通过Verilog语言设计格式转换工具、错误检测与纠正(Error Detection And Correction，EDAC)编码工具、FLASH扇区整理工具，分别完成对PROM的数据加载和刷新、对FLASH数据的加载和刷新。在仿真系统中设计与Xilinx FPGA片选信号、初始化信号、加载完成信号的握手控制策略，同时在仿真系统中设计数据输出存储机制，将在轨重构FPGA输出的加载数据以*.dat的数据文件格式记录下来，并将其与Xilinx FPGA芯片资料提供的加载刷新数据进行比较，确保仿真系统的正确性。

本发明提供的适用于在轨重构FPGA的通用仿真系统，可以包括：仿复位模块、仿时钟模块、仿PROM模块、仿FLASH模块、仿Xilinx FPGA模块。所述仿复位模块包括上电复位、软复位；仿时钟模块提供在轨重构FPGA的工作时钟；仿PROM模块存储固定的Xilinx FPGA加载刷新数据；仿FLASH模块存储可在轨重构的Xilinx FPGA加载刷新数据；仿Xilinx FPGA模块用于接收在轨重构FPGA输出的加载刷新数据。

本发明提供的适用于在轨重构FPGA的通用仿真方法，包括：

S101、将Xilinx现场可编程门阵列FPGA开发工程中的*.bit文件转格式化为*.txt文件。

本实施例中，根据Xilinx FPGA不同类型，可以在其开发环境中找到*.bit文件，采用格式转换工具可以灵活生成不同系列Xilinx FPGA的加载文件，使得仿真系统有较强的通用性。

S102、将*.txt文件的每8bit的高低位进行交换，得到符合Xilinx FGPA开发环境中的mcs格式文件。

S103、将*.txt文件进行错误检测与纠正EDAC，得到Xilinx FPGA加载刷新数据的EDAC文件，记为：edac_data0.data、edac_data1.data、edac_data2.data。

S104、根据FLASH中EDAC数据存储格式对所述EDAC文件进行格式整理。

S105、将*.txt文件按照FLASH中数据存储格式，进行格式整理，得到加载刷新数据，记为：flash0_format.dat、flash1_format.dat、flash2_format.dat。

S106、将EDAC文件edac_data0.data、edac_data1.data、edac_data2.data与加载刷新数据flash0_format.dat、flash1_format.dat、flash2_format.dat按照FLASH中扇区存储格式进行整理，得到完整的FLASH数据文件，记为flash_data_all.dat。

本实施例中，在轨重构模式下，为增强FLASH芯片抗单粒子特性，根据FLASH中扇区存储格式，可将加载刷新数据生成EDAC数据按照扇区存储格式进行排列，形成FLASH数据文件flash_data_all.dat。

S107、通过修改flash_data_all.dat文件，模拟FLASH芯片发生单粒子翻转的情况。

本实施例中，可以在VCS软件平台上模拟FLASH发生单粒子翻转现象，而该现象在地面硬件联测中是无法模拟的。

可选地，所述Xilinx FPGA还用于接收并记录命令字及配置刷新数据。

可选地，还包括：根据在轨重构系统选用的可编程只读存储器PROM的型号，在每两个Xilinx FPGA加载和刷新的数据之间添加所需的随机数；得到PROM中存储的固定数据文件，记为：prom.txt。

本实施例中，当应用于不同卫星型号时，可根据不同的PROM型号，可对应生成不同格式的PROM数据文件。

可选地，步骤S101～步骤S107采用基于仿真验证工具VCS平台的Verilog代码程序实现。

具体地，*.bit转化为*.txt工具、FLASH中EDAC数据生成工具、FLASH扇区整理工具均由verilog语言编程实现，可通过更改代码生成不同格式的数据文件，以匹配不同系列的待加载Xilinx FPGA，及外围的PROM芯片、FLASH芯片。

下面结合具体实施例对本发明中的提供的适用于在轨重构FPGA的通用仿真方法进行更加详细地说明，具体地，本实施例中的方法包括如下步骤：

S201、使用自编的Verilog程序实现*.bit文件到*.txt文件的转换。

S202、使用自编的Verilog程序，令每8bit数据高低位取反，得到mcs格式文件。

S203、根据PROM数据存储格式，使用自编的Verilog程序，在每两个Xilinx FPGA数据中间加入36个随机数，得到完整的PROM数据。

S204、对根据EDAC编码算法，使用自编的Verilog程序，实现对*.txt文件的EDAC编码。

S205、按照FLASH存储格式，对EDAC数据、加载刷新数据进行整理，得到完整的FLASH数据。

S206、通过在VCS仿真平台上修改FLASH数据，可以便捷的模拟硬件上无法模拟的单粒子翻转。

S207、设计与Xilinx FPGA的握手逻辑，仿真在轨重构FPGA对其加载刷新过程。

S208、设计Xilinx FPGA模型，并将命令字及加载刷新数据记录下来，保存在文件fpga0_log.dat、fpga1_log.dat、fpga2_log.dat中，与芯片手册中的Xilinx FPGA加载刷新数据进行比对，验证仿真系统正确性。

图1为本发明提供的适用于在轨重构FPGA的通用仿真系统的结构示意图，如图1所示，本实施例中的系统包括：仿复位模块、仿可编程只读存储器PROM模块、仿FLASH模块、仿时钟模块、至少一个仿Xilinx现场可编程门阵列FPGA模块，其中：

仿复位模块，用于向在轨重构现场可编程门阵列FPGA提供复位信号；

仿PROM模块，用于接收在轨重构FPGA发送的prom控制信号，并向在轨重构FPGA发送prom数据信号；

仿FLASH模块，用于接收在轨重构FPGA发送的flash控制信号，并向在轨重构FPGA发送flash数据信号；

仿Xilinx FPGA模块，用于接收在轨重构FPGA发送的加载刷新数据，并向在轨重构FPGA发送加载完毕控制信号；

仿时钟模块，用于向在轨重构现场可编程门阵列FPGA提供时钟信号。

图2为本发明提供的构建PROM数据文件的流程图，构造数据文件过程中所需要的工具均由Verilog编程实现。prom.txt中存储三片Xilinx FPGA加载刷新数据，数据文件格式如下所示。

表1 PROM存储区域划分表

图3为本发明提供的生成FLASH数据文件流程图，如图3所示，通过代码edac_gen.v构建FLASH数据文件。首先按照EDAC编码方法实现位宽为8bit的EDAC数据。当加载3片Xilinx FPGA时，分别生成三份EDAC数据edac_data0.dat、edac_data1.dat、edac_data2.dat，其位宽为8bits。编码方式如下所示。

edac_data[0]＝WORD[0]^WORD[1]^WORD[3]^WORD[4]^WORD[6]^WORD[8]^WORD[10]^WORD[11]^WORD[13]^WORD[15]^WORD[17]^WORD[19]^WORD[21]^WORD[23]^WORD[25]^WORD[26]^WORD[28]^WORD[30]；

edac_data[1]＝WORD[0]^WORD[2]^WORD[3]^WORD[5]^WORD[6]^WORD[9]^WORD[10]^WORD[12]^WORD[13]^WORD[16]^WORD[17]^WORD[20]^WORD[21]^WORD[24]^WORD[25]^WORD[27]^WORD[28]^WORD[31]；

edac_data[2]＝WORD[1]^WORD[2]^WORD[3]^WORD[7]^WORD[8]^WORD[9]^WORD[10]^WORD[14]^WORD[15]^WORD[16]^WORD[17]^WORD[22]^WORD[23]^WORD[24]^WORD[25]^WORD[29]^WORD[30]^WORD[31]；

edac_data[3]＝WORD[4]^WORD[5]^WORD[6]^WORD[7]^WORD[8]^WORD[9]^WORD[10]^WORD[18]^WORD[19]^WORD[20]^WORD[21]^WORD[22]^WORD[23]^WORD[24]^WORD[25]；

edac_data[4]＝WORD[11]^WORD[12]^WORD[13]^WORD[14]^WORD[15]^WORD[16]^WORD[17]^WORD[18]^WORD[19]^WORD[20]^WORD[21]^WORD[22]^WORD[23]^WORD[24]^WORD[25]；

edac_data[5]＝WORD[26]^WORD[27]^WORD[28]^WORD[29]^WORD[30]^WORD[31]；

edac_data[6]＝WORD[0]^WORD[1]^WORD[2]^WORD[3]^WORD[4]^WORD[5]^WORD[6]^WORD[7]^WORD[8]^WORD[9]^WORD[10]^WORD[11]^WORD[12]^WORD[13]^WORD[14]^WORD[15]^WORD[16]^WORD[17]^WORD[18]^WORD[19]^WORD[20]^WORD[21]^WORD[22]^WORD[23]^WORD[24]^WORD[25]^WORD[26]^WORD[27]^WORD[28]^WORD[29]^WORD[30]^WORD[31]^edac_data[5]^edac_data[4]^edac_data[3]^edac_data[2]^edac_data[1]^edac_data[0]；

edac_data[7]＝1'b0；

如图3所示，通过代码edac0_format.v生成数据文件edac0_format.dat，按定义的地址，将生成的EDAC数据按照表2地址存储在仿FLASH中。

如图3所示，通过代码flash0_format.v生成数据文件flash0_format.dat，按定义的地址，将生成的配置刷新数据按照表2存储在仿FLASH中。

如图3所示，将生成的3份EDAC数据与3份加载刷新数据按照FLASH扇区存储格式排列，至此完成FLASH中数据构造，得到数据文件flash_data_all.dat。

FLASH数据文件flash_data_all.dat中存储的数据文件格式如下表所示。

表2 FLASH数据存储格式

图4为本发明提供的Xilinx FPGA的工作流程示意图，如图4所示，构建仿XilinxFPGA模型，接收并记录在轨重构FPGA输出的命令字及配置刷新数据。其中配置数据为1313176字节，刷新数据为855896字节。

为模拟太空中发生的单粒子翻转，将FLASH中的数据flash_data_all.dat中数据翻转1bit之后，通过本发明仿真验证在轨重构FPGA能否检测FLASH中的数据发生翻转的扇区位置，从地面注数修复FLASH数据，仿真验证在轨重构功能正确性。

以上公开的本发明优选实施例只是用于帮助阐述本发明。其中选取的XilinxFPGA型号为Viretex2系列(刷新数据为855896字节，加载数据为1313176字节)，数量为3片。选用的PROM型号为17V16，选用的FLASH型号为JFM29LV641-E。

本发明适用于航天领域常见的在轨重构FPGA仿真验证，克服了在地面硬件联试中难以模拟的FLASH芯片发生单粒子翻转的难题。通过修改PROM、FLASH芯片中存储的数据文件格式可以灵活测试不同类型的Xilinx FPGA在轨重构系统，包括现阶段航天领域常用的Virtex 2、Virtex4、Virtex5等系列Xilinx FPGA。仿真系统实施的平台为VCS仿真器，在本发明的基础上，可做进一步扩展，建立仿真系统库，这对航天领域产品的型谱化、通用化建设尤为重要。

需要说明的是，本发明提供的所述适用于在轨重构FPGA的通用仿真方法中的步骤，可以利用所述适用于在轨重构FPGA的通用仿真系统中对应的模块、装置、单元等予以实现，本领域技术人员可以参照所述系统的技术方案实现所述方法的步骤流程，即，所述系统中的实施例可理解为实现所述方法的优选例，在此不予赘述。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (7)

1.一种适用于在轨重构FPGA的通用仿真方法，其特征在于，包括：

将Xilinx现场可编程门阵列FPGA开发工程中的*.bit文件转格式化为*.txt文件；

将*.txt文件的每8bit的高低位进行交换，得到符合Xilinx FGPA开发环境中的mcs格式文件；

将*.txt文件进行错误检测与纠正EDAC，得到Xilinx FPGA加载刷新数据的EDAC文件，记为：edac_data0.data、edac_data1.data、edac_data2.data；

根据FLASH中EDAC数据存储格式对所述EDAC文件进行格式整理；

将*.txt文件按照FLASH中数据存储格式，进行格式整理，得到加载刷新数据，记为：flash0_format.dat、flash1_format.dat、flash2_format.dat；

将EDAC文件edac_data0.data、edac_data1.data、edac_data2.data与加载刷新数据flash0_format.dat、flash1_format.dat、flash2_format.dat按照FLASH中扇区存储格式进行整理，得到完整的FLASH数据文件，记为flash_data_all.dat；

通过修改flash_data_all.dat文件，模拟FLASH芯片发生单粒子翻转的情况。

2.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，所述Xilinx FPGA还用于接收并记录命令字及配置刷新数据。

3.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：根据在轨重构系统选用的可编程只读存储器PROM的型号，在每两个Xilinx FPGA加载和刷新的数据之间添加所需的随机数；得到PROM中存储的固定数据文件，记为：prom.txt。

4.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，所述按照FLASH中扇区存储格式进行整理，包括：

将加载刷新数据生成的EDAC数据按照扇区存储格式进行排列，形成FLASH数据文件flash_data_all.dat。

5.根据权利要求3所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：在应用于不同卫星型号时，根据不同的PROM型号，生成相应的不同格式的PROM数据文件。

6.根据权利要求1-5任一项所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：

基于verilog语言编译：*.bit转化为*.txt工具、FLASH中EDAC数据生成工具、FLASH扇区整理工具。

7.一种适用于在轨重构FPGA的通用仿真系统，其特征在于，应用权利要求1-6任一项所述的适用于在轨重构FPGA的通用仿真方法，包括：

仿复位模块、仿可编程只读存储器PROM模块、仿FLASH模块、仿时钟模块、至少一个仿Xilinx现场可编程门阵列FPGA模块，其中：

仿复位模块，用于向在轨重构现场可编程门阵列FPGA提供复位信号；

仿PROM模块，用于存储固定的Xilinx FPGA加载刷新数据，并接收在轨重构FPGA发送的prom控制信号，以及向在轨重构FPGA发送prom数据信号；

仿FLASH模块，用于接收在轨重构FPGA发送的flash控制信号，并向在轨重构FPGA发送flash数据信号；

仿Xilinx FPGA模块，用于接收在轨重构FPGA发送的加载刷新数据，并向在轨重构FPGA发送加载完毕控制信号；

仿时钟模块，用于向在轨重构现场可编程门阵列FPGA提供时钟信号。