CN107729273A - 一种总线逻辑仲裁装置及方法 - Google Patents

一种总线逻辑仲裁装置及方法 Download PDF

Info

Publication number
CN107729273A
CN107729273A CN201710807054.2A CN201710807054A CN107729273A CN 107729273 A CN107729273 A CN 107729273A CN 201710807054 A CN201710807054 A CN 201710807054A CN 107729273 A CN107729273 A CN 107729273A
Authority
CN
China
Prior art keywords
module
bus
kernel
transaction
state monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710807054.2A
Other languages
English (en)
Other versions
CN107729273B (zh
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710807054.2A priority Critical patent/CN107729273B/zh
Publication of CN107729273A publication Critical patent/CN107729273A/zh
Application granted granted Critical
Publication of CN107729273B publication Critical patent/CN107729273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/36—Arbitration
    • G06F2213/3604—Coding information on multiple lines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开一种总线逻辑仲裁装置及方法，仲裁装置包括第一主模块、第二主模块、从模块和总线；以及侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；以及多路选择器模块和仲裁模块；仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。本发明可保证第一主模块和第二主模块准确有序的占用总线。

Description

一种总线逻辑仲裁装置及方法
技术领域
本发明设计总线仲裁领域，具体涉及一种新型的总线逻辑仲裁装置及方法。
背景技术
总线仲裁技术通常适用于多个设备或模块共用一条总线的场景。在一个系统后，当多个设备同时申请占用总线时，需要通过仲裁机制决定让哪一个设备访问总线，以避免产生总线冲突。同样的，对于一个片上系统，当FPGA芯片或CPLD芯片内部集成的IP Core通过共享总线的方式互联时，也会涉及到片上总线的仲裁。
以一个具有两个主模块和一个从模块的片上系统为例，两个主模块通过共享片上总线的方式与从模块互联并分别访问从模块内部的两个IP Core。将两个主模块分别命名为A和B，其主模块A和主模块B各自所要访问的IP Core分别命名为IP_A和IP_B。其中，主模块B将所述IP_B使能之后， IP_A的某些功能特性将暂时被抑制，导致IP_A功能失常。另外，主模块A在空闲时需要占用片上总线查询IP_A内部的状态寄存器来判断是否正要发生交易或命令传输，如果将所述查询结果作为总线仲裁的一个条件，那么这将导致主模块A在主模块B占用总线时不能通过查询的方式再次获得总线的控制权，因为查询的先决条件是占用总线，而这两个条件互为死锁。
发明内容
为解决上述问题，本发明提供一种新型的总线逻辑仲裁装置及仲裁方法，以保证不同模块可准确有序占用总线。
本发明的技术方案是：一种总线逻辑仲裁装置，包括第一主模块、第二主模块、从模块和总线；所述从模块内设置第一IP核和第二IP核；所述第一主模块通过总线与从模块互联并访问和控制第一IP核，所述第二主模块通过总线与从模块互联并访问和控制第二IP核；
还包括：
侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；
侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；
以及，多路选择器模块和仲裁模块；所述仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；所述多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。
进一步地，所述仲裁模块的仲裁逻辑由状态机实现。
进一步地，所述总线逻辑仲裁装置集成在可编程逻辑芯片上。
进一步地，所述可编程逻辑芯片集成在片上系统上。
本发明的技术方案还包括一种基于上述总线逻辑仲裁装置的仲裁方法，包括以下步骤：
第一主模块占用总线时，第一主模块查询第一IP核内部的状态寄存器；
若有第一IP核交易发生，则第一主模块停止查询操作，并控制第一IP核完成当前交易；
第一状态监测模块侦测到第一IP核交易的起始状态输出给仲裁模块；
在第一IP核交易过程中，若第二状态监测模块侦测到第二IP核交易的起始状态，则在第一状态监测模块侦测到第一IP核交易的结束状态后，仲裁模块发出允许第二主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第二主模块占用总线；
第二主模块占用总线后，第二主模块控制第二IP核完成当前交易；
在第二IP核交易过程中，若第一状态监测模块侦测到第一IP核交易的起始状态，则在第二状态监测模块侦测到第二IP核交易的结束状态后，仲裁模块发出允许第一主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第一主模块占用总线。
进一步地，仲裁裁模块发出允许第二主模块占用总线的总线允许信号时，仲裁模块向第二状态监测模块反馈第二IP核交易开始的ACK信号和第一IP核交易结束的ACK信号；
仲裁裁模块发出允许第一主模块占用总线的总线允许信号时，仲裁模块向第一状态监测模块反馈第一IP核交易开始的ACK信号和第二IP核交易结束的ACK信号。
进一步地，若在第一IP核交易过程中，第二状态监测模块未侦测到第二IP核交易的起始状态，则第一主模块继续占用总线；
若在第二IP核交易过程中，第一状态监测模块未侦测到第一IP核交易的起始状态，则第二主模块继续占用总线。
进一步地，在第一模块继续占用总线阶段，当第一状态监测模块侦测到第一IP核新一轮交易的起始状态时，仲裁模块向第一状态监测模块反馈第一IP核新一轮交易开始的ACK信号以及第一IP核上一轮交易结束的ACK信号；
在第二模块继续占用总线阶段，当第二状态监测模块侦测到第二IP核新一轮交易的起始状态时，仲裁模块向第二状态监测模块反馈第二IP核新一轮交易开始的ACK信号以及第二IP核上一轮交易结束的ACK信号。
进一步地，当仲裁模块发出允许第二主模块占用总线的总线允许信号时，第一主模块对第一IP核的查询操作被插入总线时钟周期的等待状态，直至第一主模块再次占用总线，并接收总线的握手信号后再继续该查询操作。
本发明提供的总线逻辑仲裁装置及方法，第一状态监测模块和第二状态监测模块分别对第一IP核交易和第二IP核交易的状态进行侦测，仲裁模块根据第一状态监测模块和第二状态监测模块输出的侦测结果来切换总线的控制权，可保证第一主模块和第二主模块准确有序的占用总线。
附图说明
图1是本发明具体实施方案原理示意图。
图2是本发明具体实施方案仲裁模块状态机示意图。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。
本发明提供的总线逻辑仲裁装置及方法的核心思想是通过状态监测模块侦测IP核交易状态，仲裁模块根据所侦测的结果控制总线的控制权。
本实施例的总线逻辑仲裁装置，具体包括第一主模块、第二主模块、从模块和总线。从模块内设置第一IP核和第二IP核，第一主模块通过总线与从模块互联并访问和控制第一IP核，第二主模块通过总线与从模块互联并访问和控制第二IP核。
其还包括第一状态监测模块、第二状态监测模块、多路选择器模块和仲裁模块。
第一状态监测模块用于侦测第一IP核交易状态，并将侦测信息发送给仲裁模块。
第二状态监测模块用于侦测第一IP核交易状态，并将侦测信息发送给仲裁模块。
仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；多路选择器模块设置在总线上。仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块，多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。
需要说明的是，第一IP核交易是指第一IP核通过若干总线周期的读写寄存器操作最终完成一次交易或命令传输。第二IP核交易是指第二IP核通过若干总线周期的读写寄存器操作最终完成一次交易或命令传输。
本实施例中，仲裁模块的仲裁逻辑可采用状态机实现。本实施例的总线逻辑仲裁装置可集成在可编程逻辑芯片（FPGA芯片或CPLD芯片），可编程逻辑芯片集成在片上系统上。
上述实施例所提供的逻辑仲裁装置，其仲裁方法具体包括以下步骤：
S1：第一主模块占用总线时，第一主模块查询第一IP核内部的状态寄存器；
需要说明的是，这里假设系统上电工作后，第一主模块占用总线。另外，第一主模块处于空闲时查询第一IP核内部的状态寄存器。
S2：若有第一IP核交易发生，则第一主模块停止查询操作，并控制第一IP核完成当前交易。
S3：第一状态监测模块侦测到第一IP核交易的起始状态输出给仲裁模块。
S4：在第一IP核交易过程中，若第二状态监测模块侦测到第二IP核交易的起始状态，则在第一状态监测模块侦测到第一IP核交易的结束状态后，仲裁模块发出允许第二主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第二主模块占用总线。
S5：第二主模块占用总线后，第二主模块控制第二IP核完成当前交易。
S6：在第二IP核交易过程中，若第一状态监测模块侦测到第一IP核交易的起始状态，则在第二状态监测模块侦测到第二IP核交易的结束状态后，仲裁模块发出允许第一主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第一主模块占用总线。
在上述方法的基础上，在步骤S4中，仲裁裁模块发出允许第二主模块占用总线的总线允许信号时，仲裁模块还向第二状态监测模块反馈第二IP核交易开始的ACK信号和第一IP核交易结束的ACK信号。且当仲裁模块发出允许第二主模块占用总线的总线允许信号时，第一主模块对第一IP核的查询操作被插入总线时钟周期的等待状态，直至第一主模块再次占用总线，并接收总线的握手信号后再继续该查询操作。
在步骤S6中，仲裁裁模块发出允许第一主模块占用总线的总线允许信号时，仲裁模块向第一状态监测模块反馈第一IP核交易开始的ACK信号和第二IP核交易结束的ACK信号。
另外，在上述实施例基础上，若在第一IP核交易过程中，第二状态监测模块未侦测到第二IP核交易的起始状态，则第一主模块继续占用总线。在第一模块继续占用总线阶段，当第一状态监测模块侦测到第一IP核新一轮交易的起始状态时，仲裁模块向第一状态监测模块反馈第一IP核新一轮交易开始的ACK信号以及第一IP核上一轮交易结束的ACK信号。
若在第二IP核交易过程中，第一状态监测模块未侦测到第一IP核交易的起始状态，则第二主模块继续占用总线。在第二模块继续占用总线阶段，当第二状态监测模块侦测到第二IP核新一轮交易的起始状态时，仲裁模块向第二状态监测模块反馈第二IP核新一轮交易开始的ACK信号以及第二IP核上一轮交易结束的ACK信号。
下边以一具体实施方案对本发明进行说明，如图1所示为本具体实施例方案的原理示意图。其集成在FPGA芯片100上，包括参与仲裁的主模块A101、主模块B102和从模块108，构成逻辑仲裁电路的状态监测模块A104、状态监测模块B107、仲裁模块106、多路选择器模块105，以及分别和从模块108内部IP_A109和IP_B110通信的IP_A Master模块111和IP_B Slave模块112。
IP_A109被主模块A101通过所述片上总线103访问和控制，作为一个Slave和IP_AMaster模块111通信；IP_B110被主模块B102通过片上总线103访问和控制，作为一个Master和IP_B Slave模块112通信。状态监测模块A104和状态监测模块B107分别对IP_A109交易和IP_B110交易的状态进行侦测。需要说明的是，状态监测模块A104可直接与IP_A109连接以侦测其交易状态，状态监测模块B107可通过与主模块B102连接，通过侦测主模块B102的信息以侦测IP_B110的交易状态。状态监测模块B107也可以直接与IP_B110连接侦测其交易状态，图1仅给出一种实施例作为说明。仲裁模块106根据状态监测模块A104和状态监测模块B107输出的侦测结果来切换片上总线103的控制权。多路选择器模块105根据仲裁模块106输出的总线允许信号选择让主模块A101或主模块B102发起的总线操作通过并抵达至从模块108的片上总线103接口。
假设默认主模块A101占用片上总线103，并和IP_A109进行通信，当状态监测模块B107侦测到IP_B110交易的一个起始状态，并且状态监测模块A104侦测到IP_A109交易的结束状态时，则仲裁模块106将片上总线103的控制权切换给主模块B102，此时由于IP_A109交易已结束，原本主模块A101将重新查询所述IP_A109的内部寄存器，但由于总线控制权被转移给主模块B102后，主模块A101的查询操作将被插入若干个总线时钟周期的等待状态，直至主模块A101再次占用片上总线103并接收到来自片上总线103的握手信号后才会继续进行之前被插入等待状态的查询操作，另外，当仲裁模块106在将总线控制权切换给主模块B102的同时，仲裁模块106向状态监测模块B107反馈IP_B110交易开始的ACK信号和IP_A109交易结束的ACK信号。当主模块A101占用片上总线103但监测模块B始终都未侦测到有IP_B110交易发生时，则主模块A101将继续占用片上总线103，此时当监测模块A侦测到IP_A109新一轮交易的起始状态时，仲裁模块106向状态监测模块A104反馈IP_A109这一轮交易开始的ACK信号以及IP_A109上一轮交易结束的ACK信号。
当主模块B102占用片上总线103和IP_B110进行通信时，如果状态监测模块A104侦测到IP_A109交易的一个起始状态，同时状态监测模块B107侦测到IP_B110交易的一个结束状态时，仲裁模块106将片上总线103的控制权切换给主模块A101，同时向状态监测模块A104反馈IP_A109交易开始的ACK信号，以及向状态监测模块B107反馈IP_B110交易结束的ACK信号。当主模块B102占用总线但监测模块A未侦测到有IP_A109交易的发生时，则主模块B102将继续占用片上总线103，此时当状态监测模块B107侦测到IP_B110新一轮交易的起始状态时，仲裁模块106向状态监测模块B107反馈IP_B110这一轮交易开始的ACK信号以及IP_B110上一轮交易结束的ACK信号。
本方案中，仲裁模块106的仲裁逻辑由状态机实现，如图2所示为其状态机示意图。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims (9)

1.一种总线逻辑仲裁装置，其特征在于，包括第一主模块、第二主模块、从模块和总线；所述从模块内设置第一IP核和第二IP核；所述第一主模块通过总线与从模块互联并访问和控制第一IP核，所述第二主模块通过总线与从模块互联并访问和控制第二IP核；
还包括：
侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；
侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；
以及，多路选择器模块和仲裁模块；所述仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；所述多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。
2.根据权利要求1所述的总线逻辑仲裁装置，其特征在于，所述仲裁模块的仲裁逻辑由状态机实现。
3.根据权利要求1或2所述的总线逻辑仲裁装置，其特征在于，所述总线逻辑仲裁装置集成在可编程逻辑芯片上。
4.根据权利要求3所述的总线逻辑仲裁装置，其特征在于，所述可编程逻辑芯片集成在片上系统上。
5.一种基于权利要求1-4任一项所述总线逻辑仲裁装置的仲裁方法，其特征在于，包括以下步骤：
第一主模块占用总线时，第一主模块查询第一IP核内部的状态寄存器；
若有第一IP核交易发生，则第一主模块停止查询操作，并控制第一IP核完成当前交易；
第一状态监测模块侦测到第一IP核交易的起始状态输出给仲裁模块；
在第一IP核交易过程中，若第二状态监测模块侦测到第二IP核交易的起始状态，则在第一状态监测模块侦测到第一IP核交易的结束状态后，仲裁模块发出允许第二主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第二主模块占用总线；
第二主模块占用总线后，第二主模块控制第二IP核完成当前交易；
在第二IP核交易过程中，若第一状态监测模块侦测到第一IP核交易的起始状态，则在第二状态监测模块侦测到第二IP核交易的结束状态后，仲裁模块发出允许第一主模块占用总线的总线允许信号至多路选择器模块，多路选择器模块根据该总线允许信号选择第一主模块占用总线。
6.根据权利要求5所述的仲裁方法，其特征在于，仲裁裁模块发出允许第二主模块占用总线的总线允许信号时，仲裁模块向第二状态监测模块反馈第二IP核交易开始的ACK信号和第一IP核交易结束的ACK信号；
仲裁裁模块发出允许第一主模块占用总线的总线允许信号时，仲裁模块向第一状态监测模块反馈第一IP核交易开始的ACK信号和第二IP核交易结束的ACK信号。
7.根据权利要求5或6所述的仲裁方法，其特征在于，若在第一IP核交易过程中，第二状态监测模块未侦测到第二IP核交易的起始状态，则第一主模块继续占用总线；
若在第二IP核交易过程中，第一状态监测模块未侦测到第一IP核交易的起始状态，则第二主模块继续占用总线。
8.根据权利要求7所述的仲裁方法，其特征在于，在第一模块继续占用总线阶段，当第一状态监测模块侦测到第一IP核新一轮交易的起始状态时，仲裁模块向第一状态监测模块反馈第一IP核新一轮交易开始的ACK信号以及第一IP核上一轮交易结束的ACK信号；
在第二模块继续占用总线阶段，当第二状态监测模块侦测到第二IP核新一轮交易的起始状态时，仲裁模块向第二状态监测模块反馈第二IP核新一轮交易开始的ACK信号以及第二IP核上一轮交易结束的ACK信号。
9.根据权利要求5、6或8所述的仲裁方法，其特征在于，当仲裁模块发出允许第二主模块占用总线的总线允许信号时，第一主模块对第一IP核的查询操作被插入总线时钟周期的等待状态，直至第一主模块再次占用总线，并接收总线的握手信号后再继续该查询操作。
CN201710807054.2A 2017-09-08 2017-09-08 一种总线逻辑仲裁装置及方法 Active CN107729273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710807054.2A CN107729273B (zh) 2017-09-08 2017-09-08 一种总线逻辑仲裁装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710807054.2A CN107729273B (zh) 2017-09-08 2017-09-08 一种总线逻辑仲裁装置及方法

Publications (2)

Publication Number Publication Date
CN107729273A true CN107729273A (zh) 2018-02-23
CN107729273B CN107729273B (zh) 2021-02-02

Family

ID=61205848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710807054.2A Active CN107729273B (zh) 2017-09-08 2017-09-08 一种总线逻辑仲裁装置及方法

Country Status (1)

Country Link
CN (1) CN107729273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111131408A (zh) * 2019-12-09 2020-05-08 航天恒星科技有限公司 一种基于fpga的网络协议栈架构设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075220A (zh) * 2007-04-29 2007-11-21 北京中星微电子有限公司 一种总线仲裁仿真装置和方法
CN101399654A (zh) * 2007-09-25 2009-04-01 华为技术有限公司 一种串行通信方法和装置
CN101989942A (zh) * 2009-08-07 2011-03-23 无锡江南计算技术研究所 仲裁控制方法、通信方法、仲裁器和通信系统
CN103136142A (zh) * 2013-03-05 2013-06-05 浪潮齐鲁软件产业有限公司 一种总线仲裁的方法
CN105468459A (zh) * 2015-12-02 2016-04-06 上海兆芯集成电路有限公司 计算机资源控制器以及控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075220A (zh) * 2007-04-29 2007-11-21 北京中星微电子有限公司 一种总线仲裁仿真装置和方法
CN101399654A (zh) * 2007-09-25 2009-04-01 华为技术有限公司 一种串行通信方法和装置
CN101989942A (zh) * 2009-08-07 2011-03-23 无锡江南计算技术研究所 仲裁控制方法、通信方法、仲裁器和通信系统
CN103136142A (zh) * 2013-03-05 2013-06-05 浪潮齐鲁软件产业有限公司 一种总线仲裁的方法
CN105468459A (zh) * 2015-12-02 2016-04-06 上海兆芯集成电路有限公司 计算机资源控制器以及控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111131408A (zh) * 2019-12-09 2020-05-08 航天恒星科技有限公司 一种基于fpga的网络协议栈架构设计方法
CN111131408B (zh) * 2019-12-09 2023-04-18 航天恒星科技有限公司 一种基于fpga的网络协议栈架构设计方法

Also Published As

Publication number Publication date
CN107729273B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN103338217B (zh) 基于低等待时间接口的连网及用于该连网的处理装置
CN101263465B (zh) 用于总线仲裁的方法和系统
CN100496048C (zh) 多主通信系统
EP2515232B1 (en) Priority level arbitration method and device
CA2711052C (en) Methods, systems, and devices for providing an interrupt scheme in automated pharmaceutical dispensing machines without centralized arbitration
US8719476B2 (en) Communication system, master device and slave device, and communication method, configured to handle plural concurrent requests
US10225168B2 (en) Interface apparatus and memory bus system
CN106164887B (zh) 总线地址分配
US10936524B2 (en) Bus system with slave devices
KR102635214B1 (ko) 단일 와이어 디지털 버스용 디바이스, 마스터 디바이스, 센서 및 단일 와이어 디지털 버스상의 다수의 디바이스들에 어드레스들을 할당하는 방법
CN105045742B (zh) 级联通信方法以及级联系统
CN104216312A (zh) 用于提供通用接口的方法以及具有通用接口的微控制器
CN116306455B (zh) 一种适用于2D-Mesh拓扑的晶上系统的高速配置管理方法
US7206889B2 (en) Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes
CN107729273A (zh) 一种总线逻辑仲裁装置及方法
CN107743621A (zh) 集成电路输入及输出
CN109471818A (zh) 总线结构实现方法及装置
KR20000018869A (ko) 교환기에서 프로세서간의 통신 시스템 및 방법
US6954810B2 (en) Transparent switch
CN105095149B (zh) 一种片上系统参数的批处理方法和装置
CN108108473B (zh) 数据查询方法以及服务器
CN114726675A (zh) 一种基于带检测冲突的485通信网络及智能照明系统
CN102841813A (zh) 分配存储器资源的系统和方法
CN104867374B (zh) 一种从板id学习系统及方法
CN108881424A (zh) 数据的交互存储/获取方法/系统、可读存储介质及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201231

Address after: Building 9, No.1, guanpu Road, Guoxiang street, Wuzhong Economic Development Zone, Wuzhong District, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: Room 1601, 16 / F, 278 Xinyi Road, Zhengdong New District, Zhengzhou City, Henan Province, 450000

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant