CN107710177A - 数据输送装置和数据输送方法 - Google Patents

Abstract

一种数据输送装置，其具有：缓存部，其暂时保存要向公共总线输送的输送数据；写入控制部，其将输入数据作为所述输送数据写入到所述缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的内容的通知信号；读取控制部，其从所述缓存部中读取所述输送数据；接口部，其将由所述读取控制部从所述缓存部中读出的所述输送数据按照规定的总线协议输送给所述公共总线；以及带宽平滑部，其根据所述通知信号，对所述读取控制部从所述缓存部中读取所述输送数据的时机进行控制，从而使所述公共总线的带宽平滑。

Description

数据输送装置和数据输送方法

技术领域

本发明涉及数据输送装置和数据输送方法。

本申请基于2015年6月15日在日本申请的日本特愿2015-120449号来主张优先权，将其内容引用于此。

背景技术

以往，数字照相机等的摄像系统具有被分配了各种功能块的多个LSI(LargeScale Integration：大规模集成电路)。多个LSI与DMA(Direct Memory Access：直接存储器存取)用的公共总线连接。分别分配给多个LSI的多个功能块经由公共总线而共享一个DRAM(Dynamic Random Access Memory：动态随机存取存储器)。这种摄像系统具有总线仲裁器。

总线仲裁器通过调整并受理各功能块的访问DRAM的DMA输送请求，而对各功能块对DRAM的访问进行控制。具体而言，总线仲裁器例如进行如下的仲裁：通过减少在切换存储体(bank)时产生的公共总线的带宽损失和在读与写之间切换时产生的公共总线的带宽损失，最大限度提高总线的利用效率，并且优先受理负责优先级高的处理的功能块的DMA输送请求。

一般情况下，根据总线仲裁器的仲裁，在优先级高的功能块连续输出了DMA输送请求的情况下，有可能出现不将总线权让给其他功能块而其他功能块的处理滞留的情况。作为解决了该问题的现有技术，具有在专利文献1中公开的技术。在专利文献1的技术中，优先级高的功能块隔开一定的时间间隔而输出DMA输送请求，由此，即使优先级高的功能块的DMA输送请求连续，总线仲裁器也能够受理优先级低的其他功能块的DMA输送请求。

现有技术文献

专利文献

专利文献1：日本特开2006-39672号公报

发明内容

发明要解决的课题

例如在由于公共总线拥堵等而导致功能块的DMA输送请求被总线仲裁器受理需要长时间的情况下，应该在这之后输出的该功能块自身的DMA输送请求滞留。在该情况下，该功能块为了抑制自身的处理的延迟，需要快速地输出所滞留的DMA输送请求。

然而，根据专利文献1的技术，如果DMA输送请求在被仲裁器受理之后没有经过一定时间，则输出了该DMA输送请求的功能块无法输出接下来的DMA输送请求。因此，即使公共总线的拥堵等消除、公共总线的带宽产生富余，也难以快速地输出所滞留的DMA输送请求。

本发明是鉴于上述情况而完成的，其课题在于，提供能够高效地利用公共总线的带宽并且快速地进行所滞留的数据输送的数据输送装置和数据输送方法。

用于解决课题的手段

根据本发明的第1方式，数据输送装置具有：缓存部(12)，其暂时保存要向公共总线(180)输送的输送数据；写入控制部(11)，其将输入数据作为所述输送数据写入到所述缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的内容的通知信号；读取控制部(13)，其从所述缓存部中读取所述输送数据；接口部(14)，其将由所述读取控制部从所述缓存部中读出的所述输送数据按照规定的总线协议输送给所述公共总线；以及带宽平滑部(15)，其根据所述通知信号，对所述读取控制部从所述缓存部中读取所述输送数据的时机进行控制，从而使所述公共总线的带宽平滑。

根据本发明的第2方式，在第1方式的数据输送装置中，也可以是，所述带宽平滑部通过使从所述写入控制部输出的所述通知信号延迟而生成控制信号并将该控制信号输出给所述读取控制部，其中，该控制信号用于对所述读取控制部从所述缓存部中读取所述输送数据的时机进行控制。

根据本发明的第3方式，在第2方式的数据输送装置中，所述带宽平滑部使随着构成所述输入数据的像素数据被所述写入控制部依次写入到所述缓存部中而从所述写入控制部依次输出的所述通知信号延迟，从而隔开规定的时间间隔地将所述通知信号作为所述控制信号依次输出给所述读取控制部。

根据本发明的第4方式，在第3方式的数据输送装置中，也可以是，所述带宽平滑部具有：FIFO存储器(1501)，其用于保持从所述写入控制部依次输出的所述通知信号；第1计数器(1502)，其响应于从所述写入控制部依次输出的所述通知信号而对所述FIFO存储器所保持的通知信号中的未被读取的通知信号的数量进行计数；第2计数器(1503)，其按照规定的周期进行递增计数，直至达到给出所述规定的时间间隔的计数值，并且在所述FIFO存储器的读取的时刻被初始化；以及读取判定部(1504)，其在所述第2计数器的计数值达到规定值并且所述第1计数器的计数值是表示在所述FIFO存储器中存在未从所述FIFO存储器读出的通知信号的值的情况下，从所述FIFO存储器读取并输出未读取的通知信号作为所述控制信号。

根据本发明的第5方式，数据输送方法包含以下步骤：第1步骤，将输入数据作为要向公共总线输送的输送数据写入到缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的通知信号；第2步骤，根据所述通知信号，以使所述公共总线的带宽平滑的方式生成用于从所述缓存部中读取所述输送数据的控制信号；第3步骤，响应于所述控制信号而从所述缓存部中读取所述输送数据；以及第4步骤，其将从所述缓存部读出的所述输送数据按照规定的总线协议输送给所述公共总线。

发明效果

根据本发明的各方式，能够高效地利用公共总线的带宽并且快速地进行所滞留的数据输送。

附图说明

图1是示出应用了本发明的第1实施方式的数据输送装置的摄像系统的结构例的框图。

图2是示出本发明的第1实施方式的数据输送装置的结构例的框图。

图3是示出本发明的第1实施方式的数据输送装置所具备的带宽平滑部的结构例的框图。

图4是示出本发明的第1实施方式的数据输送装置的动作流程的一例的流程图。

图5A是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对输送对象的图像数据的例子进行说明的图。

图5B是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对输送对象的图像数据的例子进行说明的图。

图5C是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对输送对象的图像数据的例子进行说明的图。

图5D是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对输送对象的图像数据的例子进行说明的图。

图6A是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对到DMA输送请求被受理为止的时间较短的情况下的动作进行说明的时序图。

图6B是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对到DMA输送请求被受理为止的时间较短的情况下的输入数据与输出数据的关系进行说明的图。

图7A是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是对到DMA输送请求被受理为止的时间较长的情况下的动作进行说明的时序图。

图7B是用于对本发明的第1实施方式的数据输送装置的动作进行说明的图，是用于对到DMA输送请求被受理为止的时间较长的情况下的输入数据与输出数据的关系进行说明的图。

图8是示出本发明的第2实施方式的数据输送装置所具备的带宽平滑部的结构例的框图。

图9是示出本发明的第3实施方式的数据输送装置的结构例的框图。

图10是示出本发明的第3实施方式的数据输送装置所具备的带宽平滑部的结构例的框图。

图11是用于对本发明的第3实施方式的数据输送装置所具备的带宽平滑部的动作进行说明的图，是用于对缓存部的剩余容量与输送数据之间的时间间隔的关系进行说明的图。

图12A是用于对补充本发明的实施方式的数据输送装置的效果用的现有技术的数据输送装置的动作例进行说明的图，是用于对到DMA输送请求被受理为止的时间较短的情况下的动作进行说明的时序图。

图12B是用于对补充本发明的实施方式的数据输送装置的效果用的现有技术的数据输送装置的动作例进行说明的图，是用于对到DMA输送请求被受理为止的时间较长的情况下的动作进行说明的时序图。

具体实施方式

以下，一边参照附图一边对本发明的实施方式进行说明。

(第1实施方式)

首先，对本发明的第1实施方式进行说明。

图1是示出应用了本发明的第1实施方式的数据输送装置的摄像系统100的结构例的框图。

摄像系统100例如是数字照相机。摄像系统100具有图像传感器110、功能块120～150、总线仲裁器161、DRAM接口部162、DRAM 163、中央运算处理装置(CPU；CentralProcessing Unit)170以及公共总线180。另外，在图1中省略了用于将被摄体的光像成像于图像传感器110的摄像面上的光学系统等。

图像传感器110对被摄体的光像进行光电转换而生成像素数据(像素信号)。图像传感器110例如是CCD(Charge Coupled Device：电荷耦合元件)图像传感器或CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器。图像传感器110输出例如RGB表色系统的图像数据。

功能块120作为用于将由图像传感器110取得的图像数据输出给公共总线180的总线接口发挥功能。功能块120具有预处理部121、图像提取部122、123、评价值生成部124、数据输送部125～127。预处理部121对由图像传感器110取得的图像数据实施例如缺陷校正和阴影校正等预处理。

图像提取部122、123通过切出由图像传感器110取得的图像数据的一部分而从上述图像数据中提取显示图像和记录图像等图像数据。评价值生成部124生成用于曝光、白平衡、对焦等的控制的评价值。数据输送部125将由图像提取部122提取的图像数据输送给公共总线180。数据输送部126将由图像提取部123提取的图像数据输送给公共总线180。数据输送部127将由评价值生成部124生成的评价值输送给公共总线180。

功能块130对图像进行显示。功能块130具有数据输送部131、显示处理部132、显示元件133。数据输送部131将要在显示元件133上显示的图像(以下，称为显示图像。)的图像数据从公共总线180输送给显示处理部132。显示处理部132从DRAM163取得显示图像的图像数据，对该图像数据实施OSD(On Screen Display：屏幕显示)重叠处理等显示处理。显示元件133使由显示处理部132处理后的图像数据可视。显示元件133例如是TFT(Thin FilmTransistor：薄膜晶体管)液晶元件或有机EL(Electro Luminescence：电致发光)显示元件。

功能块140对图像数据进行存储。功能块140具有数据输送部141、142、卡接口部143、记录介质144。数据输送部141将从卡接口部143提供的图像数据输送给公共总线180。数据输送部142将从公共总线180提供的图像数据输送给卡接口部143。卡接口部143从DRAM163读取图像数据并写入到记录介质144中，从记录介质144读取图像数据并写入到DRAM163中。记录介质144例如是SD(Secure Digital：安全数字)卡或CF(Compact Flash：紧凑型闪存)等相对于卡接口部143可装卸的存储卡。

功能块150对保存在DRAM 163中的图像数据(预处理后的图像数据)实施去噪处理、YC转换处理、调整尺寸处理、JPEG压缩处理等规定的图像处理而生成显示图像或记录图像。功能块150具有数据输送部151、152和图像处理部153。数据输送部151将从图像处理部153提供的图像数据输送给公共总线180。数据输送部152将从公共总线180提供的图像数据输送给图像处理部153。图像处理部153实施上述规定的图像处理。由图像处理部153实施了上述规定的图像处理后的图像数据被输送并保存在DRAM 163中。

总线仲裁器161调整并受理从与公共总线180连接的功能块120～150输出的DMA输送请求。总线仲裁器161决定被赋予总线权的功能块，该总线权用于允许对DRAM 163的访问。DRAM接口部162实施对DRAM 163的图像数据的写入和从DRAM 163的图像数据的读取。DRAM 163是功能块120～150所共享的半导体存储器。DRAM 163例如是同步DRAM。

中央运算处理装置170对摄像系统100的整体动作进行控制。另外，中央运算处理装置170也与上述的功能块120～150同样地是共享DRAM 163的功能块之一。

第1实施方式的数据输送装置与上述的摄像系统100所具备的数据输送部125～127、131、141、142、151、152中的、向公共总线180输出图像数据的数据输送部125～127、141、151分别相当。以下，着眼于功能块120所具备的数据输送部125进行说明，将数据输送部125称作“数据输送装置10”。

另外，第1实施方式的数据输送装置既能够应用于图1所示的摄像系统100所具备的全部数据输送部，也能够仅应用于一部分的数据输送部。

图2是示出本发明的第1实施方式的数据输送装置10的结构例的框图。

数据输送装置10具有写入控制部11、缓存部12、读取控制部13、接口部(I/F部)14、带宽平滑部15。

另外，也可以将带宽平滑部15和写入控制部11一体化，还可以将带宽平滑部15和读取控制部13一体化。并且，可以将读取控制部13和接口部14一体化。

写入控制部11将由图像传感器110所取得的像素数据的数据序列构成的输入图像数据Di作为输送数据依次写入到缓存部12中。每次构成输入图像数据Di的规定数量的像素的像素数据(例如32个像素的像素数据)的写入完成时，写入控制部11输出表示输入图像数据Di被写入到了缓存部12中的写入完成通知信号SW。在写入完成通知信号SW中包含有表示被写入了输入图像数据Di的存储区域M0～M15中的任意区域的地址信息。在第1实施方式中，每次构成输入图像数据Di的32个像素的像素数据的写入完成时，写入控制部11输出写入完成通知信号SW，但不限于该例。

并且，写入控制部11在从后述的读取控制部13接收到读取完成通知信号SR时，根据该读取完成通知信号SR，确定存储区域M0～M15中的、输送数据被读出了的存储区域(即，空闲的存储区域)。写入控制部11将输入图像数据Di写入到空闲的存储区域中。

缓存部12对输送给公共总线180的输送数据进行暂时保存。缓存部12例如由SRAM(Static Random Access Memory：静态随机存取存储器)构成。在第1实施方式中，缓存部12包含存储区域M0～M15总计16个存储区域。在各存储区域中，将构成输入图像数据Di的上述规定数量的像素的像素数据作为输送数据而保存。在第1实施方式中，在存储区域M0～M15中分别保存有32个像素的像素数据。设1个像素的像素数据为2字节的话，则在存储区域M0～M15中分别保存有64(＝2×32)字节的像素数据。因此，在存储区域M0～M15中分别具有至少64字节的存储容量。

缓存部12从存储区域M0朝向存储区域M15以64字节为单位依次对构成输入图像数据Di的像素数据进行保存。具体而言，缓存部12将构成输入图像数据Di的最初的32个像素的64字节的像素数据保存在起始的存储区域M0中，将接下来的32个像素的64字节的像素数据保存在存储区域M1中。以下同样地，缓存部12将构成输入图像数据Di的后续的像素数据以64字节为单位依次保存在存储区域M2～M15中。当在最后的存储区域M15中保存了输入图像数据Di时，缓存部12再次从起始的存储区域M0朝向存储区域M15，将构成输入图像数据Di的新的后续的各像素数据以64字节为单位依次保存在各存储区域中。即，从图像传感器110依次输出的输入图像数据Di的各像素数据被写入控制部11循环写入到缓存部12的存储区域M0至存储区域M15中。以下，将像素数据写入到缓存部12中是指将输入图像数据Di以32个像素的64字节为单位写入到存储区域M0～M15中。

另外，在摄像系统100的结构中，在用于将输入图像数据Di写入到缓存部12中的写入时钟信号和用于从缓存部12读取输送数据的读取时钟信号是彼此不同的时钟信号的情况下，作为缓存部12，可以使用例如能够将写入时钟信号和读取时钟信号单独输入的类型的SRAM(例如，双端口SRAM)。

读取控制部13响应于从带宽平滑部15输出的后述的读取控制信号SC而从缓存部12中读取输送数据。读取控制信号SC是使写入完成通知信号SW延迟而得到的信号。因此，读取控制信号SC与写入完成通知信号SW同样地包含有表示输入图像数据Di被写入到了缓存部12中的内容的信息和表示被写入了输入图像数据Di的存储区域的地址信息。读取控制部13在从带宽平滑部15接收到读取控制信号SC时，从包含在该读取控制信号SC中的地址信息所示的缓存部12的存储区域M0～M15中以32个像素的64字节为单位读取像素数据作为输送数据。以下，从缓存部12读取输送数据是指从存储区域M0～M15以32个像素的64字节为单位读取像素数据作为输送数据。

每次完成从缓存部12读取32个像素的64字节的输送数据时，读取控制部13将表示读出了该输送数据的内容的读取完成通知信号SR输出给写入控制部11。在读取完成通知信号SR中包含有表示保存了所读取的输送数据的缓存部12的存储区域的地址信息(即，表示空闲的存储区域的信息)。

接口部14将由读取控制部13从缓存部12读出的输送数据按照规定的总线协议输送给公共总线180。具体而言，接口部14为了将输送数据输送给公共总线180，进行DMA输送请求REQ的发送、DMA输送接收ACK的接收、表示输送数据的输送目的地的DRAM上的地址ADD的发送、输送数据(像素数据)主体的发送等。

带宽平滑部15使公共总线180的带宽平滑。带宽平滑部15根据从写入控制部11输入的写入完成通知信号SW，对读取控制部13从缓存部12读取输送数据的时机进行控制，由此使公共总线180的带宽平滑。带宽平滑部15通过使从写入控制部11输入的写入完成通知信号SW延迟，而生成用于对从缓存部12读取输送数据的时机进行控制的读取控制信号SC并输出给读取控制部13。使写入完成通知信号SW延迟是指使写入完成通知信号SW平滑。因此，通过使写入完成通知信号SW延迟而生成的读取控制信号SC是平滑化后的写入完成通知信号SW。

具体而言，带宽平滑部15使随着构成输入图像数据Di的像素数据被写入控制部11依次写入到缓存部12中而从写入控制部11依次输出的写入完成通知信号SW延迟，从而隔开规定的时间间隔地将所述写入完成通知信号作为所述控制信号依次输出给读取控制部13。用于设定上述规定的时间间隔的设定信号E从中央运算处理装置170(图1)输入给带宽平滑部15。但是，设定信号E也可以从外部直接被输入到带宽平滑部15中。后面对带宽平滑部15的详细内容进行描述。

图3是示出本发明的第1实施方式的数据输送装置10所具备的带宽平滑部15的结构例的框图。

带宽平滑部15具有FIFO(First-In First-Out：先进先出)存储器1501、计数器(第1计数器)1502、计数器(第2计数器)1503、读取判定部1504。

FIFO存储器1501暂时保存从写入控制部11依次输出的写入完成通知信号SW。FIFO存储器1501例如由级联的多个寄存器构成。FIFO存储器1501通过暂时保存写入完成通知信号SW而使写入完成通知信号SW延迟，根据从后述的读取判定部1504输入的FIFO读取指令，将写入完成通知信号SW作为读取控制信号SC输出。

计数器(第1计数器)1502响应于从写入控制部11依次输出的写入完成通知信号SW，对已经保持在FIFO存储器1501中的写入完成通知信号SW中的、没有从FIFO存储器1501中被读出的写入完成通知信号SW的数量进行计数。每次从写入控制部11向FIFO存储器1501输入了写入完成通知信号SW时，计数器1502进行递增计数。并且，每次从FIFO存储器1501读出了写入完成通知信号SW时，计数器1502进行递减计数。

计数器1502的计数值表示输入到FIFO存储器1501中的写入完成通知信号SW的数量与从FIFO存储器1501输出的写入完成通知信号SW的数量的差分(包含零在内的自然数)。因此，能够根据计数器1502的计数值得知有无未从FIFO存储器1501中被读出的写入完成通知信号SW。如果计数器1502的计数值是1以上的值，则FIFO存储器1501中存在未从FIFO存储器1501中被读出的写入完成通知信号SW。并且，如果计数器1502的计数值是0，则输入到FIFO存储器1501中的写入完成通知信号SW全部被读出，在FIFO存储器1501中不存在未从FIFO存储器1501被读出的写入完成通知信号SW。

计数器(第2计数器)1503在计数值达到根据设定信号E而在计数器1503中设定的计数值的最大值之前以规定周期进行递增计数。当计数器1503的计数值达到根据设定信号E而设定的最大值时，计数器1503将表示计数值达到了最大值的信号输出给读取判定部1504，然后计数器1503在读取FIFO存储器1501的时刻被初始化。即，每次从FIFO存储器1501中读取写入完成通知信号SW时，计数器1503的计数值被初始化。具体而言，计数器1503在读取判定部1504输出FIFO读取指令时，响应于该FIFO读取指令而被初始化。计数器1503在被初始化后，在计数值达到最大值之前或再次被初始化之前，重复进行递增计数。

基于根据设定信号E而在计数器1503中设定的计数值的最大值来决定从带宽平滑部15依次输出的读取控制信号SC的时间间隔Ts。越增大在计数器1503中设定的上述最大值，读取控制信号SC的时间间隔Ts(图6)变得越大。在该情况下，公共总线180的带宽的平滑化变得明显，另一方面表现出数据的输送速度下降的趋势。相反地，越减小上述最大值，读取控制信号SC的时间间隔变得越小。在该情况下，数据的输送速度上升，另一方面表现出公共总线180的平滑化被抑制的趋势。根据设定信号E而在计数器1503中设定的计数值的最大值能够根据所需的数据输送速度和公共总线180的带宽的平滑化的程度等而任意设定。

读取判定部1504根据计数器1502、1503的计数值而对FIFO存储器1501的读取进行控制。即，在计数器1503的计数值达到根据上述最大值而决定的规定值并且计数器1502的计数值是表示在FIFO存储器1501中存在未从FIFO存储器1501中被读出的写入完成通知信号SW的值的情况下，读取判定部1504将用于指示写入完成通知信号SW的读取的FIFO读取指令输出给FIFO存储器1501。

读取判定部1504通过将上述FIFO读取指令输出给FIFO存储器1501而将未从FIFO存储器1501被读出的写入完成通知信号SW从FIFO存储器1501中作为读取控制信号SC读取并输出。此时，隔开由计数器1503中设定的计数值的最大值所决定的规定的时间间隔Ts(图6)地从带宽平滑部15的FIFO存储器1501向读取控制部13依次输出读取控制信号SC。这样，通过隔开时间间隔Ts地将读取控制信号SC输入到读取控制部13中，如后所述，公共总线180的带宽被平滑化。

接下来，沿着图4所示的流程，一边参照图5A至图7B一边对第1实施方式的数据输送装置10的动作(数据输送方法)进行说明。

图4是示出本发明的第1实施方式的数据输送装置10的动作流程的一例的流程图。图5A～图5D是用于对本发明的第1实施方式的数据输送装置10的动作进行说明的图，是用于对输送对象的图像数据的例子进行说明的图。图6A和图6B是用于对本发明的第1实施方式的数据输送装置10的动作进行说明的图。图6A是用于对DMA输送请求被受理之前的时间较短的情况下的动作进行说明的时序图。图6B是用于对DMA输送请求被受理为止的时间较短的情况下的输入图像数据Di与输出输送数据Do的关系进行说明的图。图7A和图7B是用于对本发明的第1实施方式的数据输送装置10的动作进行说明的图。图7A是用于对DMA输送请求被受理为止的时间较长的情况下的动作进行说明的时序图。图7B是用于对DMA输送请求被受理为止的时间较长的情况下的输入图像数据Di与输出输送数据Do的关系进行说明的图。

这里，为了易于理解第1实施方式的效果，假设在输入图像数据Di中存在密集地包含有像素数据的区域和稀疏地包含有像素数据的区域。通常，在从某个功能块将密集地包含有像素数据的输入图像数据Di向公共总线180输送的情况下，该功能块连续地输出DMA输送请求。因此，有可能产生在输出DMA输送请求的期间其他功能块的DMA输送请求不被总线仲裁器受理的状况。为了避免这样的状况，在第1实施方式中，使公共总线180的带宽平滑。但是，当使公共总线180的带宽平滑时，DMA输送请求被限制，有可能引起数据输送速度降低的情况。因此，在本实施方式中取得能够使公共总线180的带宽平滑并且抑制数据输送速度降低的效果。

在图5A～图5D中示出了基于输入图像数据Di的摄影画面P的例子，其中，在该输入图像数据Di中存在密集地包含有作为数据输送装置10的数据输送的对象的像素数据的区域和稀疏地包含有像素数据的区域。图5A所示的摄影画面P包含有进行图像(作为输送对象的像素数据)的取入的图像区域A1～A3和几乎不进行图像的取入图像区域(图像区域A1～A3以外的区域)。在从图像传感器110取得的输入图像数据Di中密集地包含有用于显示图像区域A1～A3的像素数据。换言之，在图像区域A1～A3中密集地包含有像素数据(密集的区域)。与此相对，在输入图像数据Di中几乎不包含用于显示图像区域A1～A3以外的区域的像素数据。换言之，在图像区域A1～A3以外的区域中几乎不包含像素数据(稀疏的区域)。因此，在沿着图5A所例示的摄影画面P的扫描线从图像传感器110依次输出的输入图像数据Di中，密集地包含有像素数据的区域(密集的区域)与几乎不包含像素数据的区域(稀疏的区域)交替地存在。

图5B所示的摄影画面P与图5A所示的例子同样地包含有进行图像(作为输送对象的像素数据)的取入的图像区域A1～A3和几乎不进行图像的取入的图像区域(图像区域A1～A3以外的区域)。但是，在图5B的例子中，实际上作为输送对象的像素数据仅是虚线所示的各图像区域A1～A3的上边侧的一部分的像素数据和下边侧的一部分的像素数据。在该情况下，在输入图像数据Di中密集地包含有虚线所示的区域的像素数据(密集的区域)。在输入图像数据Di中几乎不包含其他区域的像素数据(稀疏的区域)。在该情况下也是，在沿着摄影画面P的扫描线从图像传感器110依次输出的输入图像数据Di中，密集地包含有像素数据的区域(密集的区域)与几乎不包含像素数据的区域(稀疏的区域)交替地存在。

图5C所示的摄影画面P包含广角图像PW和远望图像PT。在多重记录(Multi-Recording)中，输送包含广角图像PW和远望图像PT在内的摄影画面P的像素数据。在多重记录中，远望图像PT的区域相当于进行图像(作为输送对象的像素数据)的取入的区域。即，远望图像PT的区域的像素数据密集地包含于输入图像数据Di中(密集的区域)。其他区域(广角图像PW的区域)相当于几乎不进行图像取入的区域。即，在输入图像数据Di中几乎不包含其他区域(广角图像PW的区域)的像素数据(稀疏的区域)。在该情况下也是，在沿着摄影画面P的扫描线从图像传感器110依次输出的输入图像数据Di中，密集地包含有像素数据的区域(密集的区域)与几乎不包含像素数据的区域(稀疏的区域)交替地存在。通过所谓数字变焦从图像传感器110取得的输入图像数据也是同样的。

图5D所示的摄影画面P包含有用于取得曝光和白平衡等的评价值的多个评价区域。在图5D中，由虚线示出多个评价区域。上述评价值包含于与各评价区域的最后的扫描线对应的输入图像数据Di中。因此，在与各评价区域的最后的扫描线对应的输入图像数据Di中密集地包含有上述评价值。即，在与各评价区域的最后的扫描线对应的区域中密集地包含有评价用的像素数据(密集的区域)。在其他区域中稀疏地包含有评价用的像素数据(稀疏的区域)。因此，在该情况下也是，在沿着摄影画面P的扫描线从图像传感器110依次输出的输入图像数据Di中存在与评价值有关并且密集地包含有像素数据的区域(密集的区域)和几乎不包含像素数据的区域(稀疏的区域)。

接下来，对于形成上述的图5A～图5D中例示的摄影画面P的输入图像数据Di从图像传感器110输入到数据输送装置10时的动作，分为(1)从数据输送装置10输出的DMA输送请求REQ被总线仲裁器161快速地受理的情况和(2)到DMA输送请求REQ被受理为止需要长时间的情况进行说明。

另外，为了易于理解，假设在输入图像数据Di的密集地包含有像素数据的区域中连续存在6个像素数据。并且，在输入图像数据Di中，将连续的6个像素数据作为1个组，假设包含有多个组。但是，不限于该例，包含于输入图像数据Di中的像素数据的排列是任意的。

(1)DMA输送受理ACK快速地被受理的情况

参照图6A和图6B，对DMA输送受理ACK快速地被受理的情况下的动作进行说明。从图像传感器110输出的构成输入图像数据Di的像素数据以与32个像素的像素数据相当的64字节为单位，从图像提取部122向作为数据输送部125的数据输送装置10的写入控制部11依次输入。写入控制部11将输入图像数据Di作为向公共总线180输送的输送数据，以32个像素的64字节为单位写入到缓存部12中(步骤S1)。并且，每次将包含于输入图像数据Di中的32个像素的64字节的像素数据写入到缓存部12中时，如图6A所示，写入控制部11输出表示将输入图像数据Di写入到了缓存部12中的写入完成通知信号SW(步骤S1)。

在图6A中，示意性地示出写入完成通知信号SW的四边形中的数字与密集地包含于输入图像数据Di中的6个像素数据对应。例如“1”这样的标记表示在密集地包含于输入图像数据Di中的6个像素数据中的起始(第1个)像素数据被写入到了缓存部12中的情况下从写入控制部11输出的信号SW(1)。这样的信号的标记对于读取控制信号SC也是同样的。即，在图6A中，写入完成通知信号SW的“1”～“6”这样的标记表示写入完成通知信号SW(1)～SW(6)。读取控制信号SC的“1”～“6”这样的标记表示读取控制信号SC(1)～SC(6)。

接着，带宽平滑部15根据写入完成通知信号SW，以使公共总线180的带宽平滑的方式生成用于从缓存部12中读取输送数据的读取控制信号SC(步骤S2)。如上所述，带宽平滑部15将从写入控制部11依次输出的写入完成通知信号SW依次输出给图3所示的FIFO存储器150。然后，带宽平滑部15将保持在FIFO存储器1501中的写入完成通知信号SW作为读取控制信号SC隔开一定的时间间隔Ts地按照输入顺序输出。

在图6A的例子中，示意性地示出了从写入控制部11输出到带宽平滑部15的写入完成通知信号SW(1)～SW(6)和从带宽平滑部15输出的读取控制信号SC(1)～SC(6)。读取控制信号SC(1)～SC(6)的时间间隔Ts是根据上述图3所示的计数器1503中设定的计数值的最大值而决定的。

当像素数据稀疏地存在于输入图像数据Di中的情况下，为了使公共总线180的带宽平滑(即，为了使输出给公共总线180的DMA输送请求REQ的发送间隔均匀)，只要将对像素数据密集地存在的输入图像数据Di进行输送时的DMA输送请求REQ的发送间隔增长即可。从该观点来看，在图3所示的计数器1503中设定的计数值的最大值是以使读取控制信号SC的时间间隔Ts大于写入完成通知信号SW的时间间隔的方式设定的。写入完成通知信号SW的时间间隔与包含于输入图像数据Di中的像素数据的时间间隔对应。

这里，由于读取控制信号SC的时间间隔Ts越大，DMA输送请求REQ的时间间隔Tr也越大，因此处于数据输送速度下降的趋势。并且，如果读取控制信号SC的时间间隔Ts过大，则也有可能妨碍之后的伴随着数据输送的处理。因此，在计数器1503中设定的计数值的最大值是在能够取得所需的数据输送速度的范围内设定的。

接着，读取控制部13响应于从带宽平滑部15输入的读取控制信号SC，从缓存部12中读取输送数据(步骤S3)。这里，在存在响应于前次的读取控制信号SC而已经从缓存部12中被读出的前次输送数据的情况下，读取控制部13以在接口部14中接收到针对该前次输送数据的DMA输送请求REQ的DMA输送受理ACK为条件，从缓存部12中读取本次输送数据。

在输送数据被读取控制部13从缓存部12中读出时，接口部14将DMA输送请求REQ输出给公共总线180，将从缓存部12读出的输送数据按照规定的总线协议输送给公共总线180(步骤S4)。具体而言，如图6A所示，接口部14对应于以一定的时间间隔Ts从带宽平滑部15输入的读取控制信号SC(1)～SC(6)而依次输出6个DMA输送请求REQ。

这里，由于假定是从接口部14输出的DMA输送请求REQ被总线仲裁器161快速地受理的情况，因此，如图6A所例示，接口部14在输出下次的DMA输送请求REQ之前，接收表示本次的DMA输送请求REQ已被总线仲裁器161受理的DMA输送受理ACK。然后，接口部14将被读取控制部13从缓存部12中读出了的输送数据输送给公共总线180(步骤S4)。

这样，在DMA输送请求REQ被总线仲裁器161快速地受理的状况下，密集地包含有在图6B中作为第1组示出的6个像素数据的输入图像数据Di按照与根据在计数器1503中设定的计数值的最大值而决定的时间间隔Ts对应的时间间隔、作为输出输送数据Do从接口部14向公共总线180输出。在图6B所示的例子中，在密集地包含有紧接着第1组之后的第2组像素数据的输入图像数据Di输入之前，第1组的像素数据的数据输送已经完成。

因此，在DMA输送请求REQ快速地被受理的状况下，通过使公共总线180的带宽平滑而使DMA输送请求REQ的时间间隔Tr产生富余。因此，在对像素数据密集地存在的输入图像数据Di进行输送时，总线仲裁器161能够适当地调整并受理各功能块的DMA输送请求REQ。由此，能够减轻总线仲裁器161的负担。

并且，即使使对像素数据密集地存在的输入图像数据Di进行输送时的DMA输送请求REQ的时间间隔Tr增长，各组的像素数据的数据输送也会彼此不发生干涉地进行。因此，即使使公共总线180的带宽平滑，也不会降低数据输送速度，能够根据总线仲裁器161的仲裁而将图像传感器110的像素数据输送给DRAM 163。

并且，在图6A和图6B的例子中，通过使公共总线180的带宽平滑，公共总线180被将从图像传感器110取得的像素数据输送给DRAM 163的功能块占有的频率降低，其他功能块的DMA输送请求REQ被总线仲裁器161受理的频率变高。因此，在总线仲裁器161的仲裁中，即使将用于将图像传感器110的像素数据输送给DRAM163的功能块的优先级设定得较高，也能够抑制给其他功能块的处理带来的影响，能够防止其他功能块的处理的滞留。

(2)在DMA输送请求REQ被受理为止需要长时间的情况

接下来，参照图7A和图7B，对针对DMA输送请求的DMA输送受理ACK被受理为止需要长时间的情况下的动作进行说明。

另外，对于写入完成通知信号SW和读取控制信号SC的标记，与图6A和图6B的例子所示的情况相同。

与上述的DMA输送受理ACK快速被受理的情况同样地，每次将包含从图像传感器110取得的像素数据在内的输入图像数据Di写入到缓存部12中时，写入控制部11依次输出写入完成通知信号SW(步骤S1)。响应于从写入控制部11输出的写入完成通知信号SW，从带宽平滑部15隔开一定的时间间隔Ts地依次输出读取控制信号SC(步骤S2)。读取控制部13响应于从带宽平滑部15输出的读取控制信号SC，从缓存部12中读取输送数据(步骤S3)。接口部14响应于读取控制信号SC而将被读取控制部13读出的输送数据的DMA输送请求REQ输出，并对该输送数据进行输送(步骤S4)。

这里，考虑如下的情况：响应于最初的读取控制信号SC(1)而从接口部14输出的最初的DMA输送请求REQ例如由于公共总线180的拥堵等，到被总线仲裁器161受理为止需要长时间。在图7A的例子中，在时刻t0从接口部14输出的最初的DMA输送请求REQ到被总线仲裁器161在时刻t1受理为止需要长时间。其结果为，针对最初的DMA输送请求REQ的DMA输送受理ACK在第3个读取控制信号SC(3)输出之后的时刻t1被接口部14受理。

当DMA输送受理ACK在时刻t1被接口部14受理时，在上述的步骤S3中，读取控制部13响应于第2个读取控制信号SC(2)而从缓存部12中读取下一个输送数据。然后，在上述的步骤S4中，接口部14响应于第2个读取控制信号SC(2)而输出由读取控制部13读出的输送数据的DMA输送请求REQ，并且将该输送数据输出给公共总线180。

在该情况下，响应于第2个及以后的读取控制信号SC(2)～SC(6)而由读取控制部13从缓存部12中读出的输送数据暂时滞留。在图7B的例子中，由于在响应于最初的读取控制信号SC(1)而从缓存部12中被读出的输送数据的DMA输送请求REQ被总线仲裁器161受理为止需要长时间，因此，在该期间，应该响应于第2个及以后的读取控制信号SC(2)～SC(6)而被输送的输送数据Do(2)～Do(3)的输送滞留。

然而，根据第1实施方式，像接下来说明那样，只要恢复到DMA输送请求REQ快速地被受理的状况，就能够以较短的时间间隔快速地输送滞留的输送数据，挽回输送数据的输送的延迟。

具体进行说明。在图7A的例子中，在时刻t1，除了最初的读取控制信号SC(1)之外，第2个读取控制信号SC(2)和第3个读取控制信号SC(3)也已经从带宽平滑部15输出给了读取控制部13。因此，当响应于最初的读取控制信号SC(1)而从缓存部12中被读出的最初的输送数据的DMA输送受理ACK被受理时，在上述的步骤S3中，读取控制部13立即响应于第2个读取控制信号SC(2)从缓存部12中读取下一个输送数据。然后，在上述的步骤S4中，接口部14响应于第2个读取控制信号SC(2)而将所读出的输送数据的DMA输送请求REQ输出给公共总线180，并且将该输送数据输送给公共总线180。

这里，在时刻t1之后，只要维持着DMA输送请求REQ快速地被受理的状况，DMA输送请求REQ就会以最小限度的时间间隔从接口部14被输出，而不会被计数器1503的计数值的最大值限制。因此，滞留的第2个及以后的输送数据快速地被输送，能够挽回输送数据的输送的延迟。

在图7B所示的例子中，在密集地包含有紧接着第1组的第2组的像素数据在内的输入图像数据Di被输入之前挽回了第1组的像素数据的数据输送的延迟。因此，能够防止第1组的最初的输送数据的输送延迟对处理的影响。

因此，根据第1实施方式，能够高效地利用公共总线180的带宽并且快速地输送所滞留的数据。

(第2实施方式)

接下来，对本发明的第2实施方式进行说明。

图8是示出本发明的第2实施方式的数据输送装置所具备的带宽平滑部25的结构例的框图。

第2实施方式的带宽平滑部25在上述的图3所示的第1实施方式的带宽平滑部15的结构的基础上还具有选择器1505。其余与第1实施方式相同。

例如从图1所示的中央运算处理装置170向选择器1505输入两种设定信号E1、E2。并且，从图像提取部122输入设定信号E3。这里，设定信号E1是与上述的第1实施方式的设定信号E相同的信号，是用于对计数器1503的计数值的最大值进行设定的信号。设定信号E2是与设定信号E1同样地用于对计数器1503的计数值的最大值进行设定的信号。

但是，根据设定信号E2而设定的计数值的最大值小于根据设定信号E1而设定的计数值的最大值。因此，在根据设定信号E2而设定了计数器1503的计数值的最大值的情况下，与根据设定信号E1而设定了计数器1503的计数值的最大值的情况相比，DMA输送请求REQ的时间间隔Ts变短。

设定信号E3是包含最终输送信息的信号，该最终输送信息表示由读取控制部13从缓存部12中读取的输送数据是最终输送数据。选择器1505在包含于设定信号E3中的最终输送信息示出最终输送数据的情况下，选择设定信号E2而输出给计数器1503和读取判定部1504。在其他情况下，选择器1505选择设定信号E1而输出给计数器1503和读取判定部1504。

图像提取部122在从输入图像数据Di(由预处理部121实施了预处理后的输入图像数据)中提取图像数据时，判定输入图像数据Di是否是帧内的最终输送数据。而且，图像提取部122在输入图像数据Di不是最终输送数据的情况下，将包含表示输入图像数据Di不是最终输送数据的内容的最终输送信息在内的设定信号E3输出给带宽平滑部25的选择器1505。在该情况下，由选择器1505选择设定信号E1而输出给计数器1503和读取判定部1504。

与此相对，图像提取部122在输入图像数据Di(由预处理部121实施了预处理后的输入图像数据)是帧内的最终输送数据的情况下，将包含表示输入图像数据Di是最终输送数据的内容的最终输送信息在内的设定信号E3输出给选择器1505。在该情况下，由带宽平滑部25的选择器1505选择设定信号E2而输出给计数器1503和读取判定部1504。

通过具有上述的选择器1505，在最终的数据输送以外的正常的数据输送中，带宽平滑部25与上述的第1实施方式同样地动作而实施公共总线180的带宽的平滑化。并且，在最终的数据输送中，由于根据设定信号E2而将较小的值设定作为计数器1503的计数值的最大值，因此读取控制信号SC的时间间隔Ts变短，DMA输送请求REQ的时间间隔Tr也变短。在该情况下，虽然抑制了公共总线180的带宽的平滑化，但能够防止与之后的数据输送的干涉。因此，根据第2实施方式，能够抑制帧间的数据干涉并且使公共总线的带宽平滑。

(第3实施方式)

接下来，对本发明的第3实施方式进行说明。

图9是示出本发明的第3实施方式的数据输送装置30的结构例的框图。数据输送装置30在上述的第1实施方式的图2所示的数据输送装置10的结构的基础上具有带宽平滑部35来代替带宽平滑部15。其余的数据输送装置30的结构与第1实施方式的数据输送装置10的结构相同。

图10是示出本发明的第3实施方式的数据输送装置30所具备的带宽平滑部35的结构例的框图。带宽平滑部35在上述的第2实施方式的图8所示的带宽平滑部25的结构的基础上还具有缓存裕度判定部1506。其余的带宽平滑部35的结构与第2实施方式的带宽平滑部25的结构相同。

缓存裕度判定部1506判定缓存部12的剩余容量(缓存裕度)。带宽平滑部35根据缓存裕度判定部1506的判定结果而对输送给公共总线180的输送数据之间的时间间隔(根据设定信号E1、E2而设定的时间间隔Ts1、Ts2)进行调整。具体而言，缓存部12的剩余容量越少，带宽平滑部35越减小输送数据间的时间间隔Ts。在第3实施方式中，带宽平滑部35与第2实施方式同样地根据设定信号E1、E2而对读取控制信号SC的时间间隔进行设定，并且根据缓存部12的剩余容量而对读取控制信号SC的时间间隔进行调整。

另外，也可以省略基于设定信号E1、E2而对读取控制信号SC的时间间隔的调整，在该情况下不进行公共总线180的带宽的平滑化。

带宽平滑部35根据写入完成通知信号SW的数量(即，写入到缓存部12中的数据的数量)与读取控制信号SC的数量(即，从缓存部12中读出的数据的数量)的差分而取得缓存部12的剩余容量，根据该剩余容量而掌握缓存部12的剩余容量。缓存部12的剩余容量少意味着无法写入到缓存部12中的可能性变高、缓存部12的功能损坏的可能性变高。缓存裕度判定部1506将表示缓存部12的剩余容量(缓存裕度)的信号M输出给计数器1503。在第3实施方式中，信号M表示缓存部12的剩余容量有富余、剩余容量少、几乎没有剩余容量中的任意一种。

图11是用于对本发明的第3实施方式的数据输送装置30所具备的带宽平滑部35的动作进行说明的图，是用于对缓存部12的剩余容量与输送数据间的时间间隔Ts11(＝Ts1)、Ts12、Ts13之间的关系进行说明的图。

计数器1503基于从缓存裕度判定部1506输入的信号M，对根据设定信号E1、E2而设定的计数值的最大值进行调整。在图11的例子中，带宽平滑部35在信号M示出缓存部12的剩余容量有富余的情况下，将时间间隔Ts11设定作为读取控制信号SC的时间间隔Ts，其中，该时间间隔Ts11是将规定的第1系数“1”与根据设定信号E1而决定的时间间隔Ts1相乘得到的。在该情况下，向公共总线180输送的输送数据Do的时间间隔Ts被设定为与时间间隔Ts1相等的值。

并且，当在时刻t31信号M示出缓存部12的剩余容量少的情况下，带宽平滑部35将时间间隔Ts12设定作为读取控制信号SC的时间间隔Ts，其中，该时间间隔Ts12是将规定的第2系数“0.5”与根据设定信号E1而决定的时间间隔Ts1相乘得到的。在该情况下，向公共总线180输送的输送数据Do的时间间隔Ts被设定为时间间隔Ts1的2分之1的值(＝Ts1×0.5)。

而且，当在时刻t32信号M示出缓存部12的剩余容量几乎没有的情况下，带宽平滑部35将时间间隔Ts13设定作为读取控制信号SC的时间间隔Ts，其中，该时间间隔Ts13是将规定的第3系数“0.2”与根据设定信号E1而决定的时间间隔Ts1相乘得到的。由此，向公共总线180输送的输送数据Do的时间间隔被设定为时间间隔Ts1的5分之1的值(＝Ts1×0.2)。

另外，在上述的例子中，第1系数、第2系数、第3系数的各数值只是一例，能够以可对缓存部12的剩余容量进行调整为限度，任意设定各系数的数值。

像上述那样，信号M所示的缓存部12的剩余容量越少，带宽平滑部35越减小根据设定信号E1而设定的读取控制信号SC的时间间隔Ts1，越减小输送数据间的时间间隔Ts1。对于根据设定信号E2而设定的输送数据间的时间间隔Ts2也是同样的。其结果为，相比于缓存部12的写入速度，使从缓存部12的读取速度相对地增加，由此，使缓存部12的剩余容量增加。

根据第3实施方式，由于根据缓存部12的剩余容量而对输送数据间的时间间隔Ts进行控制，因此能够使针对缓存部12的数据的写入动作稳定，能够稳定地维持缓存部12的缓存功能。

接下来，将上述的第1实施方式至第3实施方式的效果与专利文献1的技术进行比较以验证。

图12A和图12B是用于补充本发明的实施方式的数据输送装置的效果的、用于对现有技术的数据输送装置的动作例进行说明的图。图12A是用于对DMA输送请求被受理为止的时间较短的情况下的动作进行说明的时序图。图12B是用于对DMA输送请求被受理为止的时间较长的情况下的动作进行说明的时序图。

根据专利文献1的技术，如图12A所例示，DMA输送请求REQ的时间间隔TINT固定为恒定。因此，如图12B所例示，从时刻t10最初的DMA输送请求REQ被输出给公共总线起到DMA输送受理ACK在时刻t11被受理为止需要了长时间的情况下，与最初的DMA输送请求REQ隔开了恒定的时间间隔TINT而在时刻t12输出下一个DMA输送请求REQ。换言之，即使最初的DMA输送请求REQ被受理，如果没有经过与恒定的时间间隔TINT相当的时间，则下一个DMA输送请求REQ不会被输出。因此，无法将在最初的DMA输送请求REQ被受理之前所滞留的输送数据快速地输送。

与此相对，根据上述的本发明的第1实施方式至第3实施方式，在到DMA输送请求REQ被受理为止需要长时间的状况下，DMA输送请求REQ的时间间隔Tr不被从带宽平滑部15输出的读取控制信号SC的时间间隔Ts限制，DMA输送请求REQ以最小的时间间隔被输出。因此，能够将到被总线仲裁器161受理为止需要了长时间的DMA输送请求REQ之后的DMA输送请求REQ快速地输出。因此，即使在到DMA输送请求REQ被受理为止需要长时间，也能够将在此期间滞留的输送数据快速地输送，能够抑制数据输送速度的降低。

并且，根据上述的本发明的第1实施方式至第3实施方式，在DMA输送请求REQ快速地被受理的状况下，为了使公共总线180的带宽平滑，根据从带宽平滑部15输出的读取控制信号SC的时间间隔Ts而设定DMA输送请求REQ的时间间隔Tr。即使这样设定了DMA输送请求REQ的时间间隔Tr，如图7A所例示，各组的像素数据彼此也不干涉，因此无损于数据输送速度。

因此，根据上述的实施方式，通过使公共总线180平滑化，能够使优先级低的功能块的DMA输送请求REQ被受理，并且即使产生优先级高的功能块的DMA输送请求REQ长时间不被受理的状况，也能够挽回数据输送的延迟。因此能够优先实施优先级高的功能块的处理，并且高效地防止优先级低的功能块的处理的滞留。

接下来，总结本发明的实施方式的主要的效果。

根据本发明的第1实施方式至第3实施方式，能够高效地利用公共总线180的带宽并且快速地输送所滞留的数据。并且，根据本发明的第2实施方式，能够抑制帧间的数据干渉并且使公共总线的带宽平滑。而且，根据本发明的第3实施方，由于根据缓存部12的剩余容量而对输送数据间的时间间隔Ts进行调整，因此能够使缓存部12的缓存功能稳定。

并且，能够根据保持在缓存部12中的输送数据量而输出DMA输送请求REQ，由此能够根据输送数据量而灵活地使公共总线180的带宽平滑。

并且，即使是DMA输送请求长时间不被受理的情况，也能够抑制作为输送数据的缓存的处理的滞留。

并且，能够在输出DMA输送请求REQ之前对带宽进行控制，公共总线180的带宽的控制变得容易。

并且，由于不需要具有用于对DMA输送请求REQ的时间间隔Tr进行控制的复杂的电路，因此能够抑制电路的规模。

并且，在DMA输送请求REQ被总线仲裁器161快速地受理的状况下，能够使公共总线180的带宽平滑。因此，能够实施总线仲裁器161的仲裁中的优先级高的功能块的处理并且确保优先级低的功能块的处理。

并且，即使产生到DMA输送请求REQ被总线仲裁器161受理为止需要长时间的状况，只要之后恢复到DMA输送请求REQ被总线仲裁器161快速地受理的状况，就能够挽回由于到DMA输送请求REQ被受理为止需要了长时间而滞留的数据输送的延迟。

并且，在输入了具有像素数据的疎密的输入图像数据Di的情况下，通过使DMA输送请求REQ在时间轴上扩散，能够使公共总线180的带宽平滑。

并且，当根据DMA输送的数据速率高的状态而在总线仲裁器中设定各功能块的优先级的情况下，即使优先级高的功能块的DMA输送请求连续，也能够使其他功能块的DMA输送请求被总线仲裁器受理。因此，总线权不再被优先级高的功能块占有，优先级低的功能块能够确保总线权。因此，能够防止优先级低的功能块的处理的滞留。

并且，能够通过简单的结构而灵活地对DMA输送请求REQ的时间间隔Tr进行调整。

并且，即使总线仲裁器161的仲裁的规则被变更，也能够通过根据设定信号E对计数器1503的计数值的最大值进行调整而灵活地使公共总线180的带宽平滑。

以上，对本发明的优选的实施方式进行了说明，但本发明不限于这些实施方式及其变形例。能够在不脱离本发明的主旨的范围内进行结构的添加、省略、置换以及其他变更。并且，本发明不限于上述的说明，仅受附加的权利要求书限定。

产业上的可利用性

本发明能够广泛地应用于数据输送装置和数据输送方法中，能够高效地利用公共总线的带宽并且快速地输送所滞留的数据。

标号说明

10、30：数据输送装置；11：写入控制部；12：缓存部；13：读取控制部；14：接口部(I/F部)；15、25、35：带宽平滑部；100：摄像系统；110：图像传感器；120、130、140、150：功能块；121：预处理部；122、123：图像提取部；124：评价值生成部；125～127：数据输送部；131：数据输送部；132：显示处理部；133：显示元件；141、142：数据输送部；143：卡接口部；144：记录介质；151、152：数据输送部；153：图像处理部；161：总线仲裁器；162：DRAM接口部；163：DRAM；170中央运算处理装置；180：公共总线；1501：FIFO存储器；1502：计数器(第1计数器)；1503：计数器(第2计数器)；1504：读取判定部；1505：选择器；1506：缓存裕度判定部；A1、A2、A3：图像区域；ACK：DMA输送受理；Di：输入图像数据；Do：输出输送数据；E、E1、E2、E3：设定信号；M：信号；M0～M15：存储区域；P：摄影画面；PT：远望图像；PW：广角图像；REQDMA：输送请求；SC：读取控制信号；SR：读取完成通知信号；SW：写入完成通知信号；TINTDMA：输送请求REQ的时间间隔；TrDMA：输送请求REQ的时间间隔；Ts：读取控制信号SC的时间间隔；Ts11、Ts12、Ts13：输送数据间的时间间隔。

权利要求书(按照条约第19条的修改)

1.(修改后)一种数据输送装置，其具有：

缓存部，其暂时保存要向公共总线输送的输送数据；

写入控制部，其将输入数据作为所述输送数据写入到所述缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的通知信号；

读取控制部，其从所述缓存部中读取所述输送数据；

接口部，其将由所述读取控制部从所述缓存部中读出的所述输送数据按照规定的总线协议输送给所述公共总线；以及

带宽平滑部，其使所述通知信号延迟，生成用于对从所述缓存部中读取所述输送数据的时机进行控制的读取控制信号并输出到所述读取控制部，从而使所述公共总线的带宽平滑，

在存在响应于前次的读取控制信号而已经从所述缓存部读取的前次输送数据的情况下，所述读取控制部以在所述接口部中接收到针对该前次输送数据的DMA输送请求REQ的DMA输送受理ACK为条件，从所述缓存部中读取本次输送数据。

2.(删除)

3.(修改后)根据权利要求1所述的数据输送装置，其特征在于，

所述带宽平滑部使随着构成所述输入数据的像素数据被所述写入控制部依次写入到所述缓存部中而从所述写入控制部依次输出的所述通知信号延迟，从而隔开规定的时间间隔地将所述通知信号作为所述控制信号依次输出。

4.(修改后)根据权利要求3所述的数据输送装置，其特征在于，

所述带宽平滑部具有：

FIFO存储器，其用于保持从所述写入控制部依次输出的所述通知信号；

第1计数器，其响应于从所述写入控制部依次输出的所述通知信号而对所述FIFO存储器所保持的通知信号中的未被读取的通知信号的数量进行计数；

第2计数器，其按照规定的周期进行递增计数，直至达到给出所述规定的时间间隔的计数值，并且在所述FIFO存储器的读取的时刻被初始化；以及

读取判定部，其在所述第2计数器的计数值达到规定值并且所述第1计数器的计数值表示所述FIFO存储器中存在未从所述FIFO存储器读出的通知信号的情况下，从所述FIFO存储器中读取并输出未从所述FIFO存储器读取的通知信号作为所述控制信号。

5.(修改后)一种数据输送方法，其包含以下步骤：

第1步骤，将输入数据作为要向公共总线输送的输送数据写入到缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的通知信号；

第2步骤，使所述通知信号延迟，以使所述公共总线的带宽平滑的方式生成用于从所述缓存部中读取所述输送数据的读取控制信号；

第3步骤，响应于所述读取控制信号而从所述缓存部中读取所述输送数据；以及

第4步骤，其将从所述缓存部读出的所述输送数据按照规定的总线协议输送给所述公共总线，

在第3步骤中，在存在响应于前次的读取控制信号而已经从所述缓存部读取的前次输送数据的情况下，以发出了针对该前次输送数据的DMA输送请求REQ的DMA输送受理ACK为条件，从所述缓存部中读取本次输送数据。

说明或声明(按照条约第19条的修改)

在权利要求1和权利要求5的修改中，追加了“使所述通知信号延迟，生成用于对从所述缓存器部中读取所述输送数据的时机进行控制的读取控制信号并输出到所述读取控制部，从而使所述共同总线的频带平滑”的结构和“在存在响应前次读取控制信号而已经从所述缓存器部读取的前次输送数据的情况下，以在所述接口部中接收到针对该前次输送数据的DMA输送请求REQ的DMA输送受理ACK为条件，从所述缓存器部中读取本次输送数据”的结构。删除了权利要求2。伴随权利要求2的删除而修改了权利要求3的引用关系。在权利要求4中进行了修改以明确了“未从所述FIFO存储器被读出的通知信号”。

Claims (5)

1.一种数据输送装置，其具有：

缓存部，其暂时保存要向公共总线输送的输送数据；

写入控制部，其将输入数据作为所述输送数据写入到所述缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的内容的通知信号；

读取控制部，其从所述缓存部中读取所述输送数据；

接口部，其将由所述读取控制部从所述缓存部中读出的所述输送数据按照规定的总线协议输送给所述公共总线；以及

带宽平滑部，其根据所述通知信号，对所述读取控制部从所述缓存部中读取所述输送数据的时机进行控制，从而使所述公共总线的带宽平滑。

2.根据权利要求1所述的数据输送装置，其特征在于，

所述带宽平滑部通过使从所述写入控制部输出的所述通知信号延迟而生成控制信号，并将该控制信号输出给所述读取控制部，其中，该控制信号用于对所述读取控制部从所述缓存部中读取所述输送数据的时机进行控制。

3.根据权利要求2所述的数据输送装置，其特征在于，

所述带宽平滑部使随着构成所述输入数据的像素数据被所述写入控制部依次写入到所述缓存部中而从所述写入控制部依次输出的所述通知信号延迟，从而隔开规定的时间间隔地将所述通知信号作为所述控制信号依次输出给所述读取控制部。

4.根据权利要求3所述的数据输送装置，其特征在于，

所述带宽平滑部具有：

FIFO存储器，其用于保持从所述写入控制部依次输出的所述通知信号；

第1计数器，其响应于从所述写入控制部依次输出的所述通知信号而对所述FIFO存储器所保持的通知信号中的未被读取的通知信号的数量进行计数；

第2计数器，其按照规定的周期进行递增计数，直至达到给出所述规定的时间间隔的计数值，并且在所述FIFO存储器的读取的时刻被初始化；以及

读取判定部，其在所述第2计数器的计数值达到规定值并且所述第1计数器的计数值是表示所述FIFO存储器中存在未读出的通知信号的值的情况下，从所述FIFO存储器中读取并输出未读取的通知信号作为所述控制信号。

5.一种数据输送方法，其包含以下步骤：

第1步骤，将输入数据作为要向公共总线输送的输送数据写入到缓存部中，并输出表示将所述输入数据写入到了所述缓存部中的通知信号；

第2步骤，根据所述通知信号，以使所述公共总线的带宽平滑的方式生成用于从所述缓存部中读取所述输送数据的控制信号；

第3步骤，响应于所述控制信号而从所述缓存部中读取所述输送数据；以及

第4步骤，其将从所述缓存部读出的所述输送数据按照规定的总线协议输送给所述公共总线。