CN107704422A - 一种基于可编程逻辑器件的并行计算方法及装置 - Google Patents
一种基于可编程逻辑器件的并行计算方法及装置 Download PDFInfo
- Publication number
- CN107704422A CN107704422A CN201710955142.7A CN201710955142A CN107704422A CN 107704422 A CN107704422 A CN 107704422A CN 201710955142 A CN201710955142 A CN 201710955142A CN 107704422 A CN107704422 A CN 107704422A
- Authority
- CN
- China
- Prior art keywords
- msub
- mrow
- pld
- place
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Abstract
本发明涉及可编程逻辑器件的高性能计算架构技术领域，具体涉及一种基于可编程逻辑器件的并行计算方法及装置。设计一种数字逻辑电路对一个连续可导函数进行并行的近似计算，把计算过程分成两级流水线，第一级计算函目标函数值及其导数值，第二级并行地计算出目标函数在其邻域内的线性近似的函数值。因此，本发明具有如下优点：效率高、节省逻辑资源。
Description
技术领域
本发明涉及可编程逻辑器件的高性能计算架构技术领域，具体涉及一种基于可编程逻辑器件的并行计算方法及装置。
背景技术
以FPGA为代表的可编程逻辑器件由于其灵活性与高性能，已经在众多需要频繁科学计算的工业、科研、军事及其它应用中找到用武之地，而连续可导传递函数的计算是其一个重要的应用领域。
目前，一般是通过简单地扩大硬件规模，例化多个函数计算逻辑电路来实现复杂传递函数的并行计算，这样会占用大量的逻辑资源。或者使用基于多口RAM/ROM的查找表来实现，这样又会占用大量存储器资源。
发明内容
本发明的上述技术问题主要是通过下述技术方案得以解决的：
一种基于可编程逻辑器件的并行计算方法，其特征在于，在可导函数f(x)的定义域范围内，在待计算目标点x0所处的邻域内根据可导函数f(x)的导数构建一线性函数作为可导函数f(x)在该待计算目标点x0处的值。
在上述的一种基于可编程逻辑器件的并行计算方法，其特征在于，所述f(x)为一元连续可导函数，所述线性函数基于下式构造：
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)。
在上述的一种基于可编程逻辑器件的并行计算方法所述f(x)为二元连续可导函数f(x,y)，在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数作为可导函数f(x,y)在该待计算目标点(x0,y0)处的值。
在上述的一种基于可编程逻辑器件的并行计算方法所述线性函数根据下式构建：
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0(的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
在上述的一种基于可编程逻辑器件的并行计算方法所述导数为流水线计算电路实现或者为查找表实现。
一种基于可编程逻辑器件的并行计算装置，其特征在于，该并行计算装置包括可编程逻辑器件,该可编程逻辑器件例化有：
导数计算模块，用于计算可导函数f(x)在待计算目标点x0处的导数；
函数构造模块，用于在待计算目标点x0所处的邻域内根据所述导数构建一线性函数
估值计算模块，将所述函数在待计算目标点x0处的函数值作为可导函数f(x)在该待计算目标点x0处的值。
在上述的一种基于可编程逻辑器件的并行计算装置，所述f(x)为一元连续可导函数，所述函数构造模块基于下式构造线性函数
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)。
在上述的一种基于可编程逻辑器件的并行计算装置，所述f(x)为二元连续可导函数f(x,y)，所述函数构造模块在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数
在上述的一种基于可编程逻辑器件的并行计算装置，所述函数构造模块根据下式构建线性函数
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0)的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
一种基于可编程逻辑器件的并行计算装置，其特征在于，该并行计算装置包括至少一可编程逻辑器件、至少一存储器，以及存储在该至少一存储器中并可在该至少一可编程逻辑器件上运行的程序文件，其特征在于，该至少一可编程逻辑器件被配置为执行该程序文件时实现如前述方法的步骤。
因此，本发明具有如下优点：1.具有很高的计算性能：利用硬件并行的优势，流水线架构打破了顺序执行的模式，在每个时钟周期内完成更多的处理任务。2.在合适的计算精度的情况下，节省大量逻辑资源，并且降低功耗。3.相对于软件过多的抽象层，本发明以硬件执行运算过程，具有更高的稳定性。
附图说明
附图1是本发明的方法原理示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
实施例：
一、首先介绍一下本发明的具体方法原理。
本发明在可导函数f(x)的定义域范围内，在待计算目标点x0所处的邻域内根据可导函数f(x)的导数构建一线性函数作为可导函数f(x)在该待计算目标点x0处的值。
其中，f(x)为一元连续可导函数，所述线性函数基于下式构造：
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)。
并且，f(x)为二元连续可导函数f(x,y)，在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数作为可导函数f(x,y)在该待计算目标点(x0,y0)处的值。
线性函数根据下式构建：
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0)的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
在本实施例中，导数为流水线计算电路实现或者为查找表实现。
二、下面介绍一下与本发明方法对应的装置结构。
本发明涉及的基于可编程逻辑器件连续可导函数的并行计算装置，包括一个可编程逻辑器件、一个存储器，以及存储在该存储器中并可在该可编程逻辑器件上运行的程序文件，该可编程逻辑器件被配置为执行该程序文件时实现第一项描述的方法的步骤，该可编程逻辑器件具体包括：
1、导数计算模块，用于计算可导函数f(x)在待计算目标点x0处的导数；f(x)为一元连续可导函数，所述函数构造模块基于下式构造线性函数
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)；
并且，f(x)为二元连续可导函数f(x,y)，所述函数构造模块在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数
2、函数构造模块，用于在待计算目标点x0所处的邻域内根据所述导数构建一线性函数在本实施例中，函数构造模块根据下式构建线性函数
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0)的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
3、估值计算模块，将所述函数在待计算目标点x0处的函数值作为可导函数f(x)在该待计算目标点x0处的值。
在本实施例中，导数为流水线计算电路实现或者为查找表实现。
需要说明的是，上述实施例中，该并行计算装置也可以包括多个可编程逻辑器件、与该多个可编程逻辑器件一一对应的多个存储器，以及分别存储在每个存储器中并可在其对应的该可编程逻辑器件上运行的程序文件，该多个可编程逻辑器件均被配置为执行该程序文件时实现第一项描述的方法的步骤。或者，上述实施例中，该并行计算装置也可以包括多个可编程逻辑器件、一个存储器，以及分别存储在该存储器中并可在该多个可编程逻辑器件上运行的程序文件，该多个可编程逻辑器件均被配置为执行该程序文件时实现第一项描述的方法的步骤。
三、下面是具体的一个实施案例。
对于一种基于可编程逻辑器件的连续可导函数的并行计算方法，本发明在目标函数f(x)的定义域内x0的邻域[a,b]内使用线性函数 作为f(x)的近似，其中f`(x)为f(x)的导函数，在进行数字逻辑描述的时候需要例化一个f(x)，一个f`(x)和多个的例化个数即为并行数。
该方法可以应用于TFT-LCD面板自动光学检测系统中的几何校正环节中的映射坐标的并行计算，也可以应用于基于曲面拟合的图像背景抑制算法中的曲面方程并行计算环节。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
Claims (10)
1.一种基于可编程逻辑器件的并行计算方法，其特征在于，在可导函数f(x)的定义域范围内，在待计算目标点x0所处的邻域内根据可导函数f(x)的导数构建一线性函数作为可导函数f(x)在该待计算目标点x0处的值。
2.根据权利要求1所述的一种基于可编程逻辑器件的并行计算方法，其特征在于，所述f(x)为一元连续可导函数，所述线性函数基于下式构造：
gx0(x)＝f`(x0)(x-x0)+f(x0)；
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)。
3.根据权利要求1所述的一种基于可编程逻辑器件的并行计算方法，其特征在于，所述f(x)为二元连续可导函数f(x,y)，在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数作为可导函数f(x,y)在该待计算目标点(x0,y0)处的值。
4.根据权利要求3所述的一种基于可编程逻辑器件的并行计算方法，其特征在于，所述线性函数根据下式构建：
<mrow>
<msub>
<mi>g</mi>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
</msub>
<mrow>
<mo>(</mo>
<mrow>
<mi>x</mi>
<mo>,</mo>
<mi>y</mi>
</mrow>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mfrac>
<msub>
<mi>d</mi>
<mi>f</mi>
</msub>
<msub>
<mi>d</mi>
<mi>x</mi>
</msub>
</mfrac>
<mrow>
<mo>(</mo>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
</mrow>
<mrow>
<mo>(</mo>
<mrow>
<mi>x</mi>
<mo>-</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mfrac>
<msub>
<mi>d</mi>
<mi>f</mi>
</msub>
<msub>
<mi>d</mi>
<mi>y</mi>
</msub>
</mfrac>
<mrow>
<mo>(</mo>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
</mrow>
<mrow>
<mo>(</mo>
<mrow>
<mi>y</mi>
<mo>-</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mi>f</mi>
<mrow>
<mo>(</mo>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
</mrow>
</mrow>
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0)的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
5.根据权利要求1所述的一种基于可编程逻辑器件的并行计算方法，其特征在于，所述导数为流水线计算电路实现或者为查找表实现。
6.一种基于可编程逻辑器件的并行计算装置，其特征在于，该并行计算装置包括可编程逻辑器件,该可编程逻辑器件例化有：
导数计算模块，用于计算可导函数f(x)在待计算目标点x0处的导数；
函数构造模块，用于在待计算目标点x0所处的邻域内根据所述导数构建一线性函数
估值计算模块，将所述函数在待计算目标点x0处的函数值作为可导函数f(x)在该待计算目标点x0处的值。
7.根据权利要求6所述的一种基于可编程逻辑器件的并行计算装置，其特征在于，所述f(x)为一元连续可导函数，所述函数构造模块基于下式构造线性函数
<mrow>
<msub>
<mi>g</mi>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
</msub>
<mrow>
<mo>(</mo>
<mi>x</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>f</mi>
<mo>`</mo>
<mrow>
<mo>(</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mrow>
<mo>(</mo>
<mi>x</mi>
<mo>-</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mi>f</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>;</mo>
</mrow>
式中，f`(x0)为f(x)在x0处的导函数值，f(x0)为f(x)在x0处的函数值，每次并行计算多个的值的时候只计算一次f`(x0)和f(x0)。
8.根据权利要求6所述的一种基于可编程逻辑器件的并行计算装置，其特征在于，所述f(x)为二元连续可导函数f(x,y)，所述函数构造模块在函数f(x,y)的待计算目标点(x0,y0)所处的邻域内根据可导函数f(x,y)的导数构建线性函数
9.根据权利要求8所述的一种基于可编程逻辑器件的并行计算装置，其特征在于，所述函数构造模块根据下式构建线性函数
<mrow>
<msub>
<mi>g</mi>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
</mrow>
</msub>
<mrow>
<mo>(</mo>
<mi>x</mi>
<mo>,</mo>
<mi>y</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mfrac>
<msub>
<mi>d</mi>
<mi>f</mi>
</msub>
<msub>
<mi>d</mi>
<mi>x</mi>
</msub>
</mfrac>
<mrow>
<mo>(</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mrow>
<mo>(</mo>
<mi>x</mi>
<mo>-</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mfrac>
<msub>
<mi>d</mi>
<mi>f</mi>
</msub>
<msub>
<mi>d</mi>
<mi>y</mi>
</msub>
</mfrac>
<mrow>
<mo>(</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mrow>
<mo>(</mo>
<mi>y</mi>
<mo>-</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mi>f</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>,</mo>
<msub>
<mi>y</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
</mrow>
式中，为f(x,y)在(x0,y0)处的x方向梯度，为f(x,y)在(x0,y0)处的y方向梯度，f(x0,y0)为f(x,y)在(x0,y0)的函数值，每次并行计算多个的值的时候只需要计算一次及f(x0,y0)。
10.一种基于可编程逻辑器件的并行计算装置，其特征在于，该并行计算装置包括至少一可编程逻辑器件、至少一存储器，以及存储在该至少一存储器中并可在该至少一可编程逻辑器件上运行的程序文件，其特征在于，该至少一可编程逻辑器件被配置为执行该程序文件时实现如权利要求1-5任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710955142.7A CN107704422A (zh) | 2017-10-13 | 2017-10-13 | 一种基于可编程逻辑器件的并行计算方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710955142.7A CN107704422A (zh) | 2017-10-13 | 2017-10-13 | 一种基于可编程逻辑器件的并行计算方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107704422A true CN107704422A (zh) | 2018-02-16 |
Family
ID=61184320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710955142.7A Pending CN107704422A (zh) | 2017-10-13 | 2017-10-13 | 一种基于可编程逻辑器件的并行计算方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107704422A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103336877A (zh) * | 2013-07-25 | 2013-10-02 | 哈尔滨工业大学 | 一种基于rvm动态可重构的卫星锂离子电池剩余寿命预测系统及方法 |
| CN104484703A (zh) * | 2014-12-30 | 2015-04-01 | 合肥工业大学 | 一种基于列梅兹逼近算法的sigmoid函数拟合硬件电路 |
| CN104680236A (zh) * | 2015-02-13 | 2015-06-03 | 西安交通大学 | 核函数极限学习机分类器的fpga实现方法 |
| CN104835159A (zh) * | 2015-05-07 | 2015-08-12 | 中国科学院长春光学精密机械与物理研究所 | 用于连续变焦距光学成像系统的数字图像校正方法 |
-
2017
- 2017-10-13 CN CN201710955142.7A patent/CN107704422A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103336877A (zh) * | 2013-07-25 | 2013-10-02 | 哈尔滨工业大学 | 一种基于rvm动态可重构的卫星锂离子电池剩余寿命预测系统及方法 |
| CN104484703A (zh) * | 2014-12-30 | 2015-04-01 | 合肥工业大学 | 一种基于列梅兹逼近算法的sigmoid函数拟合硬件电路 |
| CN104680236A (zh) * | 2015-02-13 | 2015-06-03 | 西安交通大学 | 核函数极限学习机分类器的fpga实现方法 |
| CN104835159A (zh) * | 2015-05-07 | 2015-08-12 | 中国科学院长春光学精密机械与物理研究所 | 用于连续变焦距光学成像系统的数字图像校正方法 |
Non-Patent Citations (3)
| Title |
|---|
| OLIVER KNILL: "Lecture 10: Linearization", 《HTTP://PEOPLE.MATH.HARVARD.EDU/~KNILL/TEACHING/SUMMER2011/HANDOUTS/32-LINEARIZATION.PDF》 * |
| 张圣勤等: "《实用数学工程类》", 31 August 2015, 复旦大学出版社 * |
| 王少军等: "超越函数 FPGA 计算的最佳等距分段线性逼近方法", 《仪器仪表学报》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jiao et al. | Accelerating low bit-width convolutional neural networks with embedded FPGA | |
| CN110458279B (zh) | 一种基于fpga的二值神经网络加速方法及系统 | |
| CN109740739B (zh) | 神经网络计算装置、神经网络计算方法及相关产品 | |
| US10379816B2 (en) | Data accumulation apparatus and method, and digital signal processing device | |
| CN105681628B (zh) | 一种卷积网络运算单元及可重构卷积神经网络处理器和实现图像去噪处理的方法 | |
| CN109409511B (zh) | 一种用于动态可重构阵列的卷积运算数据流调度方法 | |
| CN108733348B (zh) | 融合向量乘法器和使用其进行运算的方法 | |
| US20140344203A1 (en) | Neural network computing apparatus and system, and method therefor | |
| CN110163356A (zh) | 一种计算装置及方法 | |
| CN109740754A (zh) | 神经网络计算装置、神经网络计算方法及相关产品 | |
| US11308026B1 (en) | Multiple busses interleaved in a systolic array | |
| CN110276447A (zh) | 一种计算装置及方法 | |
| US20210097388A1 (en) | Method for Realizing a Neural Network | |
| CN110163350A (zh) | 一种计算装置及方法 | |
| Hu et al. | A resources-efficient configurable accelerator for deep convolutional neural networks | |
| CN101266463A (zh) | 基于fpga的模糊控制器 | |
| Li et al. | An efficient hardware architecture for activation function in deep learning processor | |
| CN107704422A (zh) | 一种基于可编程逻辑器件的并行计算方法及装置 | |
| KR20220064337A (ko) | 세분화된 희소 정수 및 부동 소수점 연산들을 위한 프로세서 | |
| US20100281235A1 (en) | Reconfigurable floating-point and bit-level data processing unit | |
| US11010134B2 (en) | High radix subset code multiplier architecture | |
| CN111178492A (zh) | 计算装置及相关产品、执行人工神经网络模型的计算方法 | |
| CN113672196A (zh) | 一种基于单数字信号处理单元的双乘法计算装置和方法 | |
| Lai et al. | FPGA-based depth separable convolution neural network | |
| Meghana et al. | High speed multiplier implementation based on Vedic Mathematics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180216 |